CN113130626B - 一种大功率肖特基二极管 - Google Patents

一种大功率肖特基二极管 Download PDF

Info

Publication number
CN113130626B
CN113130626B CN202110326192.5A CN202110326192A CN113130626B CN 113130626 B CN113130626 B CN 113130626B CN 202110326192 A CN202110326192 A CN 202110326192A CN 113130626 B CN113130626 B CN 113130626B
Authority
CN
China
Prior art keywords
type
metal layer
layer
protection ring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110326192.5A
Other languages
English (en)
Other versions
CN113130626A (zh
Inventor
周勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Semiconductor Technology Dongguan Co Ltd
Original Assignee
Semtech Semiconductor Technology Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Semiconductor Technology Dongguan Co Ltd filed Critical Semtech Semiconductor Technology Dongguan Co Ltd
Priority to CN202110326192.5A priority Critical patent/CN113130626B/zh
Publication of CN113130626A publication Critical patent/CN113130626A/zh
Application granted granted Critical
Publication of CN113130626B publication Critical patent/CN113130626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明系提供一种大功率肖特基二极管,包括N型衬底,N型衬底下设有阴极金属层,阴极金属层围绕有第一绝缘保护环;N型衬底上设有N型外延层,N型外延层的顶部设有P型保护环,N型外延层的顶部中间设有若干等间隔设置的凹陷槽,相邻两个凹陷槽之间的距离为1.2~1.8μm,P型保护环所围绕的N型外延层上覆盖有肖特基势垒层,肖特基势垒层的顶部覆盖有阳极金属层;P型保护环的顶部设有钝化保护环,P型保护环上还覆盖有环形的功函数金属层,阳极金属层还覆盖于功函数金属层上;第一绝缘保护环外固定有散热陶瓷套。本发明能够有效增大可通过的电流,能够提高它们运作的针对性效果,能够显著提高反向击穿电压,结构紧凑牢固。

Description

一种大功率肖特基二极管
技术领域
本发明涉及二极管,具体公开了一种大功率肖特基二极管。
背景技术
肖特基二极管是以贵金属为正极,以N型半导体为负极,利用二者接触面上所形成的肖特基结即肖特基势垒制成的具有整流特性的金属-半导体器件。当施加正向电压时,肖特基结变窄、内阻变小,施加反向电压时,肖特基结变宽、内阻变大。
现有技术中,肖特基二极管通常设置层叠的阴极金属层、N型衬底、N型外延层、阳极金属层以及绝缘环,施加正向电压时,阳极金属层与N型外延层之间形成的肖特基结可通过的电流有限,不利于大功率环境的工作,此外,应用于大功率电路时,对肖特基二极管施加反向电压,阳极金属层与N型外延层之间的肖特基结容易被击穿。
发明内容
基于此,有必要针对现有技术问题,提供一种大功率肖特基二极管,能够有效提高可经过的导通电流,反向击穿电压高,整体结构紧凑牢固。
为解决现有技术问题,本发明公开一种大功率肖特基二极管,包括N型衬底,N型衬底下设有阴极金属层,阴极金属层的四周围绕有第一绝缘保护环,第一绝缘保护环围绕于N型衬底的底面边缘,第一绝缘保护环的厚度大于阴极金属层的厚度;
N型衬底上设有厚度为d的N型外延层,N型外延层的顶部四周设有P型保护环,P型保护环的顶部位于N型外延层的上方,P型保护环的底部嵌入于N型外延层中,N型外延层的顶部中间设有若干等间隔设置的凹陷槽,所有的凹陷槽均位于P型保护环的围绕中,凹陷槽的深度为h,0.3d≤h≤0.6d,相邻两个凹陷槽之间的距离为1.2~1.8μm,P型保护环所围绕的N型外延层上覆盖有肖特基势垒层,肖特基势垒层还覆盖于凹陷槽的内壁,肖特基势垒层的端壁与P型保护环的内壁之间连接有第二绝缘保护环,肖特基势垒层的顶部覆盖有阳极金属层;
P型保护环的顶部四周设有钝化保护环,P型保护环上还覆盖有环形的功函数金属层,阳极金属层还覆盖于功函数金属层上,功函数金属层围绕于钝化保护环的内侧,功函数金属层在N型外延层上的投影围绕于第二绝缘保护环外,功函数金属层与阳极金属层的厚度之和小于钝化保护环的厚度;
第一绝缘保护环外固定有散热陶瓷套,散热陶瓷套还围绕于N型衬底、N型外延层、P型保护环和钝化保护环外。
进一步的,阴极金属层为镍金属层。
进一步的,N型衬底的掺杂浓度大于N型外延层的掺杂浓度。
进一步的,N型外延层的厚度d为3~10μm,凹陷槽的深度h为1.2~1.6μm。
进一步的,P型保护环的底部为阶梯状结构,P型保护环的厚度从靠近凹陷槽的一端向靠近散热陶瓷套的一端增大,P型保护环的最小厚度与凹陷槽的深度相等。
进一步的,钝化保护环为二氧化硅层。
进一步的,功函数金属层为氮化钛层,肖特基势垒层为铂金属层,阳极金属层为钛金属层或钴金属层。
进一步的,阳极金属层的顶部四周设有第三绝缘保护环,第三绝缘保护环还覆盖于钝化保护环上。
本发明的有益效果为:本发明公开一种大功率肖特基二极管,设置有多凹陷槽结构用以设置肖特基势垒层,能够有效提高肖特基结界面的面积,从而有效增大可通过的电流,施加正压时,设置的功函数金属层能够高效地促使P型保护环向N型外延层中注入空穴,能够有效降低N型外延层区域的电阻从而能够进一步提高导通电流;针对性肖特基势垒层和功函数金属层分体设置,能够提高它们运作的针对性效果,能够有效提高整体结构的性能;相邻两个凹陷槽之间相近设置,在施加反向电压时,能够形成宽度大且连续的空间电荷层,能够显著提高反向击穿电压,且整体结构紧凑牢固。
附图说明
图1为本发明一实施例的结构示意图。
图2为本发明另一实施例的结构示意图。
附图标记:N型衬底10、阴极金属层11、第一绝缘保护环111、N型外延层12、凹陷槽121、P型保护环13、钝化保护环14、功函数金属层15、肖特基势垒层20、第二绝缘保护环21、阳极金属层22、第三绝缘保护环23、散热陶瓷套30。
具体实施方式
为能进一步了解本发明的特征、技术手段以及所达到的具体目的、功能,下面结合附图与具体实施方式对本发明作进一步详细描述。
参考图1、2。
本发明实施例公开一种大功率肖特基二极管,如图1所示,包括N型衬底10,N型衬底10下设有阴极金属层11,阴极金属层11的四周围绕有第一绝缘保护环111,第一绝缘保护环111围绕于N型衬底10的底面边缘,第一绝缘保护环111的厚度大于阴极金属层11的厚度,能够令整体结构的底面形成凹槽结构,可有效方便进行焊接固晶操作;
N型衬底10上设有厚度为d的N型外延层12,N型衬底10和N型外延层12均为N型半导体材料层,N型外延层12的顶部四周设有P型保护环13,P型保护环13的顶部位于N型外延层12的上方,P型保护环13的底部嵌入于N型外延层12中,即P型保护环13不仅陷入N型外延层12中、还凸出于N型外延层12的上方,N型外延层12的顶部中间设有若干等间隔设置的凹陷槽121,所有的凹陷槽121均位于P型保护环13的围绕区域中,凹陷槽121的深度为h,0.3d≤h≤0.6d,相邻两个凹陷槽121之间的距离为1.2~1.8μm,即相邻两个凹陷槽121最接近边缘之间的距离为1.2~1.8μm,P型保护环13所围绕的N型外延层12上覆盖有肖特基势垒层20,肖特基势垒层20还覆盖于凹陷槽121的内壁,肖特基势垒层20的端壁与P型保护环13的内壁之间连接有第二绝缘保护环21,能够避免肖特基势垒层20与P型保护环13直接作用,确保肖特基势垒层20只针对肖特基势垒作用,肖特基势垒层20的顶部覆盖有阳极金属层22,优选地,肖特基势垒层20为与各个凹陷槽121匹配的波浪形状,如图2所示,能够提高阳极金属层22与肖特基势垒层20之间连接结构的可靠性;
P型保护环13的顶部四周设有钝化保护环14,P型保护环13上还覆盖有环形的功函数金属层15,阳极金属层22还覆盖于功函数金属层15上,功函数金属层15围绕于钝化保护环14的内侧,功函数金属层15在N型外延层12上的投影围绕于第二绝缘保护环21外,即功函数金属层15与肖特基势垒层20不接触,功函数金属层15直接作用于P型保护环13上,能够针对P型保护环13实现对应的触发作用,功函数金属层15的厚度与阳极金属层22的厚度之和小于钝化保护环14的厚度,能够令整体结构的顶面形成凹槽结构,可有效方便进行焊接固晶操作;
第一绝缘保护环111外固定有散热陶瓷套30,优选地,散热陶瓷套30为氧化铝陶瓷,具有良好的散热性能,从而有效提高整体结构的工作性能,散热陶瓷套30还围绕于N型衬底10、N型外延层12、P型保护环13和钝化保护环14所组成的多层结构外,散热陶瓷套30与上下的金属层结构都不直接接触,能够确保整体的可靠性。
在对本发明肖特基二极管施加正向电压时,阳极金属层22通过功函数金属层15能够促使P型保护环13向N型外延层12中注入空穴,从而产生电导调制效应来降低N型外延区域的电阻,能够有效降低正向导通压降,此外,由于肖特基势垒层20与N型外延层12之间形成有大面积的肖特基结界面,能够有效增大导通电流,可应用于大功率工作电路,应用范围广;由于相邻两个凹陷槽121之间形成有较小的间隔,在施加反向电压时,能够令肖特基势垒层20与N型外延层12之间形成的空间电荷层能够有效填满两个相邻两个凹陷槽121之间的空间,从而在肖特基势垒层20与N型外延层12之间的交界面形成连续且较宽的空间电荷层,能够显著降低整体结构的反向漏电流,可以有效提高整体的耐压抗击穿性能,还能够有效确保其反向截止的性能,且施加反向电压后,功函数金属层15能够增大P型保护环13与N型外延层12之间的耗尽区域即PN结之间的耗尽层,配合上述连续且较宽的空间电荷层能够有效确保整体结构具有较高的反向击穿电压,适于大功率电路的应用。
此外,阳极金属层22通过功函数金属层15来针对触发P型保护环13,能够有效提高P型保护环13与N型外延层12之间的电导调制效应的效果;且阳极金属层22通过肖特基势垒层20来针对控制肖特基结的变化,能够提高肖特基结变换的稳定性。阳极金属层22的底部针对性连接功函数金属层15和肖特基势垒层20,且两者之间不接触,能够有效提高各区域调节结构的可靠性。
在本实施例中,阴极金属层11为镍金属层。
在本实施例中,N型衬底10的掺杂浓度大于N型外延层12的掺杂浓度,优选地,N型衬底10的掺杂浓度为1018cm-2~5*1018cm-2,N型衬底10掺杂浓度为1015cm-2~1018cm-2
在本实施例中,N型外延层12的厚度d为3~10μm,凹陷槽121的深度h为1.2~1.6μm。
在本实施例中,如图2所示,P型保护环13的底部为阶梯状结构,P型保护环13的厚度从靠近凹陷槽121的一端向靠近散热陶瓷套30的一端增大,P型保护环13的最小厚度与凹陷槽121的深度相等,P型保护环13靠近凹陷槽121的一端为厚度最小处,能够令PN结之间的耗尽层有效连接肖特基结之间的空间电荷层,能够显著降低整体结构的反向漏电流,阶梯状的结构还能够有效提高整体的抗击穿性能以及屏蔽性能。
在本实施例中,钝化保护环14为二氧化硅层。
在本实施例中,功函数金属层15为氮化钛层,肖特基势垒层20为铂金属层,阳极金属层22为钛金属层或钴金属层。
在本实施例中,阳极金属层22的顶部四周设有第三绝缘保护环23,第三绝缘保护环23还覆盖于钝化保护环14上,通过第三绝缘保护环23能够进一步确保整体结构边缘位置的绝缘性能,能够进一步控制边缘区域的电场,从而提高整体结构的耐压性能,优选地,第一绝缘保护环111、第二绝缘保护环21和第三绝缘保护环23均为聚酰亚胺膜层。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种大功率肖特基二极管,其特征在于,包括N型衬底(10),所述N型衬底(10)下设有阴极金属层(11),所述阴极金属层(11)的四周围绕有第一绝缘保护环(111),所述第一绝缘保护环(111)围绕于N型衬底(10)的底面边缘,所述第一绝缘保护环(111)的厚度大于所述阴极金属层(11)的厚度;
所述N型衬底(10)上设有厚度为d的N型外延层(12),所述N型外延层(12)的顶部四周设有P型保护环(13),所述P型保护环(13)的顶部位于所述N型外延层(12)的上方,所述P型保护环(13)的底部嵌入于所述N型外延层(12)中,所述N型外延层(12)的顶部中间设有若干等间隔设置的凹陷槽(121),所有的所述凹陷槽(121)均位于所述P型保护环(13)的围绕中,所述凹陷槽(121)的深度为h,0.3d≤h≤0.6d,相邻两个所述凹陷槽(121)之间的距离为1.2~1.8μm,所述P型保护环(13)所围绕的所述N型外延层(12)上覆盖有肖特基势垒层(20),所述肖特基势垒层(20)还覆盖于所述凹陷槽(121)的内壁,所述肖特基势垒层(20)的端壁与所述P型保护环(13)的内壁之间连接有第二绝缘保护环(21),避免肖特基势垒层(20)与P型保护环(13)直接作用;所述肖特基势垒层(20)的顶部覆盖有阳极金属层(22);
所述P型保护环(13)的顶部四周设有钝化保护环(14),所述P型保护环(13)上还覆盖有环形的功函数金属层(15),所述阳极金属层(22)还覆盖于所述功函数金属层(15)上,所述功函数金属层(15)围绕于所述钝化保护环(14)的内侧,所述功函数金属层(15)在所述N型外延层(12)上的投影围绕于所述第二绝缘保护环(21)外,所述功函数金属层(15)与所述阳极金属层(22)的厚度之和小于所述钝化保护环(14)的厚度;
所述第一绝缘保护环(111)外固定有散热陶瓷套(30),所述散热陶瓷套(30)还围绕于所述N型衬底(10)、所述N型外延层(12)、所述P型保护环(13)和所述钝化保护环(14)外。
2.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述阴极金属层(11)为镍金属层。
3.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述N型衬底(10)的掺杂浓度大于所述N型外延层(12)的掺杂浓度。
4.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述N型外延层(12)的厚度d为3~10μm,所述凹陷槽(121)的深度h为1.2~1.6μm。
5.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述P型保护环(13)的底部为阶梯状结构,所述P型保护环(13)的厚度从靠近所述凹陷槽(121)的一端向靠近所述散热陶瓷套(30)的一端增大,所述P型保护环(13)的最小厚度与所述凹陷槽(121)的深度相等。
6.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述钝化保护环(14)为二氧化硅层。
7.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述功函数金属层(15)为氮化钛层,所述肖特基势垒层(20)为铂金属层,所述阳极金属层(22)为钛金属层或钴金属层。
8.根据权利要求1所述的一种大功率肖特基二极管,其特征在于,所述阳极金属层(22)的顶部四周设有第三绝缘保护环(23),所述第三绝缘保护环(23)还覆盖于所述钝化保护环(14)上。
CN202110326192.5A 2021-03-26 2021-03-26 一种大功率肖特基二极管 Active CN113130626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110326192.5A CN113130626B (zh) 2021-03-26 2021-03-26 一种大功率肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110326192.5A CN113130626B (zh) 2021-03-26 2021-03-26 一种大功率肖特基二极管

Publications (2)

Publication Number Publication Date
CN113130626A CN113130626A (zh) 2021-07-16
CN113130626B true CN113130626B (zh) 2021-11-12

Family

ID=76774289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110326192.5A Active CN113130626B (zh) 2021-03-26 2021-03-26 一种大功率肖特基二极管

Country Status (1)

Country Link
CN (1) CN113130626B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566553B (zh) * 2022-02-21 2022-10-14 先之科半导体科技(东莞)有限公司 一种大功率防击穿的肖特基二极管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3623687B2 (ja) * 1999-04-09 2005-02-23 松下電器産業株式会社 ショットキバリアダイオード及びその製造方法
KR100373219B1 (ko) * 2000-11-13 2003-02-25 주식회사 케이이씨 쇼트키 베리어 다이오드 및 그 제조방법
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
CN104124283B (zh) * 2014-08-07 2018-10-26 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
US20160284872A1 (en) * 2015-03-26 2016-09-29 Electronics And Telecommunications Research Institute Schottky diode
KR20210013947A (ko) * 2019-07-29 2021-02-08 주식회사 실리콘웍스 쇼트키 배리어 다이오드

Also Published As

Publication number Publication date
CN113130626A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
JP7030515B2 (ja) 逆導通半導体装置
JP5900503B2 (ja) 半導体装置
US10090417B2 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
CN104576710B (zh) 半导体装置
EP2822038B1 (en) Insulated gate bipolar transistor
JP2009187994A (ja) 半導体装置およびその製造方法
JP5711646B2 (ja) ダイオード
US7939887B2 (en) Active semiconductor component with a reduced surface area
JP5511019B2 (ja) 半導体装置
CN113130626B (zh) 一种大功率肖特基二极管
JP2019087730A (ja) 半導体装置
JP2020013836A (ja) 半導体装置および半導体回路装置
JP2024019464A (ja) 半導体装置
WO2012124191A1 (ja) 半導体装置
CN205211763U (zh) 一种高压肖特基二极管
TWI790141B (zh) 寬能隙半導體元件與其製造方法
JP2020113691A (ja) 半導体装置
US11177360B2 (en) Semiconductor device
JP2008124511A (ja) 半導体装置
CN114497236B (zh) 一种大功率散热型碳化硅肖特基二极管
CN114335146B (zh) 一种半导体结构及其制备方法
CN113851544B (zh) 一种降低正向开启电压的肖特基二极管
CN216793695U (zh) 一种集成结势垒肖特基的mosfet器件
CN113540257A (zh) 一种具有高浪涌能力的肖特基二极管
JP6609283B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant