CN114335146B - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN114335146B CN114335146B CN202111673425.5A CN202111673425A CN114335146B CN 114335146 B CN114335146 B CN 114335146B CN 202111673425 A CN202111673425 A CN 202111673425A CN 114335146 B CN114335146 B CN 114335146B
- Authority
- CN
- China
- Prior art keywords
- drift layer
- region
- doped
- layer
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000002360 preparation method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 abstract description 22
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000002184 metal Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体结构及其制备方法，半导体结构包括：半导体衬底层；位于所述半导体衬底层上的第一漂移层；位于所述第一漂移层背离所述半导体衬底层一侧表面的第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；位于所述第二漂移层中的掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置。所述半导体结构使得正向导通压降降低且反向击穿电压提高。
Description
技术领域
本发明涉及半导体领域，具体涉及一种半导体结构及其制备方法。
背景技术
功率二极管是最常用的电子元器件之一，是电力电子线路最基本的组成单元，它的单向导电性可用于电路的整流、钳位、续流。外围电路中二极管主要起防反作用，防止电流反灌造成器件损坏。传统的功率二极管主要包括肖特基功率二极管(SBD)和PN结功率二极管。与PN结功率二极管相比，肖特基功率二极管利用金属与半导体接触(金-半接触)形成金属半导体结，使得其正向开启电压较小。而且肖特基功率二极管是单极多数载流子导电机制，它的反向恢复时间在理想情况下为零，没有过剩少数载流子的积累。肖特基功率二极管具有导通压低压降、良好的开关特性、反向恢复电流小等特点。但是肖特基功率二极管的反向阻断特性很差，在高温和反向高压下漏电流很大。PN结功率二极管具有很好的反向阻断特性，但是正向导通压降比肖特基功率二极管高且反向恢复时间长、恢复电流大、耗能较大。结势垒肖特基二极管(Junction Barrier Schottky Diode,JBS)把肖特基功率二极管(SBD)与PN结功率二极管结合在一起，通过引入P型区域能够屏蔽肖特基接触区域表面电场，能够实现更高的反向特性的同时具备更好的正向导通特性。
然而，现有的结势垒肖特基功率二极管无法兼顾正向导通压降降低且反向击穿电压提高。
发明内容
本发明要解决的技术问题在于克服现有技术中半导体结构无法兼顾正向导通压降降低且反向击穿电压提高的问题。
为了解决上述技术问题，本发明提供一种半导体结构，包括：半导体衬底层；位于所述半导体衬底层上的第一漂移层；位于所述第一漂移层背离所述半导体衬底层一侧表面的第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；位于所述第二漂移层中的掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置。
可选的，所述掺杂保护区的掺杂浓度小于或等于所述第二漂移层的掺杂浓度的10倍。
可选的，所述第二漂移层的掺杂浓度为1E14atom/cm3～5E17atom/cm3；所述掺杂保护区的掺杂浓度为1E15atom/cm3～5E18atom/cm3。
可选的，所述掺杂保护区的厚度为0.1um至5um。
可选的，自所述掺杂保护区背离所述半导体衬底层的一侧至所述掺杂保护区朝向所述半导体衬底层的一侧的方向上，所述掺杂保护区的掺杂浓度递减。
可选的，所述半导体结构为结势垒肖特基二极管；所述半导体结构还包括：位于所述第二漂移层中的主掺杂区，所述第二漂移层背离所述第一漂移层的一侧表面暴露出所述主掺杂区，所述主掺杂区的导电类型与所述第二漂移层的导电类型相反，所述主掺杂区位于所述掺杂保护区的顶部且与所述掺杂保护区邻接；所述掺杂保护区的掺杂浓度小于所述主掺杂区的掺杂浓度。
可选的，所述半导体结构为金属氧化物半导体场效应晶体管或者绝缘栅双极型晶体管；所述半导体结构还包括：位于所述第二漂移层上的栅极结构；位于所述栅极结构两侧的第二漂移层中的阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；位于所述阱区中的第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；位于所述阱区中的第二有源区，第二有源区的导电类型与阱区的导电类型相同；所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度。
本发明还提供一种半导体结构的制备方法，包括：提供半导体衬底层；在所述半导体衬底层上形成第一漂移层和第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；在所述第二漂移层中形成掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置。
可选的，所述半导体结构为结势垒肖特基二极管；所述半导体结构的制备方法还包括：在所述第二漂移层中形成主掺杂区，所述主掺杂区的导电类型与所述第二漂移层的导电类型相反；所述主掺杂区位于所述掺杂保护区的顶部且与所述掺杂保护区邻接；所述掺杂保护区的掺杂浓度小于所述主掺杂区的掺杂浓度。
可选的，所述半导体结构为金属氧化物半导体场效应晶体管或者绝缘栅双极型晶体管；所述半导体结构的制备方法还包括：在所述第二漂移层上的栅极结构；在所述栅极结构两侧的第二漂移层中形成阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；在所述阱区中形成源区；在所述阱区中的源欧姆接触区；在所述阱区中形成第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；在所述阱区中形成第二有源区，第二有源区的导电类型与阱区的导电类型相同；所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度。
本发明技术方法具有以下有益效果：
本发明技术方案提供的半导体结构，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度，且第二漂移层中设置掺杂保护区，掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度。通过第二漂移层与掺杂保护区的共同作用，能够使得半导体结构的正向导通压降降低。其次，所述掺杂保护区的引入不会增加正向导通电阻。所述掺杂保护区适于在半导体结构反向加压的时耗尽。在反向加压的时候，掺杂保护区和掺杂保护区底部的第二漂移层均耗尽，这样掺杂保护区的耗尽能补偿第二漂移层带来的第二漂移层表面电场效应的增强，这样使得半导体结构的反向击穿电压有所提高。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；
图1为本发明一种半导体结构的结构示意图；
图2为本发明另一实施例中半导体结构的结构示意图；
图3为本发明又一实施例中半导体结构的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明提供一种半导体结构，参考图1，包括：
半导体衬底层100；
位于所述半导体衬底层100上的第一漂移层110；
位于所述第一漂移层110背离所述半导体衬底层100一侧表面的第二漂移层120，所述第二漂移层120的导电类型与所述第一漂移层110的导电类型相同，所述第二漂移层120的掺杂浓度大于所述第一漂移层110的掺杂浓度；
位于所述第二漂移层120中的掺杂保护区130，所述掺杂保护区130的导电类型与所述第二漂移层120的导电类型相反，所述掺杂保护区130的掺杂浓度高于所述第二漂移层120的掺杂浓度，所述掺杂保护区130与所述第二漂移层120的顶面和底面均间隔设置。
本实施例中，以半导体结构为SiC基半导体结构为示例进行说明，相应的，所述半导体衬底层100为掺杂有导电离子的碳化硅(SiC)。基于SiC为代表的新一代半导体器件具有更高的反向耐压能力、更低的正向导通损耗、更快的开关频率和更强的环境耐受能力，因此被认为是电能转换领域的新希望。需要说明的是，本实施例中，对于半导体衬底层100的材料不做限制。
本实施例中，所述第一漂移层110中掺杂有N型导电离子，第一漂移层110的材料为掺杂有N型导电离子的碳化硅。需要说明的是说，在其他实施例中，所述第一漂移层的材料还可以为其他材料。N型导电离子可以为磷离子或N离子。
所述第一漂移层110的掺杂浓度较低，第一漂移层110在反向加压时能较好的耗尽。
所述第二漂移层120中设置掺杂保护区130，掺杂保护区130的导电类型与所述第二漂移层120的导电类型相反，所述掺杂保护区130的掺杂浓度高于所述第二漂移层120的掺杂浓度。通过第二漂移层120与掺杂保护区130的共同作用，能够使得半导体结构的正向导通电阻降低，使得正向导通压降降低。
所述第二漂移层120的导电类型为N型，第二漂移层120的材料为掺杂有N型导电离子的碳化硅。
掺杂保护区130的导电类型为P型。
本实施例中，掺杂保护区130的导电类型与所述第二漂移层120的导电类型相反。所述掺杂保护区130适于在半导体结构反向加压的时耗尽。在反向加压的时候，掺杂保护区130和掺杂保护区130底部的第二漂移层120均被耗尽，这样掺杂保护区130的耗尽能补偿第二漂移层120带来的第二漂移层120表面电场效应的增强，这样使得半导体结构的反向击穿电压提高。
需要说明的是，如果不设置掺杂保护区，那么第二漂移层的表面电场较高，反向加压时半导体结构容易击穿。
所述掺杂保护区130的掺杂浓度不能太高，所述掺杂保护区130的掺杂浓度需要使得掺杂保护区130在半导体结构反向加压时能较好的耗尽，进一步所述掺杂保护区130在半导体结构反向加压时能完全耗尽，这样使得半导体结构的反向击穿电压有效的提高。因此，在一个实施例中，所述掺杂保护区130的掺杂浓度小于或等于所述第二漂移层120的掺杂浓度的10倍。
在一个具体的实施例中，所述第二漂移层120的掺杂浓度为1E14atom/cm3～5E17atom/cm3；所述掺杂保护区130的掺杂浓度为1E15atom/cm3～5E18atom/cm3。
在一个具体的实施例中，所述掺杂保护区130的厚度为0.1微米至5微米，例如0.1微米、0.5微米、1.0微米、1.5微米、2微米、3微米、4微米或5微米。若掺杂保护区130的厚度小于0.1微米，则掺杂保护区130对于器件反向耐压的作用大大减少；若掺杂保护区130的厚度大于5微米，则器件中形成的PIN结构可能会早一步提前击穿。
在一个实施例中，自所述掺杂保护区130背离所述半导体衬底层100的一侧至所述掺杂保护区130朝向所述半导体衬底层100的一侧的方向上，所述掺杂保护区130的掺杂浓度递减。这样设置的好处在于：在反向加压耗尽时能够逐渐向表面耗尽，避免在掺杂保护区130拐角形成的较强的电场集中效应。
本发明另一实施例提供一种半导体结构，半导体结构为结势垒肖特基二极管。参考图2，半导体结构包括：半导体衬底层100；位于所述半导体衬底层100上的第一漂移层110；位于所述第一漂移层110背离所述半导体衬底层100一侧表面的第二漂移层120，所述第二漂移层120的导电类型与所述第一漂移层110的导电类型相同，所述第二漂移层120的掺杂浓度大于所述第一漂移层110的掺杂浓度；位于所述第二漂移层120中的掺杂保护区130，所述掺杂保护区130的导电类型与所述第二漂移层120的导电类型相反，所述掺杂保护区130的掺杂浓度高于所述第二漂移层120的掺杂浓度，所述掺杂保护区130与所述第二漂移层120的顶面和底面均间隔设置；位于所述第二漂移层120中的主掺杂区140，所述第二漂移层120背离所述第一漂移层110的一侧表面暴露出所述主掺杂区140，所述主掺杂区140的导电类型与所述第二漂移层120的导电类型相反，所述主掺杂区140位于所述掺杂保护区130的顶部且与所述掺杂保护区130邻接；所述掺杂保护区130的掺杂浓度小于所述主掺杂区140的掺杂浓度；位于所述半导体衬底层100背离所述第一漂移层110一侧表面的欧姆接触层160；位于所述第二漂移层120和主掺杂区140表面的阳极层150。
相邻的主掺杂区140之间的区域称为有效有源区。有效有源区与阳极层150形成肖特基接触。在正向电压下，阳极层150与有效有源区之间的结导通，结势垒肖特基二极管表现出肖特基二极管特性。掺杂保护区130和主掺杂区140用于降低肖特基接触表面电场，减小肖特基接触界面处的漏电流。
所述主掺杂区140的导电类型均为P型。
本发明另一实施例提供一种半导体结构。参考图3，所述半导体结构为金属氧化物半导体场效应晶体管，所述半导体结构包括：半导体衬底层100；位于所述半导体衬底层100上的第一漂移层110；位于所述第一漂移层110背离所述半导体衬底层100一侧表面的第二漂移层120，所述第二漂移层120的导电类型与所述第一漂移层110的导电类型相同，所述第二漂移层120的掺杂浓度大于所述第一漂移层110的掺杂浓度；位于所述第二漂移层120中的掺杂保护区130，所述掺杂保护区130的导电类型与所述第二漂移层120的导电类型相反，所述掺杂保护区130的掺杂浓度高于所述第二漂移层120的掺杂浓度，所述掺杂保护区130与所述第二漂移层120的顶面和底面均间隔设置；位于所述第二漂移层120上的栅极结构260；位于所述栅极结构260两侧的第二漂移层120中的阱区240，所述阱区240的导电类型与所述第二漂移层120的导电类型相反；位于所述阱区240中的第一有源区250，第一有源区250的导电类型与第二漂移层120的导电类型相同；位于所述阱区240中的第二有源区251，第二有源区251的导电类型与阱区240的导电类型相同，第二有源区251的掺杂浓度大于阱区240的掺杂浓度；位于所述第一有源区250和第二有源区251上的源极金属区252，源极金属区252与第一有源区250和第二有源区251欧姆接触；所述掺杂保护区130位于所述阱区240的底部且与所述阱区240邻接，所述掺杂保护区130的掺杂浓度小于所述阱区240的掺杂浓度；位于所述半导体衬底层100背离所述第一漂移层110一侧表面的漏极金属区160。第一有源区250为金属氧化物半导体场效应晶体管的源区。
所述栅极结构260包括：位于所述第二漂移层120上的栅介质层和位于所述栅介质层上的栅电极层。所述栅极结构260还覆盖部分阱区240的表面。
本发明另一实施例提供一种半导体结构，半导体结构为绝缘栅双极型晶体管，本实施例与图3的半导体结构的区别在于，将图3中的源极金属区252替换为发射金属区，将图3中的漏极金属区160替换为集电金属区；在半导体衬底层和集电金属区之间还具有P型层。第一有源区为绝缘栅双极型晶体管的发射区。
本发明另一实施例还提供一种半导体结构的制备方法，包括：提供半导体衬底层；在所述半导体衬底层上形成第一漂移层和第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；在所述第二漂移层中形成掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置。
当所述半导体结构为结势垒肖特基二极管时，所述半导体结构的制备方法还包括：在所述第二漂移层中形成主掺杂区，所述主掺杂区的导电类型与所述第二漂移层的导电类型相反；所述主掺杂区位于所述掺杂保护区的顶部且与所述掺杂保护区邻接；所述掺杂保护区的掺杂浓度小于所述主掺杂区的掺杂浓度；在所述第二漂移层和主掺杂区的表面形成阳极层；在所述半导体衬底层背离所述第一漂移层一侧表面形成欧姆接触层。
当所述半导体结构为金属氧化物半导体场效应晶体管时，所述半导体结构的制备方法还包括：在所述第二漂移层上的栅极结构；在所述栅极结构两侧的第二漂移层中形成阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；在所述阱区中形成第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；在所述阱区中形成第二有源区，第二有源区的导电类型与阱区的导电类型相同，第二有源区的掺杂浓度大于阱区的掺杂浓度；在第一有源区和第二有源区上形成源极金属区；所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度；在所述半导体衬底层背离所述第一漂移层一侧表面形成漏极金属区。
当所述半导体结构为绝缘栅双极型晶体管时，所述半导体结构的制备方法还包括：在所述第二漂移层上的栅极结构；在所述栅极结构两侧的第二漂移层中形成阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；在所述阱区中形成第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；在所述阱区中形成第二有源区，第二有源区的导电类型与阱区的导电类型相同，第二有源区的掺杂浓度大于阱区的掺杂浓度；在第一有源区和第二有源区上形成发射金属区；所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度；在所述半导体衬底层背离所述第一漂移层一侧表面形成P型层；在所述P型层背离所述半导体衬底层的一侧表面形成集电金属区。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (6)
1.一种半导体结构，其特征在于，所述半导体结构为金属氧化物半导体场效应晶体管或者绝缘栅双极型晶体管，所述半导体结构包括：
半导体衬底层；
位于所述半导体衬底层上的第一漂移层；
位于所述第一漂移层背离所述半导体衬底层一侧表面的第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；
位于所述第二漂移层中的掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置；
位于所述第二漂移层上的栅极结构；
位于所述栅极结构两侧的第二漂移层中的阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；
位于所述阱区中的第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；
位于所述阱区中的第二有源区，第二有源区的导电类型与阱区的导电类型相同；
其中，所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度。
2.根据权利要求1所述的半导体结构，其特征在于，所述掺杂保护区的掺杂浓度小于或等于所述第二漂移层的掺杂浓度的10倍。
3.根据权利要求1所述的半导体结构，其特征在于，所述第二漂移层的掺杂浓度为1E14atom/cm3～5E17atom/cm3；所述掺杂保护区的掺杂浓度为1E15atom/cm3～5E18atom/cm3。
4.根据权利要求1所述的半导体结构，其特征在于，所述掺杂保护区的厚度为0.1μm至5μm。
5.根据权利要求1所述的半导体结构，其特征在于，自所述掺杂保护区背离所述半导体衬底层的一侧至所述掺杂保护区朝向所述半导体衬底层的一侧的方向上，所述掺杂保护区的掺杂浓度递减。
6.一种半导体结构的制备方法，其特征在于，所述半导体结构为金属氧化物半导体场效应晶体管或者绝缘栅双极型晶体管，所述半导体结构的制备方法包括：
提供半导体衬底层；
在所述半导体衬底层上形成第一漂移层和第二漂移层，所述第二漂移层的导电类型与所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；
在所述第二漂移层中形成掺杂保护区，所述掺杂保护区的导电类型与所述第二漂移层的导电类型相反，所述掺杂保护区的掺杂浓度高于所述第二漂移层的掺杂浓度，所述掺杂保护区与所述第二漂移层的顶面和底面均间隔设置；
在所述第二漂移层上形成栅极结构；
在所述栅极结构两侧的第二漂移层中形成阱区，所述阱区的导电类型与所述第二漂移层的导电类型相反；
在所述阱区中形成第一有源区，第一有源区的导电类型与第二漂移层的导电类型相同；
在所述阱区中形成第二有源区，第二有源区的导电类型与阱区的导电类型相同；
其中，所述掺杂保护区位于所述阱区的底部且与所述阱区邻接，所述掺杂保护区的掺杂浓度小于所述阱区的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111673425.5A CN114335146B (zh) | 2021-12-31 | 2021-12-31 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111673425.5A CN114335146B (zh) | 2021-12-31 | 2021-12-31 | 一种半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114335146A CN114335146A (zh) | 2022-04-12 |
| CN114335146B true CN114335146B (zh) | 2024-04-26 |
Family
ID=81021447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111673425.5A Active CN114335146B (zh) | 2021-12-31 | 2021-12-31 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114335146B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069040A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2014207460A (ja) * | 2014-05-28 | 2014-10-30 | 株式会社日立製作所 | 半導体装置および電力変換装置 |
| CN105144392A (zh) * | 2013-04-19 | 2015-12-09 | 阿沃吉有限公司 | 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11075264B2 (en) * | 2016-05-31 | 2021-07-27 | Cree, Inc. | Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods |
| JP7052330B2 (ja) * | 2017-12-13 | 2022-04-12 | 富士電機株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
-
2021
- 2021-12-31 CN CN202111673425.5A patent/CN114335146B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069040A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN105144392A (zh) * | 2013-04-19 | 2015-12-09 | 阿沃吉有限公司 | 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 |
| JP2014207460A (ja) * | 2014-05-28 | 2014-10-30 | 株式会社日立製作所 | 半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114335146A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4980126B2 (ja) | フリーホイールダイオードとを有する回路装置 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US9577117B2 (en) | Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
| JP4119148B2 (ja) | ダイオード | |
| KR20140035594A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| JP4088852B2 (ja) | ＳｉＣショットキーダイオード | |
| TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| JP5420711B2 (ja) | フリーホイールダイオードを有する回路装置 | |
| US9613951B2 (en) | Semiconductor device with diode | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| CN113066870A (zh) | 一种具有终端结构的氧化镓基结势垒肖特基二极管 | |
| JP2014090179A (ja) | フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置 | |
| CN110137268A (zh) | 一种带有沟槽电极的高压二极管 | |
| CN114335146B (zh) | 一种半导体结构及其制备方法 | |
| CN216084895U (zh) | 一种结势垒肖特基二极管 | |
| CN102263139A (zh) | 一种改进的混合整流二极管结构 | |
| WO2022178914A1 (zh) | 一种肖特基二极管及其制备方法 | |
| CN112216746B (zh) | 碳化硅半导体器件 | |
| CN114551586A (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| JP3879697B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Building 42#, No. 136 Yuhai East Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province 315336 Applicant after: Pure Semiconductor (Ningbo) Co.,Ltd. Address before: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai Applicant before: Qingchun semiconductor (Shanghai) Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |