CN113675279A - 一种具有异质结的结势垒肖特基器件 - Google Patents

一种具有异质结的结势垒肖特基器件 Download PDF

Info

Publication number
CN113675279A
CN113675279A CN202110955608.XA CN202110955608A CN113675279A CN 113675279 A CN113675279 A CN 113675279A CN 202110955608 A CN202110955608 A CN 202110955608A CN 113675279 A CN113675279 A CN 113675279A
Authority
CN
China
Prior art keywords
variable
layer
semiconductor epitaxial
epitaxial layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110955608.XA
Other languages
English (en)
Inventor
李茂宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xintang Micro Electronics Co ltd
Original Assignee
Jiangsu Xintang Micro Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xintang Micro Electronics Co ltd filed Critical Jiangsu Xintang Micro Electronics Co ltd
Priority to CN202110955608.XA priority Critical patent/CN113675279A/zh
Publication of CN113675279A publication Critical patent/CN113675279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有异质结的结势垒肖特基器件,涉及肖特基器件领域,该结势垒肖特基器件在具有第一掺杂类型的半导体外延层的表面形成有第二掺杂类型的变掺杂区,变掺杂区内部设置有贯穿变掺杂区的表面至底部的具有第二掺杂类型的多晶硅层;当该结势垒肖特基器件正向偏置时,电流通过多晶硅层及其外部的变掺杂区与半导体外延层的接触界面形成的异质结,以及阳极金属层与半导体外延层的接触界面形成肖特基结流向漂移区,电流密度相对较大,由于半导体外延层整体的掺杂浓度不变,而且相同的变掺杂区同样可以夹断台面,使得肖特基势垒被屏蔽在高电场之外,所以,在有较优的正向导通特性的基础上,该结构的反向击穿特性也不会受到严重影响。

Description

一种具有异质结的结势垒肖特基器件
技术领域
本发明涉及肖特基器件领域,尤其是一种具有异质结的结势垒肖特基器件。
背景技术
碳化硅(SiC)因其宽的带隙、高的雪崩击穿电场、高的导热系数、高的工作温度、高的化学稳定性和耐辐照性而具有优异的电学性能。在高压、高频、大功率、高工作温度等方面具有巨大的应用潜力,目前已发展成为主要的宽带隙半导体材料之一。SiC中肖特基势垒接触的首次研究早在20世纪60年代中期就有报道,SiC肖特基势垒二极管(SBD)已成为一种很有前景的技术。为了实现p-n结二极管的高阻塞电压与肖特基二极管的低正向压降的结合,Baliga提出了SiC二极管结构。
SiC JBS二极管结合了肖特基二极管和PiN功率二极管的优点,具有类比于肖特基二极管的低开启电压和高开关速度,以及类比于PiN功率二极管的高击穿电压和低反向漏电流。但是,SiC JBS二极管在调节正向导通特性和反向击穿特性的平衡时存在矛盾。例如,为了增加SiC JBS二极管的正向导通电流,需要增加漂移区的掺杂浓度,但是,随着漂移区浓度的增大,SiC JBS二极管的反向击穿电压会减小。所以,SiC JBS二极管在增大正向电流的同时严重影响了SiC JBS二极管的反向击穿特性。
发明内容
本发明人针对上述问题及技术需求,提出了一种具有异质结的结势垒肖特基器件,本发明的技术方案如下:
一种具有异质结的结势垒肖特基器件,该结势垒肖特基器件包括从下至上依次层叠的阴极金属层、半导体衬底、半导体外延层以及阳极金属层,半导体衬底和半导体外延层均具有第一掺杂类型;半导体外延层的表面形成有第二掺杂类型的变掺杂区,变掺杂区内部设置有贯穿变掺杂区的表面至底部的具有第二掺杂类型的多晶硅层;多晶硅层及其外部的变掺杂区与半导体外延层的接触界面形成异质结,阳极金属层与半导体外延层的接触界面形成肖特基结。
其进一步的技术方案为,多晶硅层位于变掺杂区的中心。
其进一步的技术方案为,多晶硅层与变掺杂区在垂直方向上的深度相等,多晶硅层在水平方向上的宽度与多晶硅层外侧的变掺杂区的宽度相等。
其进一步的技术方案为,多晶硅层和变掺杂区在垂直方向上的深度均为1μm,多晶硅层在水平方向上的宽度与多晶硅层外侧的变掺杂区的宽度均为0.4μm。
其进一步的技术方案为,变掺杂区通过在半导体外延层的表面进行离子注入形成,且变掺杂区的掺杂浓度高于半导体外延层的掺杂浓度。
其进一步的技术方案为,半导体外延层的掺杂浓度为5×1015cm-3,变掺杂区的掺杂浓度为1×1019cm-3
其进一步的技术方案为,当结势垒肖特基器件正向偏置时,电流通过异质结和肖特基结流向半导体外延层形成的漂移区。
本发明的有益技术效果是:
本申请公开了一种具有异质结的结势垒肖特基器件,当该结势垒肖特基器件正向偏置时,电流通过异质结和肖特基结流向半导体外延层形成的漂移区,由于加入了多晶硅层,流过该区域的电流明显大于常规的SiC JBS二极管,因此电流密度相对较大,电阻的相对值也会相对较低。由于半导体外延层整体的掺杂浓度不变,而且相同的变掺杂区同样可以夹断台面,使得肖特基势垒被屏蔽在高电场之外,所以,该结构的反向击穿特性不会受到严重影响,使得该结势垒肖特基器件的正向导通特性和反向击穿特性都较优。
附图说明
图1是本申请公开的具有异质结的结势垒肖特基器件的结构图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种具有异质结的结势垒肖特基器件,请参考图1,该结势垒肖特基器件包括从下至上依次层叠的阴极金属层1、半导体衬底2、半导体外延层3以及阳极金属层4,半导体衬底2和半导体外延层3均具有第一掺杂类型。半导体外延层3的表面形成有第二掺杂类型的变掺杂区5,变掺杂区5内部设置有贯穿变掺杂区5的表面至底部的具有第二掺杂类型的多晶硅层6。实际半导体外延层3的表面形成有两侧的两个变掺杂区5,两个变掺杂区5及其内部的多晶硅层6的结构相同。
可选的,多晶硅层6位于变掺杂区5的中心。多晶硅层6与变掺杂区5在垂直方向上的深度相等,多晶硅层6在水平方向上的宽度与多晶硅层6外侧的变掺杂区5的宽度相等。垂直方向是指层叠方向,水平方向是指每一层表面方向,多晶硅层6和变掺杂区5在水平方向上的剖面一般为规整结构,则多晶硅层6的宽度即为其径向尺寸,而多晶硅层6外侧的变掺杂区5的宽度即为变掺杂区5的外侧壁至多晶硅层6的外侧壁之间的距离。在一个实施例中,半导体衬底2的厚度为5μm,半导体外延层3的厚度为10μm,多晶硅层6和变掺杂区5在垂直方向上的深度均为1μm,多晶硅层在水平方向上的宽度与多晶硅层外侧的变掺杂区的宽度均为0.4μm。
半导体外延层3的掺杂浓度低于半导体衬底2的掺杂浓度,变掺杂区5通过在半导体外延层3的表面进行离子注入形成,且变掺杂区5的掺杂浓度高于半导体外延层3的掺杂浓度。在一个实施例中,变掺杂区5的掺杂浓度与半导体衬底2的掺杂浓度相等,但掺杂不同的离子类型。多晶硅层6通过沟槽刻蚀并沉积形成,多晶硅层6的掺杂浓度高于半导体外延层3的掺杂浓度但低于变掺杂区5的掺杂浓度。在一个实施例中,半导体衬底2的掺杂浓度为1×1019cm-3,半导体外延层3的掺杂浓度为5×1015cm-3,变掺杂区5的掺杂浓度为1×1019cm-3,多晶硅层6的掺杂浓度为5×1018cm-3
在实际应用时,比较典型的,半导体衬底2和半导体外延层3均采用4H-SiC制成,且第一掺杂类型为N型,第二掺杂类型为P型,形成N+型4H-SiC衬底以及N-型4H-SiC外延层。通过在N-型4H-SiC外延层中注入P型离子可以得到P+型4H-SiC变掺杂区,然后在变掺杂区内制作P型多晶硅层。阴极金属层1采用金属镍,阳极金属层采用金属钛。
基于上述结构,多晶硅层6及其外部的变掺杂区5与半导体外延层2的接触界面形成异质结,阳极金属层4与半导体外延层3的接触界面形成肖特基结。异质结的开启电压非常小,当该结势垒肖特基器件正向偏置时,电流通过异质结和肖特基结流向半导体外延层形成的漂移区,由于加入了多晶硅层,流过该区域的电流明显大于常规的SiC JBS二极管,因此电流密度相对较大,电阻的相对值也会相对较低。由于半导体外延层整体的掺杂浓度不变,而且相同的变掺杂区同样可以夹断台面,使得肖特基势垒被屏蔽在高电场之外,所以,该结构的反向击穿特性不会受到严重影响。
以上所述的仅是本申请的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。

Claims (7)

1.一种具有异质结的结势垒肖特基器件,其特征在于,所述结势垒肖特基器件包括从下至上依次层叠的阴极金属层、半导体衬底、半导体外延层以及阳极金属层,所述半导体衬底和半导体外延层均具有第一掺杂类型;所述半导体外延层的表面形成有第二掺杂类型的变掺杂区,所述变掺杂区内部设置有贯穿所述变掺杂区的表面至底部的具有第二掺杂类型的多晶硅层;所述多晶硅层及其外部的变掺杂区与所述半导体外延层的接触界面形成异质结,所述阳极金属层与所述半导体外延层的接触界面形成肖特基结。
2.根据权利要求1所述的结势垒肖特基器件,其特征在于,所述多晶硅层位于所述变掺杂区的中心。
3.根据权利要求2所述的结势垒肖特基器件,其特征在于,所述多晶硅层与所述变掺杂区在垂直方向上的深度相等,所述多晶硅层在水平方向上的宽度与所述多晶硅层外侧的变掺杂区的宽度相等。
4.根据权利要求3所述的结势垒肖特基器件,其特征在于,所述多晶硅层和所述变掺杂区在垂直方向上的深度均为1μm,所述多晶硅层在水平方向上的宽度与所述多晶硅层外侧的变掺杂区的宽度均为0.4μm。
5.根据权利要求1所述的结势垒肖特基器件,其特征在于,所述变掺杂区通过在所述半导体外延层的表面进行离子注入形成,且所述变掺杂区的掺杂浓度高于所述半导体外延层的掺杂浓度。
6.根据权利要求5所述的结势垒肖特基器件,其特征在于,所述半导体外延层的掺杂浓度为5×1015cm-3,所述变掺杂区的掺杂浓度为1×1019cm-3
7.根据权利要求1-6任一所述的结势垒肖特基器件,其特征在于,当所述结势垒肖特基器件正向偏置时,电流通过所述异质结和所述肖特基结流向所述半导体外延层形成的漂移区。
CN202110955608.XA 2021-08-19 2021-08-19 一种具有异质结的结势垒肖特基器件 Pending CN113675279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110955608.XA CN113675279A (zh) 2021-08-19 2021-08-19 一种具有异质结的结势垒肖特基器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110955608.XA CN113675279A (zh) 2021-08-19 2021-08-19 一种具有异质结的结势垒肖特基器件

Publications (1)

Publication Number Publication Date
CN113675279A true CN113675279A (zh) 2021-11-19

Family

ID=78544111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110955608.XA Pending CN113675279A (zh) 2021-08-19 2021-08-19 一种具有异质结的结势垒肖特基器件

Country Status (1)

Country Link
CN (1) CN113675279A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344591A (zh) * 2023-05-29 2023-06-27 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344591A (zh) * 2023-05-29 2023-06-27 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP3968912B2 (ja) ダイオード
CN109075214A (zh) 沟槽mos型肖特基二极管
US10090417B2 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
CN110571262B (zh) 一种具有沟槽结构的碳化硅结势垒肖特基二极管
US20210305422A1 (en) Sillicon carbide power mosfet with enhanced body diode
JP2008034572A (ja) 半導体装置とその製造方法
CN114784108B (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN114664929B (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
JP2019068011A (ja) 半導体装置
CN113644117A (zh) 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
KR101669987B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
US11195922B2 (en) Silicon carbide semiconductor device
CN113675279A (zh) 一种具有异质结的结势垒肖特基器件
CN113659014B (zh) 一种含有阴极短接槽栅结构的功率二极管
CN112216746B (zh) 碳化硅半导体器件
CN112242449B (zh) 一种基于SiC衬底沟槽型MPS二极管元胞结构
GB2612636A (en) Semiconductor device
CN116344591B (zh) 具有jbs晶胞结构的碳化硅半导体器件
CN114335146B (zh) 一种半导体结构及其制备方法
Kong et al. A Sidewall Enhanced Trench Poly-Si/SiC Heterojunction Diode with Energy Barrier Height Control Technology
CN213583807U (zh) 一种抗电磁干扰抗浪涌碳化硅mps器件
CN220172134U (zh) 一种具有jbs晶胞结构的碳化硅半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination