CN102683430B - 肖特基势垒二极管 - Google Patents
肖特基势垒二极管 Download PDFInfo
- Publication number
- CN102683430B CN102683430B CN201210067432.5A CN201210067432A CN102683430B CN 102683430 B CN102683430 B CN 102683430B CN 201210067432 A CN201210067432 A CN 201210067432A CN 102683430 B CN102683430 B CN 102683430B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- insulating barrier
- layer
- semiconductor
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 106
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003556 assay Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
在基板的中心区域，形成有横跨邻接护圈层的第二半导体层和邻接该第二半导体层的第二半导体层之间的第三绝缘层。即，在第二半导体层与第二半导体层之间，形成有覆盖了在基板的第一面(一侧的主面)露出的第一半导体层的第三绝缘层。这样，第三绝缘层在第二半导体层和第二半导体层之间，使在基板11的第一面11a露出的第一半导体层和金属层之间电气绝缘。
Description
技术领域
本发明涉及一种肖特基势垒二极管，具体是涉及一种改善肖特基势垒二极管的反向浪涌电流耐量的技术。
本申请主张于2011年3月7日在日本申请的特愿2011‐049621号的优先权，并在此引用其内容。
背景技术
肖特基势垒二极管(以下简称“SBD”)是将半导体层与金属层通过肖特基接合、利用肖特基障壁的整流作用的半导体元件。SBD可以比一般的PN接合二极管更快速地工作，具有顺向电压下降较小的特性。
具有这样的SBD的转换电源，例如在紧急情况下进行紧急停止时，由n型半导体层向金属层施加的逆向电压，可能会超过SBD的耐压上限(以下简称“反向浪涌电流耐量”)。如果超过反向浪涌电流耐量，则可能导致SBD的损坏。
作为反向浪涌电流耐量的二极管的一个实例，我们知道如图1所示的采用了结势垒肖特基(Junction Barrier Schottky：以下简称JBS)结构的二极管。
图4所示的是以往的JBS二极管的一个实例。JBS二极管100，例如在由SiC等构成的半导体基板101的一面形成的n型半导体层102上，金属层103被肖特基接合。另外，从该金属层103的周缘附近至外侧，形成有绝缘层104。而且在金属层103与绝缘层104的连接部分、即绝缘层104的周缘部分重叠，形成由P型半导体构成的护圈层105。这样的护圈层105是通过在n型半导体层102注入离子等将杂质扩散形成的，用于缓和在肖特基接合的n型半导体层102与金属层103的周缘区域产生的电场集中。
另一方面，护圈层105的内侧、即中心区域上，被形成为JBS结构。例如，在护圈层105的内侧，形成有多个在每一定间隔的由p型半导体构成的第二半导体层106。在这样的与n型半导体层102之间被pn接合的第二半导体层106，被设计为比n型半导体层102与金属层103的肖特基接合部及其周边的绝缘层104的耐压更低。这样，向由第二半导体层106构成的JBS吸引逆向电流(反向浪涌电流)的负荷，就可以改善肖特基接合部的反向浪涌电流耐量(例如，参照Material Science Forum Vols.527‐529(2006),pp1155‐1158)。
发明内容
发明要解决的课题
但是，上述以往的JBS二极管，p型的第二半导体层由于被配置为与n型半导体层和金属层的肖特基接合部邻近，因而从肖特基接合部沿第二半导体层延伸有空乏层。因此就无法将第二半导体层的耐压充分减小。结果是，在具有这种以往的JBS结构的SBD中，实际上几乎无法缓和周缘区域的电场集中，也就无法改善反向浪涌电流耐量。
解决课题的手段
本发明的实施方式中的肖特基势垒二极管，具有：由碳化硅构成的基板，包括平视下的中心区域和包围该中心区域的周缘区域(Ae)；包含在所述基板内、由与该基板的第一面邻接的n型半导体构成的第一半导体层；在所述中心区域和所述周缘区域上扩展，与该第一半导体层肖特基接合的金属层；与该金属层的周缘区域相接、向外侧扩展的第一绝缘层；位于平视下的所述周缘区域上，且与所述金属层相接触，由在所述第一半导体层内形成的p型半导体构成的护圈层；位于所述基板的中心区域、由在所述第一半导体层内形成的p型半导体构成的多个第二半导体层，该多个第二半导体层包括离所述护圈层最近的第1第二半导体层、离所述第1第二半导体层最近的第2第二半导体层以及其他第二半导体层，所述第1第二半导体层位于所述护圈层与所述第2第二半导体层之间，所述第2第二半导体层包围所述其他第二半导体层，所述第1第二半导体层包围所述第2第二半导体层，所述护圈层包围所述第2第二半导体层，所述其他第二半导体层被配置为以第1间隔相互间隔；位于所述基板的第一面上、并且位于所述护圈层和所述第1第二半导体层之间且覆盖在所述基板的第一面上的第二绝缘层；以及位于所述基板的第一面上、并且位于所述第1第二半导体层与所述第2第二半导体层之间且覆盖在所述基板的第一面上的第三绝缘层，其中，所述护圈层、所述第1第二半导体层、所述第2第二半导体层、以及第一绝缘层、第二绝缘层、第三绝缘层沿着平视下的所述中心区域和所述周缘区域的边界延伸。
所述第二半导体层可以由P+型半导体区域和P‐型半导体区域构成。
所述第一绝缘层、所述第二绝缘层及所述第三绝缘层，可以具有与所述第一半导体层重合形成的均一扩展的绝缘体进行图形化(patterning)的结构。
所述第一绝缘层，可以是由半导体氧化物构成。
所述肖特基势垒二极管可以具有位于所述第一面上、与所述护圈层、所述第1第二半导体层、以及所述第2第二半导体层分别接合的多个欧姆电极。
所述肖特基势垒二极管可以是所述第二绝缘层在平视下包围所述第三绝缘层、所述第一绝缘层在平视下包围所述第二绝缘层的结构。
所述肖特基势垒二极管可以是所述第一绝缘层覆盖所述护圈层的外缘部分、所述金属层与所述护圈层的内缘部分相接的结构。
所述肖特基势垒二极管可以是所述护圈层、所述第1第二半导体层、及所述第2第二半导体层比所述其他第二半导体层在深度方向上的长度更大，所述护圈层、所述第1第二半导体层、及所述第2第二半导体层在深度方向上的长度相同。
发明效果
通过本发明的肖特基势垒二极管，基于第二绝缘层、第三绝缘层，可以防止空乏层从第一半导体层与金属层的肖特基接合部沿第二半导体层的侧面延伸。
因此，在第一半导体层与金属层的肖特基接合部的反向浪涌电流耐量可以得到较大改善。例如，即使产生从第一半导体层向金属层施加的逆向电压，由于第二绝缘层、第三绝缘层抑制空乏层的延伸，电场在第二半导体层部集中及耐压降低，第二半导体层中流通反向浪涌电流，从而可以增加反向浪涌电流耐量，因此可以防止肖特基势垒二极管因逆向电压的损伤。
附图说明
图1A是表示本发明的实施方式的肖特基势垒二极管的平面图；
图1B是表示本发明的实施方式的肖特基势垒二极管的断面图；
图2是表示图1的周缘区域与中心区域的边界附近的主要部分扩大断面图；
图3是表示本发明的实施方式的检验结果的图表；
图4是表示以往的肖特基势垒二极管的一个实例的断面图。
具体实施方式
下面参照附图，对本发明的肖特基势垒二极管的一个实施方式进行说明。另外，本实施方式是为了更好地
理解发明主旨而进行的说明，除非特别指定，本发明并不以此为限。另外，上述说明中使用的附图，为了清楚标示本发明的特征，将主要部分进行了放大显示，但各构成元素的尺寸比率等实际上并不以此为限。
图1A表示本发明的实施方式的肖特基势垒二极管的平面图。图1B是沿图1A的A‐A线的断面图。
该实施方式的肖特基势垒二极管(以下简称二极管)10，具有由碳化硅(SiC)构成的基板11。该基板11是由例如包含高浓度的杂质的n+型SiC构成的高浓度半导体层(n型)12和包含低浓度杂质的n‐型SiC构成的第一半导体层13积层形成。另外，在以下的说明中，对于基板11的相互对向的两个面，设第一半导体层13(n‐型SiC层)邻接的面为基板11的第一面(一侧的主面)11a，高浓度半导体层(n+型SiC层)12邻接的面为基板11的第二面(另一侧的主面)11b。
在基板11的第一面(一侧的主面)11a上，在第一半导体层13上重合形成有被肖特基接合的金属层(肖特基电极)14。该金属层14由例如Mo(钼)、Ti(钛)等之中的一种金属材料构成。另外，金属层14在基板11的第一面11a侧中，被形成在由后述的第一绝缘层21包围的整个区域，而且，其周缘区域被形成为与第一绝缘层21重合。
基板11的第一面(一侧的主面)11a上，形成有与金属层14的周缘区域相接并向外侧扩展的第一绝缘层21。该第一绝缘层21可以是由例如硅氧化膜等形成为环状。
在第一绝缘层21与金属层14相接的基板11的周缘区域Ae上，形成有对于第一半导体层13在平视下为环状的由p型半导体构成的护圈层(p型RE SURF层)15。护圈层15可以是例如将Al(铝)离子及B(硼)作为杂质使用的结构。第一绝缘层21被配置为覆盖呈环状的护圈层15的外缘部分，护圈层15的内缘部分不被第一绝缘层21覆盖，与金属层14相接。
在第一半导体层13上，面向比护圈层15更内侧的基板11的中心区域Ac，形成有多个在每个一定间隔(第1间隔)的由p型半导体构成的第二半导体层16。
通过这样的结构，金属层14与由n‐型SiC构成的第一半导体层13的表面、多个由p型半导体构成的第二半导体层16、以及由p型半导体构成的护圈层15接触。而且，金属层14对于第一半导体层13，被以肖特基接触连接。另外，金属层14对于欧姆层24、第二半导体16、护圈层15，是以欧姆接触连接。其中，欧姆层24是由Ni、Ti、Al等退火形成。
另一方面，在基板11的第二面(另一侧的主面)11b上，形成有与高浓度半导体层12重合的欧姆电极18。欧姆电极18由例如Ni、Ti等的金属材料构成，对于由n+型SiC构成的高浓度半导体层12，以欧姆接触连接。
图2是将从二极管的周缘区域至中心区域的部分放大、沿积层方向的主要部分的断面图。
护圈层15是由例如P+型区域15a和被形成为包围该P+型区域15a的外缘的P‐型区域15b构成。另外，面向比护圈层15更内侧的基板11的中心区域Ac，多个在每一定的间隔(第1间隔)形成的第二半导体层16中，例如护圈层15附近的第二半导体层161、162，也分别由P+型区域16a和被形成为包围该P+型区域16a的外缘的P‐型区域16b构成。
另外，在基板11的第一面(一侧的主面)11a中，形成有与构成护圈层15的P+型区域15a接合的欧姆电极24。欧姆电极24可以由例如Ni、Ti、Al等退火形成。
而且，在基板11的第一面(一侧的主面)11a中，多个第二半导体层16中，形成有分别与P+型区域16a接合的欧姆电极24。这样的欧姆电极24也可以内例如Ni、Ti、Al等退火形成。
基板11的第一面(一侧的主面)11a上，在基板11的周缘区域Ae，形成有至少横跨护圈层15与该护圈层15邻接的第二半导体层161之间的第二绝缘层22。即，在护圈层15和与护圈层15邻接的第二半导体层161之间，形成有覆盖了在基板11的第一面(一侧的主面)11a上露出的第一半导体层13的第二绝缘层22。
而且，在基板11的中心区域Ac上，形成有横跨与护圈层15邻接的第二半导体层161和与该第二半导体层161邻接的第二半导体层162之间的第三绝缘层23。即，在第二半导体层161与第二半导体层162之间，形成有覆盖了在基板11的第一面(一侧的主面)11a露出的第一半导体层13的第三绝缘层23。这样，第三绝缘层23在第二半导体层161与第二半导体层162之间，与在基板11的第一面11a露出的第一半导体层13和金属层14之间电气绝缘。
另外，第二绝缘层22最好形成为覆盖至在基板11的第一面(一侧的主面)11a露出的护圈层15的P‐区域15b及第二半导体层161的P‐型区域16b。
同样，第三绝缘层23最好形成为覆盖至在基板11的第一面(一侧的主面)11a露出的第二半导体层161的P‐型区域16b及第二半导体层162的P‐型区域16b。
第二绝缘层22及第三绝缘层23，可以是将例如硅氧化膜等形成为环状。另外，第二绝缘层22及第三绝缘层23，可以是由金属氧化物及树脂等的导电材料构成。
另外，如图1A所示，第一绝缘层21在平视下包围第绝缘层22，第二绝缘层22在平视下包围第三绝缘层23。
另外，第三绝缘层23，也可以在面向基板11的中心排列的多个第二半导体层16之间形成为多个。
另外，第一绝缘层21、第二绝缘层22及第三绝缘层23，可以是将与第一半导体层13重叠形成的均一扩展的绝缘体图形化形成。
下面对具有上术结构的本实施方式的二极管10的作用进行说明。
由P型半导体构成的护圈层15，使在由肖特基接合的n型半导体构成的第一半导体层13和金属层14的周缘区域Ae产生的电场集中缓和。
另一方面，护圈层15的内侧，即在中心区域Ac每一定的间隔形成、在第一半导体层13之间pn接合的多个第二半导体层16，被设计为比第一半导体层13和金属层14的肖特基接合部及其周边的第一绝缘层21耐压更低。这样，通过向多个第二半导体层16与第一半导体层13之间的pn接合吸引逆向电流(反向浪涌电流)的负荷，就可以改善反向浪涌电流耐量。
而且，在本实施方式的二极管10中，通过第二绝缘层22及第三绝缘层23，可以防止空乏层从第一半导体层13和金属层14的肖特基接合部沿第二半导体层161、162的侧面、即沿构成第二半导体层161、162的P‐型区域16b延伸。
即，在JBS结构的二极管10中，如果空乏层从第一半导体层13和金属层14的肖特基接合部延伸，二极管的周缘区域的电场集中就无法缓和，也就无法改善反向浪涌电流耐量。但是，通过分别在护圈层15和与其邻接的第二半导体层161之间形成第二绝缘层22、以及在第二半导体层161和与其邻接的第二半导体层162之间形成第三绝缘层23，可以阻止空乏层沿构成第二半导体层161、162的P‐型区域16b延伸。
特别是由于第二绝缘层22、第三绝缘层23被形成为覆盖至构成第二半导体层16的P‐型区域16b，因而可以切实防止空乏层沿P‐型区域16b延伸。
因此，第一半导体层13和金属层14的肖特基接合部的反向浪涌电流耐量可以得到较大的改善。例如，即便产生从第一半导体层13向金属层14施加的逆向电压，第二绝缘层22、第三绝缘层23可以抑制空乏层的延伸。其结果是，电场在第二半导体层部集中，第一半导体层13与金属层14的肖特基接合部的耐压变低。这样，向该pn接合吸引逆向电流(反向浪涌电流)的负荷，反向浪涌电流耐量增加，因此可以防止二极管10的损伤。
实施方式
以下是验证本发明的效果的实施方式。
在该实施方式中，以Material Science Forum Vols.353‐356(2000),pp675‐678所示结构的JBS二极管为比较方式1、以同时具有日本特许第3708057号公报及Material Science Forum Vols.527‐529(2006),pp1155‐1158的结构的JBS二极管为比较方式2。另外，以图1所示的本发明的一个实施方式的二极管10为实施方式。分别对比较方式1、2及实施方式中的二极管的反向浪涌电流耐量进行测定，验证结果如图3所示。
根据图3所示的本发明的验证结果可以确认，与以往的JBS二极管即比较方式1、2相比，本发明的实施方式的二极管的反向浪涌电流耐量得到了大幅改善。
符号说明
10 肖特基势垒二极管
11 基板
13 第一半导体层
14 金属层
15 护圈层
16 第二半导体层
21 第一绝缘层
22 第二绝缘层
23 第三绝缘层
Claims (8)
1.一种肖特基势垒二极管(10)，其特征在于，具有：
由碳化硅构成的基板(11)，包括平视下的中心区域(Ac)和包围该中心区域(Ac)的周缘区域(Ae)；
包含在所述基板(11)内，由与该基板(11)的第一面(11a)邻接的n型半导体构成的第一半导体层(13)；
在所述中心区域(Ac)和所述周缘区域(Ae)上扩展，与该第一半导体层(13)肖特基接合的金属层(14)；
与该金属层(14)的周缘区域(Ae)相接，向外侧扩展的第一绝缘层(21)；
位于平视下的所述周缘区域(Ae)上，且与所述金属层(14)相接触，由在所述第一半导体层(13)内形成的p型半导体构成的护圈层(15)；
位于所述基板(11)的中心区域(Ac)，由在所述第一半导体层(13)内形成的p型半导体构成的多个第二半导体层(16)，该多个第二半导体层(16)包括一个离所述护圈层(15)最近的所述第二半导体层(16)作为第1个第二半导体层(161)、一个离所述第1个第二半导体层(161)最近的所述第二半导体层(16)作为第2个第二半导体层(162)以及其他第二半导体层，所述第1个第二半导体层(161)位于所述护圈层(15)与所述第2个第二半导体层(162)之间，所述第2个第二半导体层(162)包围所述其他第二半导体层，所述第1个第二半导体层(161)包围所述第2个第二半导体层(162)，所述护圈层(15)包围所述第2个第二半导体层(162)，所述其他第二半导体层被配置为以第1间隔相互间隔，所述第1个第二半导体层(161)与所述第2个第二半导体层(162)在平视下呈环状，所述其他第二半导体层在平视下呈点状；
位于所述基板(11)的第一面(11a)上，并且位于所述护圈层(15)和所述第1个第二半导体层(161)之间且覆盖在所述基板(11)的第一面(11a)上的第二绝缘层(22)；以及
位于所述基板(11)的第一面(11a)上，并且位于所述第1个第二半导体层(161)与所述第2个第二半导体层(162)之间且覆盖在所述基板(11)的第一面(11a)上的第三绝缘层(23)，
其中，所述护圈层(15)、所述第1个第二半导体层(161)、所述第2个第二半导体层(162)、以及第一绝缘层(21)、第二绝缘层(22)、第三绝缘层(23)沿着平视下的所述中心区域(Ac)和所述周缘区域(Ae)的边界延伸。
2.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，所述第二半导体层(16)由P+型半导体区域(16a)和P‐型半导体区域(16b)构成。
3.根据权利要求1或权利要求2所述的肖特基势垒二极管(10)，其特征在于：
其中，所述第一绝缘层(21)、所述第二绝缘层(22)及所述第三绝缘层(23)，具有将与所述第一半导体层(13)重合形成的均一扩展的绝缘体进行图形化的结构。
4.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，所述第一绝缘层(21)，是由半导体氧化物构成。
5.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，还具有位于基板(11)的所述第一面(11a)上、与所述护圈层(15)、所述第1个第二半导体层(161)、以及所述第2个第二半导体层(162)分别接合的多个欧姆电极。
6.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，所述第二绝缘层(22)在平视下包围所述第三绝缘层(23)、所述第一绝缘层(21)在平视下包围所述第二绝缘层(22)。
7.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，所述第一绝缘层(21)覆盖所述护圈层(15)的外缘部分，所述金属层(14)与所述护圈层(15)的内缘部分相接。
8.根据权利要求1所述的肖特基势垒二极管(10)，其特征在于：
其中，所述护圈层(15)、所述第1个第二半导体层(161)、及所述第2个第二半导体层(162)比所述其他第二半导体层在深度方向上的长度更大，
所述护圈层(15)、所述第1个第二半导体层(161)、及所述第2个第二半导体层(162)在深度方向上的长度相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011049621 | 2011-03-07 | ||
| JP2011-049621 | 2011-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683430A CN102683430A (zh) | 2012-09-19 |
| CN102683430B true CN102683430B (zh) | 2015-06-17 |
Family
ID=45787106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210067432.5A Active CN102683430B (zh) | 2011-03-07 | 2012-03-06 | 肖特基势垒二极管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8937319B2 (zh) |
| EP (1) | EP2498292B1 (zh) |
| JP (1) | JP5919033B2 (zh) |
| CN (1) | CN102683430B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | ＳｉＣ半導体装置 |
| WO2013145545A1 (ja) * | 2012-03-30 | 2013-10-03 | 三菱電機株式会社 | 半導体装置 |
| DE102013010187A1 (de) * | 2012-06-27 | 2014-01-02 | Fairchild Semiconductor Corp. | Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis |
| KR20140086688A (ko) * | 2012-12-28 | 2014-07-08 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN104282732B (zh) * | 2013-07-01 | 2017-06-27 | 株式会社东芝 | 半导体装置 |
| JP2015032627A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社東芝 | 半導体装置 |
| KR20150026531A (ko) | 2013-09-03 | 2015-03-11 | 삼성전자주식회사 | 반도체 장치 그 제조 방법 |
| JP6242633B2 (ja) * | 2013-09-03 | 2017-12-06 | 株式会社東芝 | 半導体装置 |
| JP5940500B2 (ja) * | 2013-09-11 | 2016-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9496366B2 (en) * | 2013-10-08 | 2016-11-15 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film |
| US10361266B2 (en) * | 2014-06-09 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| EA027773B1 (ru) * | 2014-12-23 | 2017-08-31 | Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" | Диод шоттки |
| JP6363541B2 (ja) * | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6363540B2 (ja) * | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置 |
| JP6523886B2 (ja) * | 2015-09-11 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| KR101846879B1 (ko) * | 2016-07-05 | 2018-04-09 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| JP2018067690A (ja) * | 2016-10-21 | 2018-04-26 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| CN109473482A (zh) | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| JP7113220B2 (ja) * | 2018-02-06 | 2022-08-05 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法 |
| CN113130626B (zh) * | 2021-03-26 | 2021-11-12 | 先之科半导体科技(东莞)有限公司 | 一种大功率肖特基二极管 |
| EP4141961A1 (en) * | 2021-08-25 | 2023-03-01 | Nexperia B.V. | Wide band-gap mps diode and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887884A (zh) * | 2009-05-12 | 2010-11-17 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232467A (ja) * | 1983-06-16 | 1984-12-27 | Toshiba Corp | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| JP2667477B2 (ja) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | ショットキーバリアダイオード |
| JP2870553B2 (ja) | 1990-11-08 | 1999-03-17 | 富士電機株式会社 | 高耐圧半導体装置 |
| JP3111827B2 (ja) | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| JPH0923016A (ja) * | 1995-07-05 | 1997-01-21 | Hitachi Ltd | 複合ダイオードの製造方法 |
| JP2000312011A (ja) * | 1999-04-26 | 2000-11-07 | Rohm Co Ltd | 整流用半導体装置 |
| JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
| US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
| JP3708057B2 (ja) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| JP2004127968A (ja) * | 2002-09-30 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| DE10259373B4 (de) * | 2002-12-18 | 2012-03-22 | Infineon Technologies Ag | Überstromfeste Schottkydiode mit niedrigem Sperrstrom |
| US7061067B2 (en) * | 2003-07-04 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode |
| JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2005243716A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4829476B2 (ja) * | 2004-03-09 | 2011-12-07 | オンセミコンダクター・トレーディング・リミテッド | ショットキーバリアダイオードおよびその製造方法 |
| US20050242411A1 (en) * | 2004-04-29 | 2005-11-03 | Hsuan Tso | [superjunction schottky device and fabrication thereof] |
| JP4185157B2 (ja) * | 2005-07-25 | 2008-11-26 | 松下電器産業株式会社 | 半導体素子及び電気機器 |
| JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP4935192B2 (ja) | 2006-05-31 | 2012-05-23 | 三菱電機株式会社 | 半導体装置 |
| KR100763848B1 (ko) * | 2006-07-05 | 2007-10-05 | 삼성전자주식회사 | 쇼트키 다이오드 및 그 제조 방법 |
| JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
| JP4420062B2 (ja) * | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP4333782B2 (ja) * | 2007-07-05 | 2009-09-16 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| US7851881B1 (en) * | 2008-03-21 | 2010-12-14 | Microsemi Corporation | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode |
| JP5546759B2 (ja) * | 2008-08-05 | 2014-07-09 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP5542325B2 (ja) * | 2008-12-02 | 2014-07-09 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
| JP5428435B2 (ja) | 2009-03-24 | 2014-02-26 | 株式会社デンソー | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 |
| JP5453867B2 (ja) * | 2009-03-24 | 2014-03-26 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
| JP5365414B2 (ja) | 2009-08-25 | 2013-12-11 | 富士通株式会社 | メッセージ転送プログラム、メッセージ転送方法、およびノード |
| JP5175872B2 (ja) * | 2010-01-21 | 2013-04-03 | 株式会社東芝 | 半導体整流装置 |
-
2012
- 2012-03-02 US US13/410,542 patent/US8937319B2/en active Active
- 2012-03-05 EP EP12158048.4A patent/EP2498292B1/en active Active
- 2012-03-06 JP JP2012049003A patent/JP5919033B2/ja active Active
- 2012-03-06 CN CN201210067432.5A patent/CN102683430B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887884A (zh) * | 2009-05-12 | 2010-11-17 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2498292B1 (en) | 2016-10-12 |
| JP5919033B2 (ja) | 2016-05-18 |
| EP2498292A3 (en) | 2014-04-30 |
| JP2012199537A (ja) | 2012-10-18 |
| EP2498292A2 (en) | 2012-09-12 |
| US20120228636A1 (en) | 2012-09-13 |
| US8937319B2 (en) | 2015-01-20 |
| CN102683430A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683430B (zh) | 肖特基势垒二极管 | |
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| JP6021032B2 (ja) | 半導体素子およびその製造方法 | |
| US9184307B2 (en) | Silicon carbide semiconductor device | |
| JP2008251772A (ja) | 半導体装置 | |
| WO2013018760A1 (ja) | 半導体装置およびその製造方法 | |
| JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
| CN104576710B (zh) | 半导体装置 | |
| US10090417B2 (en) | Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device | |
| US9455326B2 (en) | Wide bandgap semiconductor device | |
| US9236460B2 (en) | Semiconductor device having a diffusion region | |
| JP2009123914A (ja) | 逆耐圧を有するスイッチング用半導体装置 | |
| JP2016058498A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
| JP6284565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012094683A (ja) | ワイドバンドギャップ半導体装置 | |
| KR101461886B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| JP2015207780A (ja) | ワイドバンドギャップ半導体装置 | |
| KR101779230B1 (ko) | 전력 반도체 디바이스 | |
| JP6460127B2 (ja) | 半導体装置 | |
| JP2014041920A (ja) | 半導体装置 | |
| EP3010045A1 (en) | Semiconductor device and a method of manufacturing same | |
| JP2003347548A (ja) | 炭化珪素半導体装置 | |
| US11276776B2 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |