JP2016058498A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016058498A JP2016058498A JP2014182765A JP2014182765A JP2016058498A JP 2016058498 A JP2016058498 A JP 2016058498A JP 2014182765 A JP2014182765 A JP 2014182765A JP 2014182765 A JP2014182765 A JP 2014182765A JP 2016058498 A JP2016058498 A JP 2016058498A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- silicon carbide
- region
- semiconductor region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000002344 surface layer Substances 0.000 claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 147
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 146
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 abstract 3
- 230000004888 barrier function Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】内蔵ダイオードのオン動作時の損失を低減する。
【解決手段】半導体装置は、ｎ型ＳｉＣ基板１と、ｎ-型ＳｉＣ層２と、ｎ-型ＳｉＣ層２の表面層に選択的に形成されたｐ型領域３と、ｐ型領域３内に形成されたｎ+型ソース領域４と、ｐ型領域２１内に形成されたｐ+型領域２２と、ｐ+型領域２２に電気的に接続するソース電極２３と、ｎ+型ソース領域４からｐ型領域２１の上に形成されたゲート絶縁膜２４と、ゲート絶縁膜２４上のゲート電極２５と、ｎ型ＳｉＣ基板１の裏面側のドレイン電極９を備える。ｎ-型ＳｉＣ層２と、ゲート電極２５下のｎ-型ＳｉＣ層２内に形成されたｐ型領域２１と、ｐ型領域２１の表面に形成されたｐ+型領域２２とによってＰＮダイオードが形成され、ソース電極８につながる金属電極２３と、金属電極２３の表面をゲート絶縁膜２４によって電気的に分離しゲート電極７につながるゲート金属電極２５とを備える。
【選択図】図１
【解決手段】半導体装置は、ｎ型ＳｉＣ基板１と、ｎ-型ＳｉＣ層２と、ｎ-型ＳｉＣ層２の表面層に選択的に形成されたｐ型領域３と、ｐ型領域３内に形成されたｎ+型ソース領域４と、ｐ型領域２１内に形成されたｐ+型領域２２と、ｐ+型領域２２に電気的に接続するソース電極２３と、ｎ+型ソース領域４からｐ型領域２１の上に形成されたゲート絶縁膜２４と、ゲート絶縁膜２４上のゲート電極２５と、ｎ型ＳｉＣ基板１の裏面側のドレイン電極９を備える。ｎ-型ＳｉＣ層２と、ゲート電極２５下のｎ-型ＳｉＣ層２内に形成されたｐ型領域２１と、ｐ型領域２１の表面に形成されたｐ+型領域２２とによってＰＮダイオードが形成され、ソース電極８につながる金属電極２３と、金属電極２３の表面をゲート絶縁膜２４によって電気的に分離しゲート電極７につながるゲート金属電極２５とを備える。
【選択図】図１
Description
この発明は、炭化珪素基板上に形成したスイッチングデバイスとして用いられる半導体装置および半導体装置の製造方法に関する。
図９は、従来の炭化珪素基板を用いたスイッチングデバイスであるＮチャネルＭＯＳＦＥＴの断面図である。図９に示すように、ｎ型炭化珪素（ＳｉＣ）基板１の表面に低濃度のｎ-型ＳｉＣ層２が形成され、ｎ-型ＳｉＣ層２の表面層に複数のｐ型領域３が形成され、ｐ型領域３の表面層にはｎ+型ソース領域４とｐ+型コンタクト領域５形成され、更にｎ+型ソース領域４とｐ+型コンタクト領域５との表面にソース電極８が形成されている。またｎ+型ソース領域４の間のｐ型領域３とｎ-型ＳｉＣ層２の表面にゲート絶縁膜６を介してゲート電極７が形成されている。また、ｎ型炭化珪素基板１の裏面側にはドレイン電極９が形成されている。
また、図１０は、ゲートパッド部の平面図である。図１１は、ゲートパッド部の断面図（図１０のＡ−Ａ線断面図）である。ゲートパッド（ゲート金属電極）２５下にはｐ型領域２１及び高濃度のｐ+型コンタクト領域２２が形成されゲートパッド周辺（活性領域２８の終端構造部２９でソース電極８へとつながっている。ゲートパッド２５下のｐ型領域２１の電位がゲートパッド２５周辺部に形成されたソース電極８によりソース電位となるように設計されている（例えば、下記特許文献１参照。）。符号１３は絶縁膜、符号１４は層間絶縁膜である。
また、図１２は、表面にｐ型ＳｉＣ層を用いて形成したＮチャネルＭＯＳＦＥＴの断面図である。ｎ型ＳｉＣ基板１の表面にｎ-型ＳｉＣ層２が形成され、そのｎ-型ＳｉＣ層２の表面層に複数のｐ型領域１０が形成される。更に表面にｐ型ＳｉＣ層１１が形成される。更にｐ型領域１０が形成されていないｎ-型ＳｉＣ層２上のｐ型ＳｉＣ層１１にｎ型領域１２が形成され、更にｐ型炭化珪素層１１の表面にはｎ+型ソース領域４とｐ+型コンタクト領域５が形成され、更にｎ+型ソース領域４とｐ+型コンタクト領域５との表面にソース電極８が形成されている。また、ｎ+型ソース４領域の間のｎ型領域１２とｎ型炭化珪素層１１表面にゲート絶縁膜６を介してゲート電極７が形成されている。またｎ型ＳｉＣ基板１裏面側にはドレイン電極９が形成されている。
図９及び図１２の構造のＭＯＳＦＥＴにおいて、ソース電極８に対しドレイン電極９に正の電圧が印可された状態でゲート電極７にゲート閾値以下の電圧が印加されている場合には、ｐ型領域３，１０とｎ-型ＳｉＣ層２の間のＰＮ接合、或いはｐ型ＳｉＣ層１１とｎ型領域１２の間のＰＮ接合が逆バイアスされた状態であるため電流は流れない。一方、ゲート電極７にゲート閾値以上の電圧を印加すると、ゲート電極７直下のｐ型領域３，１０又はｐ型ＳｉＣ層１１表面にはｎ型の反転層（チャネル）が形成されることにより電流が流れるため、ゲート電極７に印加する電圧によってＭＯＳＦＥＴのスイッチング動作を行うことができる。ＭＯＳＦＥＴがオフしている際、ソース電極８に高電位を印加することでｐ型領域３，１０とＳｉＣ基板１とｎ-型ＳｉＣ層２からなる内蔵ＰＮ（ｐｉｎ）ダイオードを駆動する。
しかしながら、ＭＯＳＦＥＴをオフしている際、ソース電極８にプラスの電位を印加してｎ-型ＳｉＣ層２とｐ型領域３，１０から成る内蔵ＰＮダイオードを駆動させる場合があり、この内蔵ＰＮダイオードが動作する際に順方向電圧（Ｖｆ）が高くなり損失悪化を招く。また、ゲートパッド２５下に形成したｐ型領域２１により、ゲートパッド２５下にもＰＮダイオード（ｐ+型コンタクト領域２２、ｐ型領域２１、ｎ型ＳｉＣ層２、ｎ型ＳｉＣ基板１からなるｐｉｎダイオード）が形成されているが、内蔵ＰＮダイオードの駆動はソース電極８が形成された部分のゲートパッド２５周辺のみに限定した動作になることからＶｆが高く損失悪化を招く。
この発明は、上述した従来技術による問題点を解消するため、内蔵ダイオードのオン動作時の損失を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、前記第２半導体領域の表面に前記ソース電極につながるよう形成された金属電極と、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながるゲート金属電極と、前記第１導電型炭化珪素層と、前記ゲート金属電極下の第１導電型炭化珪素層内に形成された第２導電型の第３半導体領域と、前記第１半導体領域の表面に形成された前記第２半導体領域とによって形成されるＰＮダイオードと、を備えたことを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、ゲート金属電極下の前記第１導電型炭化珪素層内に複数形成された第２導電型の第３半導体領域と、前記第３半導体領域の表面に前記ソース電極につながるよう形成された金属電極とによって形成されるＪＢＳ構造のＳＢＤを有し、前記ゲート金属電極は、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながることを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、ゲート金属電極下の前記第１導電型炭化珪素層内に複数形成された第２導電型の第３半導体領域と、前記第３半導体領域の表面に前記ソース電極につながるよう形成された金属電極とによって形成されるＪＢＳ構造のＳＢＤと、前記第１導電型炭化珪素層と、前記第１導電型炭化珪素層内に形成された第１導電型半導体領域と、前記第１導電型半導体領域の表面に形成された前記第２半導体領域とによって形成されるＰＮダイオードとを有し、前記ゲート金属電極は、前記ＳＢＤと前記ＰＮダイオードとを並列に接続し、前記ＰＮダイオードの金属電極の表面を前記ゲート絶縁膜で電気的に分離し、前記ゲート電極につながる、ことを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に前記第１半導体領域を形成し、前記第１半導体領域の表面に前記第２半導体領域を形成することでＰＮダイオードを形成し、表面に前記ソース電極につながるよう金属電極を形成し、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながる前記ゲート金属電極を形成することを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に第２導電型の第３半導体領域を複数形成し、前記第３半導体領域の表面に前記ソース電極につながるよう金属電極を形成することによりＪＢＳ構造のＳＢＤを形成し、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながる前記ゲート金属電極を形成することを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に第２導電型の第３半導体領域を複数形成し、前記第３半導体領域の表面に前記ソース電極につながるよう金属電極を形成することによりＪＢＳ構造のＳＢＤを形成し、第１導電型炭化珪素層内に第１導電型半導体領域を形成し、前記第１導電型半導体領域の表面に前記第２半導体領域を形成することによってＰＮダイオードを形成し、前記ＳＢＤと前記ＰＮダイオードとを並列に接続し、前記ＰＮダイオードの金属電極の表面を層間絶縁膜で電気的に分離し、前記ゲート電極につながる前記ゲート金属電極を形成することを特徴とする。
上記構成によれば、ソース電極にプラスの電圧を印加し、ドレイン電極にマイナスの電圧を加えて内蔵ＰＮダイオードを駆動した際、ゲートパッド下に形成したダイオード専用の金属電極により、ゲートパッド下に形成したＰＮダイオード及びＳＢＤが動作する。これによりＶｆが低下することで、内蔵ダイオードのオン動作時の損失を低減することができＭＯＳＦＥＴの特性劣化を伴うことが無い。また、ゲートパッド下にダイオードを形成しているため、素子面積が増加しない。
本発明にかかる半導体装置および半導体装置の製造方法によれば、内蔵ダイオードのオン動作時の損失を低減することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
［実施の形態１］
図１は、本発明の実施の形態１にかかるＭＯＳＦＥＴの断面図である。なお、平面図は、図１０と同様であり、図１０のＡ−Ａ線断面図が図１である。活性領域ＭＯＳＦＥＴの形成は上述した図９および図１２に示したように従来と同様に形成される。そして、この実施の形態１では、ゲートパッド下にＰＮダイオードを形成する。
図１は、本発明の実施の形態１にかかるＭＯＳＦＥＴの断面図である。なお、平面図は、図１０と同様であり、図１０のＡ−Ａ線断面図が図１である。活性領域ＭＯＳＦＥＴの形成は上述した図９および図１２に示したように従来と同様に形成される。そして、この実施の形態１では、ゲートパッド下にＰＮダイオードを形成する。
図１に示すように、ｎ型（第１導電型）ＳｉＣ基板１の表面に低濃度のｎ-型ＳｉＣ層２が形成され、そのｎ-型ＳｉＣ層２の表面にｐ型領域（第２導電型第１半導体領域）２１が形成される。ｐ型領域２１の表面には高濃度のｐ+型コンタクト領域（第２導電型第３半導体領域）２２が形成され、ｐ+型コンタクト領域２２の表面にソース電極２３が形成されている。ソース電極２３の表面には層間絶縁膜２４が形成され、層間絶縁膜２４の表面にはゲートパッド（ゲート金属電極）２５が形成される。ＰＮダイオード（ｐ型領域２１で形成されたＰＮダイオード）の表面電極となるソース電極２３は、ゲートパッド２５の外周部でソース電極８と繋がっている。
このように形成されたＭＯＳＦＥＴにおいて、ソース電極８に高電位が印加された際にはＳｉＣのｎ-型炭化珪素層２と、ｐ型領域３及びｐ型領域２１で形成された内蔵ＰＮダイオードが動作する。このとき損失を小さくするため内蔵ダイオードには順方向電圧（Ｖｆ）が低いことが求められる。Ｖｆは、ｎ-型ＳｉＣ層２とｐ型領域３及びｐ型領域２１とで形成される拡散電位と、ｐ+型コンタクト領域２２とソース電極２３とのコンタクト抵抗によって概ね決定されるため、ゲートパッド２５の大きさの範囲でｐ+型コンタクト領域２２とソース電極２３とのコンタクト面積を大きくすることが効果的である。ソース電極２３を設けることで、従来構造（図１１）のｐ型コンタクト領域２２とソース電極８とのコンタクト面積と比べて大きくすることができる。
活性部セルは、コンタクト面積（ソース電極８とｐ+型コンタクト領域（第２導電型第２半導体領域）５とのコンタクト面積）を大きくするとセル密度が低下し、オン抵抗が高くなってしまうため、コンタクト面積を大きくできないが、ゲートパッド２５下の内蔵ＰＮダイオードは、オン抵抗に寄与していないことから上記のようにコンタクト面積（ｐ+型コンタクト領域２２とソース電極２３とのコンタクト面積）を大きくすることができる。このように、実施の形態１では、ゲートパッド２５下を内蔵ＰＮダイオードとして有効に動作させることでＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能となる。
［実施の形態２］
図２は、本発明の実施の形態２にかかるＭＯＳＦＥＴの断面図である。実施の形態２において、実施の形態１と異なるのはゲートパッド２５下に形成するＰＮダイオードの表面電極（ソース電極２３）をＭＯＳＦＥＴの活性領域のバリアメタルと共用している点である。
図２は、本発明の実施の形態２にかかるＭＯＳＦＥＴの断面図である。実施の形態２において、実施の形態１と異なるのはゲートパッド２５下に形成するＰＮダイオードの表面電極（ソース電極２３）をＭＯＳＦＥＴの活性領域のバリアメタルと共用している点である。
ＭＯＳＦＥＴ活性部のソースコンタクト部にオーミック電極としてニッケル（Ｎｉ）シリサイド（不図示）を形成する。その際に、Ｎｉの染み込み防止のためバリアメタルとして窒化チタン（ＴｉＮ）などを用いる場合があり、このＴｉＮのバリアメタルをゲートパッド２５下のダイオードの表面電極として用いる。これにより、工程数の増加を低減しつつゲートパッド２５下にダイオードの形成が可能となる。このように形成されたＭＯＳＦＥＴは、実施の形態１と同様にゲートパッド２５下を内蔵ＰＮダイオードとして有効に動作させることでＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
［実施の形態３］
図３は、本発明の実施の形態３にかかるＭＯＳＦＥＴの断面図である。この実施の形態３が実施の形態１と異なるのはゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これにより、ｐ型領域２１の抵抗を低減し、ＰＮダイオードのＶｆをより低減することが可能になる。また、実施の形態１と同様、ゲートパッド２５下を内蔵ＰＮダイオードとして有効に動作させることでＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
図３は、本発明の実施の形態３にかかるＭＯＳＦＥＴの断面図である。この実施の形態３が実施の形態１と異なるのはゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これにより、ｐ型領域２１の抵抗を低減し、ＰＮダイオードのＶｆをより低減することが可能になる。また、実施の形態１と同様、ゲートパッド２５下を内蔵ＰＮダイオードとして有効に動作させることでＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
［実施の形態４］
図４は、本発明の実施の形態４にかかるＭＯＳＦＥＴの断面図である。ＭＯＳＦＥＴ活性部は、上述した図９又は図１２に示したように従来同様に形成される。そして、本実施の形態４では、ゲートパッド２５下にＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を形成する。
図４は、本発明の実施の形態４にかかるＭＯＳＦＥＴの断面図である。ＭＯＳＦＥＴ活性部は、上述した図９又は図１２に示したように従来同様に形成される。そして、本実施の形態４では、ゲートパッド２５下にＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を形成する。
ｎ型ＳｉＣ基板１の表面に低濃度のｎ-型ＳｉＣ層２が形成され、そのｎ-型ＳｉＣ層２の表面層にｐ型領域（第３半導体領域）２１を複数形成し、更に表面にソース電極２３が形成され、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造のＳＢＤが形成される。ソース電極２３の表面には層間絶縁膜２４が形成され、層間絶縁膜２４の表面にはゲートパッド（ゲート金属電極）２５が形成される。ＳＢＤの表面電極となるゲートソース電極２３は、ゲートパッド２５の外周部でソース電極８と繋がっている。このように形成されたＭＯＳＦＥＴにおいて、ゲートパッド２５下にＳＢＤが形成されており、ＳＢＤの動作でＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能となる。
［実施の形態５］
図５は、本発明の実施の形態５にかかるＭＯＳＦＥＴの断面図である。この実施の形態５が実施の形態４と異なるのはゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これによりＳＢＤの動作におけるｎ-型ＳｉＣ層２の抵抗を低減し、ＳＢＤのＶｆをより低減することが可能になる。また、実施の形態４と同様、ゲートパッド２５下にＳＢＤを形成しているため、ＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
図５は、本発明の実施の形態５にかかるＭＯＳＦＥＴの断面図である。この実施の形態５が実施の形態４と異なるのはゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これによりＳＢＤの動作におけるｎ-型ＳｉＣ層２の抵抗を低減し、ＳＢＤのＶｆをより低減することが可能になる。また、実施の形態４と同様、ゲートパッド２５下にＳＢＤを形成しているため、ＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
［実施の形態６］
図６は、本発明の実施の形態６にかかるＭＯＳＦＥＴの断面図である。ＭＯＳＦＥＴ活性部は、図９又は図１２に示す従来と同様に形成される。そして、本実施の形態６では、ゲートパッド２５下にＳＢＤとＰＮダイオードを形成する。
図６は、本発明の実施の形態６にかかるＭＯＳＦＥＴの断面図である。ＭＯＳＦＥＴ活性部は、図９又は図１２に示す従来と同様に形成される。そして、本実施の形態６では、ゲートパッド２５下にＳＢＤとＰＮダイオードを形成する。
ｎ型ＳｉＣ基板１の表面に低濃度のｎ-型ＳｉＣ層２が形成され、そのｎ-型ＳｉＣ層２の表面層にｐ型領域２１が複数形成され、更に表面にソース電極２３が形成され、ＪＢＳ構造のＳＢＤが形成される。これとは別にｎ-型ＳｉＣ層２の表面層にｐ型領域（２）２６が形成され、ｐ型領域（２）２６の表面層には高濃度のｐ+型コンタクト領域（２）２７が形成される。ｐ+型コンタクト領域（２）２７の表面にはソース電極２３が形成され、ＰＮダイオードが形成される。ソース電極２３表面には、層間絶縁膜２４が形成され、更に層間絶縁膜２４の表面にはゲートパッド（ゲート金属電極）２５が形成される。ゲートパッド２５下に形成したソース電極２３は、ゲートパッド２５の外周部でソース電極８と繋がっている。
このように形成されたＭＯＳＦＥＴにおいてソース電極２３に高電位が印加された際には、ｎ-型ＳｉＣ層２とｐ型領域３で形成されるＰＮダイオードと、ゲートパッド２５下に形成したＳＢＤ及びＰＮダイオードが順方向にバイアスされ、内蔵ダイオードが動作する。このとき損失を小さくするため内蔵ダイオードにはＶｆが低いことが求められる。実施の形態６では、ゲートパッド２５下にＳＢＤとＰＮダイオードを形成しており、これを動作させることでＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能となる。
図７は、本発明の実施の形態６にかかるゲートパッド下に形成したダイオードの順方向特性を示す図表である。横軸は電圧、縦軸は電流である。図７（ａ）は、ＳＢＤとＰＮダイオードそれぞれのダイオードの特性を示す。図７（ｂ）は、ＳＢＤとＰＮダイオードのダイオードを合わせた特性を示している。図７（ｂ）に示すように、ＳＢＤとＰＮダイオードの２つのダイオードを組み合わせることで内蔵ダイオードのＶｆ低減が可能となる。
［実施の形態７］
図８は、本発明の実施の形態７にかかるＭＯＳＦＥＴの断面図である。実施の形態８で実施の形態７と異なるのは、ゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これにより、ＳＢＤでは動作におけるｎ型ＳｉＣ層２の抵抗を低減することによりＳＢＤのＶｆをより低減でき、ＰＮダイオードではｐ型領域２６の抵抗を低減することによりＰＮダイオードのＶｆをより低減することが可能になる。また、実施の形態４と同様、ゲートパッド２５下にＳＢＤを形成しているため、ＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
図８は、本発明の実施の形態７にかかるＭＯＳＦＥＴの断面図である。実施の形態８で実施の形態７と異なるのは、ゲートパッド２５下のｎ-型ＳｉＣ層２表面を掘り下げている点である。これにより、ＳＢＤでは動作におけるｎ型ＳｉＣ層２の抵抗を低減することによりＳＢＤのＶｆをより低減でき、ＰＮダイオードではｐ型領域２６の抵抗を低減することによりＰＮダイオードのＶｆをより低減することが可能になる。また、実施の形態４と同様、ゲートパッド２５下にＳＢＤを形成しているため、ＭＯＳＦＥＴの特性に影響を与えることなく、内蔵ダイオードのＶｆ低減が可能である。
以上、各実施の形態で説明したように、ＭＯＳＦＥＴ表面に形成された外部端子に接続するためのゲートパッド下にＰＮダイオードおよび／またはＳＢＤを形成する。そして、それぞれのダイオードの表面にダイオード専用の金属電極を形成し、この金属電極をソース電極につながるように形成する。更にダイオード用の金属電極上を層間絶縁膜で電気的に絶縁し、その表面にゲートパッドとなるゲート金属電極を形成する。
これにより、ソース電極にプラスの電圧を印加し、ドレイン電極にマイナスの電圧を加えて内蔵ＰＮダイオードを駆動した際、ゲートパッド下に形成したダイオード専用の金属電極により、ゲートパッド下に形成したＰＮダイオード及びＳＢＤが動作する。これによりＶｆが低下することで、内蔵ダイオードのオン動作時の損失を低減することができ、ＭＯＳＦＥＴの特性劣化を伴うことが無い。また、ゲートパッド下にダイオードを形成しているため、素子面積が増加しない。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される半導体装置に有用である。
１ ｎ型炭化珪素基板
２ ｎ-型炭化珪素層
３ ｐ型領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト領域
６ ゲート絶縁膜
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ ｐ型ベース領域
１１ ｐ型炭化珪素層
１２ ｎ型領域
１３ 絶縁膜
１４ 層間絶縁膜
２１ ｐ型領域
２２ ｐ+型コンタクト領域
２３ ソース電極
２４ 層間絶縁膜
２５ ゲート金属電極
２６ ｐ型領域
２７ ｐ+型コンタクト領域
２ ｎ-型炭化珪素層
３ ｐ型領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト領域
６ ゲート絶縁膜
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ ｐ型ベース領域
１１ ｐ型炭化珪素層
１２ ｎ型領域
１３ 絶縁膜
１４ 層間絶縁膜
２１ ｐ型領域
２２ ｐ+型コンタクト領域
２３ ソース電極
２４ 層間絶縁膜
２５ ゲート金属電極
２６ ｐ型領域
２７ ｐ+型コンタクト領域
Claims (6)
- 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、
前記第２半導体領域の表面に前記ソース電極につながるよう形成された金属電極と、
前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながるゲート金属電極と、
前記第１導電型炭化珪素層と、前記ゲート金属電極下の第１導電型炭化珪素層内に形成された第２導電型の第３半導体領域と、前記第１半導体領域の表面に形成された前記第２半導体領域とによって形成されるＰＮダイオードと、
を備えたことを特徴とする半導体装置。 - 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、
ゲート金属電極下の前記第１導電型炭化珪素層内に複数形成された第２導電型の第３半導体領域と、前記第３半導体領域の表面に前記ソース電極につながるよう形成された金属電極とによって形成されるＪＢＳ構造のＳＢＤを有し、
前記ゲート金属電極は、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながる
ことを特徴とする半導体装置。 - 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、
ゲート金属電極下の前記第１導電型炭化珪素層内に複数形成された第２導電型の第３半導体領域と、前記第３半導体領域の表面に前記ソース電極につながるよう形成された金属電極とによって形成されるＪＢＳ構造のＳＢＤと、
前記第１導電型炭化珪素層と、前記第１導電型炭化珪素層内に形成された第１導電型半導体領域と、前記第１導電型半導体領域の表面に形成された前記第２半導体領域とによって形成されるＰＮダイオードとを有し、
前記ゲート金属電極は、前記ＳＢＤと前記ＰＮダイオードとを並列に接続し、前記ＰＮダイオードの金属電極の表面を前記ゲート絶縁膜で電気的に分離し、前記ゲート電極につながる、
ことを特徴とする半導体装置。 - 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、
ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に前記第１半導体領域を形成し、前記第１半導体領域の表面に前記第２半導体領域を形成することでＰＮダイオードを形成し、
表面に前記ソース電極につながるよう金属電極を形成し、前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながる前記ゲート金属電極を形成する
ことを特徴とする半導体装置の製造方法。 - 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、
ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に第２導電型の第３半導体領域を複数形成し、前記第３半導体領域の表面に前記ソース電極につながるよう金属電極を形成することによりＪＢＳ構造のＳＢＤを形成し、
前記金属電極の表面を層間絶縁膜によって電気的に分離し前記ゲート電極につながる前記ゲート金属電極を形成する
ことを特徴とする半導体装置の製造方法。 - 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域及び前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から前記第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、
ゲート金属電極を設ける配置位置下の前記第１導電型炭化珪素層内に第２導電型の第３半導体領域を複数形成し、前記第３半導体領域の表面に前記ソース電極につながるよう金属電極を形成することによりＪＢＳ構造のＳＢＤを形成し、
第１導電型炭化珪素層内に第１導電型半導体領域を形成し、前記第１導電型半導体領域の表面に前記第２半導体領域を形成することによってＰＮダイオードを形成し、
前記ＳＢＤと前記ＰＮダイオードとを並列に接続し、前記ＰＮダイオードの金属電極の表面を層間絶縁膜で電気的に分離し、前記ゲート電極につながる前記ゲート金属電極を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014182765A JP6424524B2 (ja) | 2014-09-08 | 2014-09-08 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014182765A JP6424524B2 (ja) | 2014-09-08 | 2014-09-08 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016058498A true JP2016058498A (ja) | 2016-04-21 |
| JP6424524B2 JP6424524B2 (ja) | 2018-11-21 |
Family
ID=55758832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014182765A Active JP6424524B2 (ja) | 2014-09-08 | 2014-09-08 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6424524B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695317A (zh) * | 2017-04-06 | 2018-10-23 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法及电力变换装置 |
| JP2018200920A (ja) * | 2017-05-25 | 2018-12-20 | 富士電機株式会社 | 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法 |
| JPWO2018038133A1 (ja) * | 2016-08-25 | 2019-01-10 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| WO2019092871A1 (ja) * | 2017-11-13 | 2019-05-16 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
| JPWO2018084020A1 (ja) * | 2016-11-01 | 2019-06-24 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| JPWO2018155566A1 (ja) * | 2017-02-24 | 2019-06-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| US10396072B2 (en) | 2017-09-19 | 2019-08-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2020107702A (ja) * | 2018-12-27 | 2020-07-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN111406323A (zh) * | 2017-12-14 | 2020-07-10 | 新电元工业株式会社 | 宽带隙半导体装置 |
| US10991821B2 (en) | 2017-01-17 | 2021-04-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2022078997A (ja) * | 2017-02-24 | 2022-05-25 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252166A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | Ｍｏｓ型電界効果トランジスタ |
| JP2009194216A (ja) * | 2008-02-15 | 2009-08-27 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2014082521A (ja) * | 2010-04-06 | 2014-05-08 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014150286A (ja) * | 2008-05-21 | 2014-08-21 | Cree Inc | 電流サージ能力を有する接合型バリアショットキーダイオード |
-
2014
- 2014-09-08 JP JP2014182765A patent/JP6424524B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252166A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | Ｍｏｓ型電界効果トランジスタ |
| JP2009194216A (ja) * | 2008-02-15 | 2009-08-27 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2014150286A (ja) * | 2008-05-21 | 2014-08-21 | Cree Inc | 電流サージ能力を有する接合型バリアショットキーダイオード |
| JP2014082521A (ja) * | 2010-04-06 | 2014-05-08 | Mitsubishi Electric Corp | 電力用半導体装置 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018038133A1 (ja) * | 2016-08-25 | 2019-01-10 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JPWO2018084020A1 (ja) * | 2016-11-01 | 2019-06-24 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| US10991821B2 (en) | 2017-01-17 | 2021-04-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP7357713B2 (ja) | 2017-02-24 | 2023-10-06 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| JP2022078997A (ja) * | 2017-02-24 | 2022-05-25 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| JPWO2018155566A1 (ja) * | 2017-02-24 | 2019-06-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| CN108695317A (zh) * | 2017-04-06 | 2018-10-23 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法及电力变换装置 |
| JP2018200920A (ja) * | 2017-05-25 | 2018-12-20 | 富士電機株式会社 | 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法 |
| US10396072B2 (en) | 2017-09-19 | 2019-08-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11264494B2 (en) | 2017-11-13 | 2022-03-01 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device |
| CN111373546A (zh) * | 2017-11-13 | 2020-07-03 | 新电元工业株式会社 | 宽带隙半导体装置 |
| EP3712952A4 (en) * | 2017-11-13 | 2021-06-23 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR COMPONENT WITH WIDE GAP |
| TWI685977B (zh) * | 2017-11-13 | 2020-02-21 | 日商新電元工業股份有限公司 | 寬帶隙半導體裝置 |
| JP6530567B1 (ja) * | 2017-11-13 | 2019-06-12 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
| WO2019092871A1 (ja) * | 2017-11-13 | 2019-05-16 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
| CN111373546B (zh) * | 2017-11-13 | 2023-12-29 | 新电元工业株式会社 | 宽带隙半导体装置 |
| CN111406323A (zh) * | 2017-12-14 | 2020-07-10 | 新电元工业株式会社 | 宽带隙半导体装置 |
| EP3726586A4 (en) * | 2017-12-14 | 2021-07-21 | Shindengen Electric Manufacturing Co., Ltd. | WIDE-BAND SEMICONDUCTOR DEVICE |
| US11342435B2 (en) | 2017-12-14 | 2022-05-24 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device |
| CN111406323B (zh) * | 2017-12-14 | 2024-03-01 | 新电元工业株式会社 | 宽带隙半导体装置 |
| JP2020107702A (ja) * | 2018-12-27 | 2020-07-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7275572B2 (ja) | 2018-12-27 | 2023-05-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6424524B2 (ja) | 2018-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6424524B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6021032B2 (ja) | 半導体素子およびその製造方法 | |
| US8809969B2 (en) | Semiconductor device | |
| US10297666B2 (en) | Semiconductor device with a well region | |
| WO2016052261A1 (ja) | 半導体装置 | |
| JP5539355B2 (ja) | 電力用半導体装置およびその製造方法 | |
| JP6641488B2 (ja) | 半導体装置 | |
| US20150279983A1 (en) | Semiconductor device | |
| JP2013021240A (ja) | ダイオードおよび半導体装置 | |
| JP2013051345A (ja) | ダイオード、半導体装置およびｍｏｓｆｅｔ | |
| JPWO2018034127A1 (ja) | 半導体装置 | |
| JP6067133B2 (ja) | 炭化珪素半導体装置 | |
| CN105990402B (zh) | 半导体装置 | |
| JP2020047680A (ja) | 半導体装置 | |
| JP5655932B2 (ja) | 半導体装置 | |
| JPWO2016039070A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014045211A (ja) | ＳｉＣ半導体装置 | |
| JP2014135419A (ja) | ダイオード及びダイオードを内蔵した半導体装置 | |
| JP2012216705A (ja) | 半導体装置 | |
| JP2020013836A (ja) | 半導体装置および半導体回路装置 | |
| JP2012248736A (ja) | 半導体装置 | |
| JP5637093B2 (ja) | 炭化珪素半導体装置 | |
| JP7371724B2 (ja) | 半導体装置とその製造方法 | |
| US20150130014A1 (en) | Fast recovery rectifier | |
| US10644145B2 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6424524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |