JP2014135419A

JP2014135419A - ダイオード及びダイオードを内蔵した半導体装置

Info

Publication number: JP2014135419A
Application number: JP2013003334A
Authority: JP
Inventors: Satoru Machida; 悟町田; Yusuke Yamashita; 侑佑山下; Jun Saito; 順斎藤
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2013-01-11
Filing date: 2013-01-11
Publication date: 2014-07-24
Anticipated expiration: 2033-01-11
Also published as: JP6077309B2

Abstract

【課題】ダイオードにおけるスイッチング時の損失を低減することが可能な技術を提供する。
【解決手段】ダイオード１は、ドリフト領域１０とアノード領域１４の間に形成された、ドリフト領域１０よりも濃度が高いｎ型の半導体からなるバリア領域１２と、アノード電極２８とショットキー接触するように形成された、ｎ型の半導体からなるコンタクト領域２２と、コンタクト領域２２とバリア領域１２の間のアノード領域１４に対して絶縁膜１８を挟んで対向するトレンチ電極２０を備えている。ダイオード１では、制御電極２０に電圧が印加されると、コンタクト領域２２とバリア領域１２の間のアノード領域１４にチャネルが形成される。
【選択図】図１

Description

本明細書で開示される技術は、ダイオード及びダイオードを内蔵した半導体装置に関する。

ＰＮダイオードの逆回復特性を向上し、スイッチング損失を低減する技術が従来から開発されている。特許文献１には、ＰＩＮダイオードとショットキーダイオードを組み合わせたＭＰＳダイオードが開示されている。特許文献１の技術では、ｐアノード領域のサイズをリーチスルー限界まで小さくすることで、ｐアノード領域からｎ⁻ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。特許文献２には、ｐアノード領域とｎ⁻ドリフト領域の間にｎ⁻ドリフト領域よりも高濃度のｎ型不純物を有するｎバリア領域を設けたＰＩＮダイオードが開示されている。特許文献２の技術では、ｎバリア領域によってｐアノード領域からｎ⁻ドリフト領域への正孔注入を抑制し、スイッチング損失の低減を図っている。

特開２００３−１６３３５７号公報特開２０００−３２３４８８号公報

特許文献１や特許文献２の場合、素子耐圧の観点からｐアノード領域の濃度低減やｎバリア領域の濃度増加には限界があり、従ってｎ⁻ドリフト領域への正孔注入抑制効果は不十分である。ｎ⁻ドリフト領域への正孔注入をさらに抑制することが出来れば、ダイオードのスイッチング損失をさらに低減することが可能となる。

本明細書では、ダイオードにおけるスイッチング時の損失を低減することが可能な技術を開示する。

本明細書は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、アノード電極とショットキー接触するように形成された、第１導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。このダイオードは、ディスクリートとして構成されてもよく、他の半導体素子に内蔵するように構成されてもよい。例えば、このダイオードは、ＩＧＢＴに内蔵するように構成されてもよい。

上記のダイオードでは、制御電極に電圧を印加すると、アノード領域にチャネルが形成されて、バリア領域とコンタクト領域が導通し、バリア領域がアノード電極とほぼ同電位となる。従って、この状態でアノード電極とカソード電極の間に順バイアスを印加すると、コンタクト領域からアノード領域のチャネルを経由してバリア領域に順電流が流れ、アノード領域とバリア領域の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、順バイアスの印加時において、アノード領域からドリフト領域へのキャリア注入が抑制される。その後にアノード電極とカソード電極の間の電圧を順バイアスから逆バイアスへ切換える際には、制御電極の電圧をなくすことで、アノード領域に形成されているチャネルが消失して、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限される。また、アノード電極とコンタクト領域がショットキー接触しているので、このショットキー障壁によっても逆電流が制限される。さらに、このショットキー障壁は、特に逆回復時において、アノード電極からコンタクト領域に向けてキャリアが注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。上記のダイオードでは、順バイアスの印加時にアノード領域からドリフト領域へのキャリア注入が抑制されているので、逆回復電流が小さく、逆回復時間が短い。上記のダイオードによれば、ドリフト領域のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

上記のダイオードは、バリア領域とドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えることが好ましい。

上記のダイオードでは、アノード電極とカソード電極の間に逆バイアスが印加される際に、アノード領域とバリア領域の間のｐｎ接合によって逆電流が制限されるだけでなく、ドリフト領域と電界進展防止領域の間のｐｎ接合によっても逆電流が制限される。これにより、逆バイアス時のリーク電流を抑制することができる。また、逆バイアスの印加時には、ドリフト領域と電界進展防止領域の間のｐｎ接合の界面が電界を分担するため、アノード領域とバリア領域の間のｐｎ接合にかかる電界を軽減することができる。これにより、逆バイアス時の耐圧を向上することができる。

本明細書は、上記のダイオードとＩＧＢＴが一体化された半導体装置も開示する。そのＩＧＢＴは、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、ドリフト領域から連続している第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極を備えている。そのＩＧＢＴは、第２ドリフト領域とボディ領域の間に形成された、第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、第２コンタクト領域と第２バリア領域の間のエミッタ領域に対して絶縁膜を挟んで対向する第３制御電極を備えている。

上記の半導体装置では、ＩＧＢＴに対してフリーホイールダイオードとして機能するダイオードの逆回復特性を向上し、スイッチング損失を改善することができる。さらに、ＩＧＢＴの寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することができる。

上記の半導体装置は、ＩＧＢＴが、第２バリア領域と第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることが好ましい。

上記の半導体装置では、ＩＧＢＴの寄生ダイオードについて、逆バイアス時のリーク電流を抑制し、逆バイアス時の耐圧を向上することができる。また、上記の半導体装置では、第２制御電極に電圧を印加してＩＧＢＴが駆動する際には、コレクタ電極からエミッタ電極へ流れる電流が第２電界進展防止領域によって抑制されるため、ＩＧＢＴの飽和電流を低減することができる。

本明細書が開示するダイオードによれば、スイッチング時の損失を低減することができる。

実施例１のダイオード２の構造を示す縦断面図である。実施例２のダイオード３２の構造を示す縦断面図である。実施例３のダイオード４２の構造を示す縦断面図である。実施例４のダイオード５２の構造を示す縦断面図である。実施例５の半導体装置１０２の構造を示す縦断面図である。実施例６の半導体装置１７２の構造を示す縦断面図である。実施例７の半導体装置１８２の構造を示す縦断面図である。実施例８の半導体装置２０２の構造を示す縦断面図である。実施例９の半導体装置２７２の構造を示す縦断面図である。実施例１０の半導体装置２８２の構造を示す縦断面図である。

（第１実施例）
図１に示すように、本実施例のダイオード２は、シリコンの半導体基板４を用いて形成されている。半導体基板４には、高濃度ｎ型半導体領域であるｎ^＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ⁻ドリフト領域１０と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｎ^＋カソード領域の不純物濃度は１×１０¹⁷〜５×１０²⁰［ｃｍ^-3］程度であり、ｎバッファ領域８の不純物濃度は１×１０¹⁶〜１×１０¹⁹［ｃｍ^-3］程度であり、ｎ⁻ドリフト領域１０の不純物濃度は１×１０¹²〜１×１０¹⁵［ｃｍ^-3］程度であり、ｎバリア領域１２の不純物濃度は１×１０¹⁵〜１×１０¹⁸［ｃｍ^-3］程度であり、ｐアノード領域１４の不純物濃度は１×１０¹⁶〜１×１０¹⁹［ｃｍ^-3］程度である。また、ｎバリア領域１２の縦幅は０．５〜３．０［μｍ］程度である。半導体基板４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面の他の箇所には、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域２４が形成されている。本実施例においては、ｎコンタクト領域２２の不純物濃度は１×１０¹³〜１×１０¹⁷［ｃｍ^-3］程度であり、ｐ^＋コンタクト領域２４の不純物濃度は１×１０¹⁷〜１×１０²⁰［ｃｍ^-3］程度である。

半導体基板４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ^＋カソード領域６とオーミック接触している。半導体基板４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎコンタクト領域２２とショットキー接触しており、ｐ^＋コンタクト領域２４とオーミック接触している。また、アノード電極２８はトレンチ電極２０と接合して導通している。なお、この例では、ｎコンタクト領域２２とｐ^＋コンタクト領域２４は、それらの不純物濃度を調整することで、コンタクト領域２２がアノード電極２８とショットキー接触し、ｐ^＋コンタクト領域２４がアノード電極２８とオーミック接触するように構成されている。この例に代えて、コンタクト領域２２とショットキー接触するのに適した種類の材料のアノード電極とｐ^＋コンタクト領域２４とオーミック接触するのに適した種類の材料のアノード電極がそれぞれ設けられていてもよい。

ダイオード２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード２では、順バイアスの印加時にｐ^＋コンタクト領域２４やｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎコンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｎ⁻ドリフト領域１０、ｎバッファ領域８、ｎ^＋カソード領域６を経由する順電流が流れる。

次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されていたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード２では、順バイアスの印加時においてｐ^＋コンタクト領域２４やｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード２によれば、ｎ⁻ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

また、本実施例のダイオード２では、アノード電極２８とｎコンタクト領域２２がショットキー接触している。このため、アノード電極２８とカソード電極２６の間に逆バイアスが印加されているときに、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合に加えて、アノード電極２８とｎコンタクト領域２２の間のショットキー障壁によっても逆電流が制限される。さらに、このショットキー障壁は、特にダイオード２の逆回復時において、アノード電極２８からｎコンタクト領域２２に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

（実施例２）
図２に示すように、本実施例のダイオード３２は、シリコンの半導体基板３４を用いて形成されている。半導体基板３４には、高濃度ｎ型半導体領域であるｎ^＋カソード領域６と、ｎ型半導体領域であるｎバッファ領域８と、低濃度ｎ型半導体領域であるｎ⁻ドリフト領域１０と、ｐ型半導体領域であるｐ電界進展防止領域３６と、ｎ型半導体領域であるｎバリア領域１２と、ｐ型半導体領域であるｐアノード領域１４が順に積層されている。本実施例では、ｐ電界進展防止領域３６の不純物濃度は１×１０¹⁵〜１×１０¹⁹［ｃｍ^-3］程度である。半導体基板３４の上側には、複数のトレンチ１６が所定の間隔で形成されている。それぞれのトレンチ１６は、ｐアノード領域１４の上側表面からｎバリア領域１２の内部まで達している。トレンチ１６の内部には、絶縁膜１８を介してトレンチ電極２０が充填されている。ｐアノード領域１４の上側表面において、トレンチ１６に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域２２が形成されている。また、ｐアノード領域１４の上側表面において、隣接するｎコンタクト領域２２の間には、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域２４が形成されている。

半導体基板３４の下側表面には、金属製のカソード電極２６が形成されている。カソード電極２６は、ｎ^＋カソード領域６とオーミック接触している。半導体基板３４の上側表面には、金属製のアノード電極２８が形成されている。アノード電極２８は、ｎコンタクト領域２２とショットキー接触しており、ｐ^＋コンタクト領域２４とオーミック接触している。また、アノード電極２８はトレンチ電極２０と接合して導通している。なお、この例では、ｎコンタクト領域２２とｐ^＋コンタクト領域２４は、それらの不純物濃度を調整することで、コンタクト領域２２がアノード電極２８とショットキー接触し、ｐ^＋コンタクト領域２４がアノード電極２８とオーミック接触するように構成されている。この例に代えて、コンタクト領域２２とショットキー接触するのに適した種類の材料のアノード電極とｐ^＋コンタクト領域２４とオーミック接触するのに適した種類の材料のアノード電極がそれぞれ設けられていてもよい。

ダイオード３２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード３２では、順バイアスの印加時にｐ^＋コンタクト領域２４やｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎコンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ⁻ドリフト領域１０、ｎバッファ領域８、ｎ^＋カソード領域６を経由する順電流が流れる。なお、ｎバリア領域１２とｐ電界進展防止領域３６の間にもｐｎ接合が存在するが、ｐ電界進展防止領域３６のｐ型不純物濃度は低く、ｐ電界進展防止領域３６の厚みは薄いため、アノード電極２８とカソード電極２６の間の順電流に及ぼす影響は少ない。

次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ⁻ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード３２では、順バイアスの印加時においてｐ^＋コンタクト領域２４およびｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード３２によれば、ｎ⁻ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

また、本実施例のダイオード３２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ⁻ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード３２によれば、逆バイアスに対する耐圧を向上することが出来る。

また、本実施例のダイオード３２では、アノード電極２８とｎコンタクト領域２２がショットキー接触している。このため、アノード電極２８とカソード電極２６の間に逆バイアスが印加されているときに、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合およびｐ電界進展防止領域３６とｎ⁻ドリフト領域１０の間のｐｎ接合に加えて、アノード電極２８とｎコンタクト領域２２の間のショットキー障壁によっても逆電流が制限される。さらに、このショットキー障壁は、特にダイオード３２の逆回復時において、アノード電極２８からｎコンタクト領域２２に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

（実施例３）
図３に示すように、本実施例のダイオード４２は、実施例２のダイオード３２とほぼ同様の構成を備えている。本実施例のダイオード４２では、それぞれのトレンチ１６が、ｐアノード領域１４の上側表面からｎバリア領域１２を貫通してｐ電界進展防止領域３６の内部まで達している。

ダイオード４２の動作について説明する。アノード電極２８とカソード電極２６の間に順バイアスが印加されると、トレンチ電極２０にもカソード電極２６に対して順バイアスが印加される。これにより、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２２がｎバリア領域１２と電気的に短絡する。これにより、ｎバリア領域１２がアノード電極２８とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード４２では、順バイアスの印加時にｐ^＋コンタクト領域２４やｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されている。さらに、本実施例のダイオード４２では、ｐ電界進展防止領域３６においてトレンチ１６と対向する箇所にもｎ型のチャネルが形成される。これによって、ｐ電界進展防止領域３６もアノード電極２８とほぼ同電位となる。アノード電極２８とカソード電極２６の間には、ｎコンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ⁻ドリフト領域１０、ｎバッファ領域８、ｎ^＋カソード領域６を経由する順電流が流れる。

次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２０にもカソード電極２６に対して逆バイアスが印加される。これによって、ｐアノード領域１４に形成されたｎ型チャネルおよびｐ電界進展防止領域３６に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。また、ｎ⁻ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合によっても逆電流が制限される。上述したように、本実施例のダイオード４２では、順バイアスの印加時においてｐ^＋コンタクト領域２４およびｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード４２によれば、ｎ⁻ドリフト領域１０のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

また、本実施例のダイオード４２では、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｎ⁻ドリフト領域１０とｐ電界進展防止領域３６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合にかかる電界が軽減される。本実施例のダイオード４２によれば、逆バイアスに対する耐圧を向上することが出来る。

また、本実施例のダイオード４２では、アノード電極２８とｎコンタクト領域２２がショットキー接触している。このため、アノード電極２８とカソード電極２６の間に逆バイアスが印加されているときに、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合およびｐ電界進展防止領域３６とｎ⁻ドリフト領域１０の間のｐｎ接合に加えて、アノード電極２８とｎコンタクト領域２２の間のショットキー障壁によっても逆電流が制限される。さらに、このショットキー障壁は、特にダイオード４２の逆回復時において、アノード電極２８からｎコンタクト領域２２に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

（実施例４）
図４に示すように、本実施例のダイオード５２は、実施例３のダイオード４２とほぼ同様の構成を備えている。本実施例のダイオード５２では、それぞれのトレンチ電極２０とアノード電極２８の間に層間絶縁膜５４が形成されており、トレンチ電極２０とアノード電極２８は絶縁されている。それぞれのトレンチ電極２０は図示しない制御電極端子に導通している。

ダイオード５２の動作について説明する。トレンチ電極２０とアノード電極２８の間に順バイアスを印加しない状態では、ダイオード５２は通常のｐｎ接合ダイオードとほぼ同様の動作をする。

トレンチ電極２０とアノード電極２８の間に順バイアスを印加した状態で、アノード電極２８とカソード電極２６の間に順バイアスが印加されると、ｐアノード領域１４のトレンチ１６に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２２とｎバリア領域１２が電気的に短絡する。これにより、ｎバリア領域１２がｐアノード領域１４とほぼ同電位となるため、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード５２では、順バイアスの印加時にｐアノード領域１４からドリフト領域１０への正孔の注入が抑制されている。アノード電極２８とカソード電極２６の間には、ｎコンタクト領域２２、ｐアノード領域１４に形成されたｎ型チャネル、ｎバリア領域１２、ｐ電界進展防止領域３６、ｎ⁻ドリフト領域１０、ｎバッファ領域８、ｎ^＋カソード領域６を経由する順電流が流れる。

次いで、アノード電極２８とカソード電極２６の間の電圧が順バイアスから逆バイアスに切り替わると、ｐ電界進展防止領域３６とｎ⁻ドリフト領域１０の間のｐｎ接合によって逆電流が制限される。さらにトレンチ電極２０とアノード電極２８の間の順バイアスが印加されなくなると、ｐアノード領域１４に形成されたｎ型チャネルが消失して、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合によって逆電流が制限される。上述したように、本実施例のダイオード５２では、順バイアスの印加時においてｐアノード領域１４からｎ⁻ドリフト領域１０への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード５２によれば、スイッチング損失を小さくすることが出来る。

また、アノード電極２８とカソード電極２６の間に逆バイアスが印加されると、ｐアノード領域１４とｎバリア領域１２の間のｐｎ接合だけでなく、ｐ電界進展防止領域３６とｎ⁻ドリフト領域の間のｐｎ接合でも電界を分担するため、ｎバリア領域１２にかかる電界を軽減することが出来る。本実施例のダイオード５２によれば、逆バイアスに対する耐圧を確保することが出来る。

また、本実施例のダイオード５２では、アノード電極２８とｎコンタクト領域２２がショットキー接触している。このため、アノード電極２８とカソード電極２６の間に逆バイアスが印加されているときに、ｐ電界進展防止領域３６とｎ⁻ドリフト領域１０の間のｐｎ接合およびｐアノード領域１４とｎバリア領域１２の間のｐｎ接合に加えて、アノード電極２８とｎコンタクト領域２２の間のショットキー障壁によっても逆電流が制限される。特に、トレンチ電極２０をオフにするタイミングが、アノード電極２８とカソード電極２６の間に逆バイアスを印加するタイミングから遅れた場合でも、アノード電極２８とｎコンタクト領域２２の間のショットキー障壁によって逆電流が制限される。このため、トレンチ電極２０がアノード電極２８から絶縁されて異なる制御信号で駆動される場合に、アノード電極２８とｎコンタクト領域２２をショットキー接触させる技術は特に有用である。さらに、このショットキー障壁は、特にダイオード５２の逆回復時において、アノード電極２８からｎコンタクト領域２２に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

（実施例５）
図５に示すように、本実施例の半導体装置１０２は、シリコンの半導体基板１０４を用いて形成されている。半導体装置１０２は、ＩＧＢＴ領域１０６と、ダイオード領域１０８を備えている。ＩＧＢＴ領域１０６において、半導体基板１０４は、高濃度ｐ型半導体領域であるｐ^＋コレクタ領域１１０と、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ⁻ドリフト領域１１４と、ｐ型半導体領域であるｐ電界進展防止領域１１６と、ｎ型半導体領域であるｎバリア領域１１８と、ｐ型半導体領域であるｐボディ領域１２０が順に積層されている。ダイオード領域１０８において、半導体基板１０４は、高濃度ｎ型半導体領域であるｎ^＋カソード領域１２２と、ｎバッファ領域１１２と、ｎ⁻ドリフト領域１１４と、ｐ電界進展防止領域１１６と、ｎバリア領域１１８と、ｐ型半導体領域であるｐアノード領域１２４が順に積層されている。半導体基板１０４の上側には、複数の第１トレンチ１２６が所定の間隔で形成されている。また、隣接する第１トレンチ１２６の間には、第２トレンチ１２８が形成されている。

ＩＧＢＴ領域１０６において、第１トレンチ１２６は、ｐボディ領域１２０の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ⁻ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１３０を介して第１トレンチ電極１３２が充填されている。ＩＧＢＴ領域１０６において、第２トレンチ１２８は、ｐボディ領域１２０の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１３４を介して第２トレンチ電極１３６が充填されている。ｐボディ領域１２０の上側表面において、第１トレンチ１２６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ^＋エミッタ領域１３８が形成されている。ｐボディ領域１２０の上側表面において、第２トレンチ１２８に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域１４０が形成されている。また、ｐボディ領域１２０の上側表面において、ｎ^＋エミッタ領域１３８およびｎコンタクト領域１４０が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域１４２が形成されている。

ダイオード領域１０８において、第１トレンチ１２６は、ｐアノード領域１２４の上側表面からｎバリア領域１１８およびｐ電界進展防止領域１１６を貫通して、ｎ⁻ドリフト領域１１４の内部まで達している。第１トレンチ１２６の内部には、絶縁膜１４４を介して第１トレンチ電極１４６が充填されている。また、ダイオード領域１０８において、第２トレンチ１２８は、ｐアノード領域１２４の上側表面からｎバリア領域１１８の内部まで達している。第２トレンチ１２８の内部には、絶縁膜１４８を介して第２トレンチ電極１５０が充填されている。ｐアノード領域１２４の上側表面において、第２トレンチ１２８に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域１５２が形成されている。また、ｐアノード領域１２４の上側表面において、ｎコンタクト領域１５２が形成されていない箇所には、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域１５４が形成されている。

半導体基板１０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ^＋コレクタ領域１１０およびｎ^＋カソード領域１２２とオーミック接触している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域１０６においてはコレクタ電極として機能し、ダイオード領域１０８においてはカソード電極として機能する。

半導体基板１０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６のｎ^＋エミッタ領域１３８およびｐ^＋コンタクト領域１４２、ダイオード領域１０８のｐ^＋コンタクト領域１５４とオーミック接触している。また、エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６のｎコンタクト領域１４０およびダイオード領域１０８のｎコンタクト領域１５２にショットキー接触している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。なお、この例では、ｎ^＋エミッタ領域１３８、ｐ^＋コンタクト領域１４２、ｐ^＋コンタクト領域１５４、ｎコンタクト領域１４０およびｎコンタクト領域１５２は、それらの不純物濃度を調整することで、ｎ^＋エミッタ領域１３８、ｐ^＋コンタクト領域１４２およびｐ^＋コンタクト領域１５４がエミッタ／アノード電極１５８とオーミック接触し、ｎコンタクト領域１４０およびｎコンタクト領域１５２がエミッタ／アノード電極１５８とショットキー接触するように構成されている。この例に代えて、ｎ^＋エミッタ領域１３８、ｐ^＋コンタクト領域１４２およびｐ^＋コンタクト領域１５４とオーミック接触するのに適した種類の材料のエミッタ／アノード電極と、ｎコンタクト領域１４０およびｎコンタクト領域１５２とショットキー接触するのに適した種類の材料のエミッタ／アノード電極がそれぞれ設けられていてもよい。

ＩＧＢＴ領域１０６の第１トレンチ電極１３２とエミッタ／アノード電極１５８は、層間絶縁膜１６０によって絶縁されている。ＩＧＢＴ領域１０６の第１トレンチ電極１３２は図示しない第２制御電極端子に導通している。ＩＧＢＴ領域１０６の第２トレンチ電極１３６は、エミッタ／アノード電極１５８と接触して導通している。

ダイオード領域１０８の第１トレンチ電極１４６と第２トレンチ電極１５０は、エミッタ／アノード電極１５８と接触して導通している。

以上のように、半導体装置１０２は、トレンチ型のＩＧＢＴとして機能するＩＧＢＴ領域１０６とフリーホイーリングダイオードとして機能するダイオード領域１０８が逆並列に接続された構造を有している。

半導体装置１０２の動作について説明する。第１トレンチ電極１３２に電圧が印加されておらず、従ってＩＧＢＴ領域１０６が駆動していない場合には、ＩＧＢＴ領域１０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域１０８では、ｐアノード領域１２４の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域１５２とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域１０８では、順バイアスの印加時にｐ^＋コンタクト領域１５４やｐアノード領域１２４からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域１０６では、ｐボディ領域１２０の第２トレンチ１２８に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域１４０とｎバリア領域１１８が電気的に短絡する。これにより、ｎバリア領域１１８がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域１０６では、順バイアスの印加時にｐ^＋コンタクト領域１４２やｐボディ領域１２０からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎコンタクト領域１５２、ｐアノード領域１２４に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ⁻ドリフト領域１１４、ｎバッファ領域１１２、ｎ^＋カソード領域１２２を経由する順電流と、ｎコンタクト領域１４０、ｐボディ領域１２０に形成されたｎ型チャネル、ｎバリア領域１１８、ｐ電界進展防止領域１１６、ｎ⁻ドリフト領域１１４、ｎバッファ領域１１２、ｎ^＋カソード領域１２２を経由する順電流が流れる。

次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、第２トレンチ電極１３６および第２トレンチ電極１５０にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域１２４およびｐボディ領域１２０に形成されたｎ型チャネルが消失して、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合によって、逆電流が制限される。また、ｎ⁻ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域１０８では、順バイアスの印加時においてｐ^＋コンタクト領域１５４およびｐアノード領域１２４からｎ⁻ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域１０６では、順バイアスの印加時においてｐ^＋コンタクト領域１４２およびｐボディ領域１２０からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置１０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置１０２によれば、ｎ⁻ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

また、本実施例の半導体装置１０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ⁻ドリフト領域１１４とｐ電界進展防止領域１１６の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合およびｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置１０２によれば、逆バイアスに対する耐圧を向上することが出来る。

また、本実施例の半導体装置１０２では、ダイオード領域１０８においてエミッタ／アノード電極１５８とｎコンタクト領域１５２がショットキー接触しており、ＩＧＢＴ領域１０６においてエミッタ／アノード電極１５８とｎコンタクト領域１４０がショットキー接触している。このため、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されているときに、ｐアノード領域１２４とｎバリア領域１１８の間のｐｎ接合、ｐボディ領域１２０とｎバリア領域１１８の間のｐｎ接合、およびｐ電界進展防止領域１１６とｎ⁻ドリフト領域１１４の間のｐｎ接合に加えて、エミッタ／アノード電極１５８とｎコンタクト領域１５２の間のショットキー接触およびエミッタ／アノード電極１５８とｎコンタクト領域１４０の間のショットキー接触によっても逆電流が制限される。さらに、このショットキー障壁は、特にフリーホイーリングダイオードであるダイオード領域１０８の逆回復時において、エミッタ／アノード電極１５８からｎコンタクト領域１５２に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

さらに、本実施例の半導体装置１０２では、第１トレンチ電極１３２に電圧を印加してＩＧＢＴ領域１０６が駆動する場合には、ＩＧＢＴ領域１０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域１１６によって抑制されるため、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。

なお、本実施例の半導体装置１０２でｐ電界進展防止領域１１６を備えていない構成とした場合でも、上記したように、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。

（実施例６）
図６に示すように、本実施例の半導体装置１７２は、実施例５の半導体装置１０２とほぼ同様の構成を備えている。本実施例の半導体装置１７２では、ＩＧＢＴ領域１０６とダイオード領域１０８のそれぞれの第２トレンチ１２８が、ｎバリア領域１１８を貫通してｐ電界進展防止領域１１６の内部まで達している。本実施例の半導体装置１７２も、実施例５の半導体装置１０２と同様に、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。

（実施例７）
図７に示すように、本実施例の半導体装置１８２は、実施例６の半導体装置１７２とほぼ同様の構成を備えている。本実施例の半導体装置１８２では、ＩＧＢＴ領域１０６において第２トレンチ電極１３６とエミッタ／アノード電極１５８の間に層間絶縁膜１８４が形成されており、ダイオード領域１０８において第２トレンチ電極１５０とエミッタ／アノード電極１５８の間に層間絶縁膜１８６が形成されている。第２トレンチ電極１３６および第２トレンチ電極１５０は、図示しない第３制御電極端子に導通している。

本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例５の半導体装置１０２や実施例６の半導体装置１７２と同様の効果を奏する。すなわち、本実施例の半導体装置１８２によれば、ダイオード領域１０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域１０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域１０６の飽和電流を低減することが出来る。

さらに、本実施例の半導体装置１８２では、第３制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置１８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ⁻ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルを形成して、ｎ⁻ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ⁻ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第３制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域１２０とｐアノード領域１２４にｎ型チャネルが形成されないようにして、ｎ⁻ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置１８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。

（実施例８）
図８に示すように、本実施例の半導体装置２０２は、シリコンの半導体基板２０４を用いて形成されている。半導体装置２０２は、ＩＧＢＴ領域２０６と、ダイオード領域２０８を備えている。半導体基板２０４は、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域であるｎ⁻ドリフト領域１１４が順に積層されている。

ＩＧＢＴ領域２０６において、ｎバッファ領域１１２の下側表面には、高濃度ｐ型半導体領域であるｐ^＋コレクタ領域１１０が形成されている。ＩＧＢＴ領域２０６において、ｎ⁻ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２１０が部分的に形成されている。ｐ電界進展防止領域２１０の上側表面には、ｎ型半導体領域であるｎバリア領域２１２が部分的に形成されている。ｎバリア領域２１２の上側表面には、ｐ型半導体領域であるｐボディ領域２１４が部分的に形成されている。半導体基板２０４の上側には、ｐボディ領域２１４の上側表面からｎバリア領域２１２の内部に達するトレンチ２１６が形成されている。トレンチ２１６の内部には、絶縁膜２１８を介してトレンチ電極２２０が充填されている。ｐボディ領域２１４の上側表面において、トレンチ２１６に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域２２２が形成されている。また、ｐボディ領域２１４の上側表面には、ｎコンタクト領域２２２のほかに、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域２２４と、高濃度ｎ型半導体領域であるｎ^＋エミッタ領域２２６がそれぞれ形成されている。

ダイオード領域２０８において、ｎバッファ領域１１２の下側表面には、高濃度ｎ型半導体領域であるｎ^＋カソード領域１２２が形成されている。ダイオード領域２０８において、ｎ⁻ドリフト領域１１４の上側表面には、ｐ型半導体領域であるｐ電界進展防止領域２２８が部分的に形成されている。ｐ電界進展防止領域２２８の上側表面には、ｎ型半導体領域であるｎバリア領域２３０が部分的に形成されている。ｎバリア領域２３０の上側表面には、ｐ型半導体領域であるｐアノード領域２３２が部分的に形成されている。半導体基板２０４の上側には、ｐアノード領域２３２の上側表面からｎバリア領域２３０の内部に達するトレンチ２３４が形成されている。トレンチ２３４の内部には、絶縁膜２３６を介してトレンチ電極２３８が充填されている。ｐアノード領域２３２の上側表面において、トレンチ２３４に隣接する箇所には、ｎ型半導体領域であるｎコンタクト領域２４０が形成されている。また、ｐアノード領域２３２の上側表面には、ｎコンタクト領域２４０のほかに、高濃度ｐ型半導体領域であるｐ^＋コンタクト領域２４２と、高濃度ｎ型半導体領域であるｎ^＋コンタクト領域２４４がそれぞれ形成されている。

半導体基板２０４の下側表面には、コレクタ／カソード電極１５６が形成されている。コレクタ／カソード電極１５６は、ｐ^＋コレクタ領域１１０およびｎ^＋カソード領域１２２とオーミック接触している。コレクタ／カソード電極１５６は、ＩＧＢＴ領域２０６においてはコレクタ電極として機能し、ダイオード領域２０８においてはカソード電極として機能する。

半導体基板２０４の上側表面には、エミッタ／アノード電極１５８が形成されている。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のｐ^＋コンタクト領域２２４およびｎ^＋エミッタ領域２２６、ダイオード領域２０８のｐ^＋コンタクト領域２４２およびｎ^＋コンタクト領域２４４とオーミック接触している。また、エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のｎコンタクト領域２２２およびダイオード領域２０８のｎコンタクト領域２４０にショットキー接触している。エミッタ／アノード電極１５８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。エミッタ／アノード電極１５８は、ＩＧＢＴ領域２０６のトレンチ電極２２０およびダイオード領域２０８のトレンチ電極２３８と接触して導通している。なお、この例では、ｐ^＋コンタクト領域２２４、ｎ^＋エミッタ領域２２６、ｐ^＋コンタクト領域２４２、ｎ^＋コンタクト領域２４４、ｎコンタクト領域２２２、およびｎコンタクト領域２４０は、それらの不純物濃度を調整することで、ｐ^＋コンタクト領域２２４、ｎ^＋エミッタ領域２２６、ｐ^＋コンタクト領域２４２およびｎ^＋コンタクト領域２４４がエミッタ／アノード電極１５８とオーミック接触し、ｎコンタクト領域２２２およびｎコンタクト領域２４０がエミッタ／アノード電極１５８とショットキー接触するように構成されている。この例に代えて、ｐ^＋コンタクト領域２２４、ｎ^＋エミッタ領域２２６、ｐ^＋コンタクト領域２４２およびｎ^＋コンタクト領域２４４とオーミック接触するのに適した種類の材料のエミッタ／アノード電極と、ｎコンタクト領域２２２およびｎコンタクト領域２４０とショットキー接触するのに適した種類の材料のエミッタ／アノード電極がそれぞれ設けられていてもよい。

半導体基板２０４の上側表面には、層間絶縁膜２４６によって絶縁された第２制御電極２４８が形成されている。第２制御電極２４８は、ＩＧＢＴ領域２０６のｎ^＋エミッタ領域２２６、ｐボディ領域２１４、ｎバリア領域２１２、ｐ電界進展防止領域２１０およびｎ⁻ドリフト領域１１４、およびダイオード領域２０８のｎ^＋コンタクト領域２４４、ｐアノード領域２３２、ｎバリア領域２３０およびｐ電界進展防止領域２２８のそれぞれの上側表面と対向するように配置されている。

以上のように、半導体装置２０２は、プレーナ型のＩＧＢＴとして機能するＩＧＢＴ領域２０６とフリーホイーリングダイオードとして機能するダイオード領域２０８が逆並列に接続された構造を有している。

半導体装置２０２の動作について説明する。第２制御電極２４８に電圧が印加されておらず、従ってＩＧＢＴ領域２０６が駆動していない場合には、ＩＧＢＴ領域２０６は寄生ダイオードとして機能する。この状態で、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に順バイアスが印加されると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して順バイアスが印加される。ダイオード領域２０８では、ｐアノード領域２３２のトレンチ２３４に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２４０とｎバリア領域２３０が電気的に短絡する。これにより、ｎバリア領域２３０がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域２０８では、順バイアスの印加時にｐ^＋コンタクト領域２４２やｐアノード領域２３２からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。ＩＧＢＴ領域２０６では、ｐボディ領域２１４のトレンチ２１６に対向する箇所にｎ型のチャネルが形成されて、ｎコンタクト領域２２２がｎバリア領域２１２と電気的に短絡する。これにより、ｎバリア領域２１２がエミッタ／アノード電極１５８とほぼ同電位となるため、ｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合には順バイアスがほとんど印加されない状態となる。従って、ＩＧＢＴ領域２０６では、順バイアスの印加時にｐ^＋コンタクト領域２２４やｐボディ領域２１４からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間には、ｎコンタクト領域２４０、ｐアノード領域２３２に形成されたｎ型チャネル、ｎバリア領域２３０、ｐ電界進展防止領域２２８、ｎ⁻ドリフト領域１１４、ｎバッファ領域１１２、ｎ^＋カソード領域１２２を経由する順電流と、ｎコンタクト領域２２２、ｐボディ領域２１４に形成されたｎ型チャネル、ｎバリア領域２１２、ｐ電界進展防止領域２１０、ｎ⁻ドリフト領域１１４、ｎバッファ領域１１２、ｎ^＋カソード領域１２２を経由する順電流が流れる。

次いで、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極２２０およびトレンチ電極２３８にもコレクタ／カソード電極１５６に対して逆バイアスが印加される。これによって、ｐアノード領域２３２およびｐボディ領域２１４に形成されたｎ型チャネルが消失して、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合によって、逆電流が制限される。また、ｎ⁻ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合およびｎ⁻ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合によっても逆電流が制限される。上述したように、ダイオード領域２０８では、順バイアスの印加時においてｐ^＋コンタクト領域２４２およびｐアノード領域２３２からｎ⁻ドリフト領域１１４への正孔の注入が抑制されており、ＩＧＢＴ領域２０６では、順バイアスの印加時においてｐ^＋コンタクト領域２２４およびｐボディ領域２１４からｎ⁻ドリフト領域１１４への正孔の注入が抑制されている。従って、半導体装置２０２は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置２０２によれば、ｎ⁻ドリフト領域１１４のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。

また、本実施例の半導体装置２０２では、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されると、ｎ⁻ドリフト領域１１４とｐ電界進展防止領域２２８の間のｐｎ接合の界面と、ｎ⁻ドリフト領域１１４とｐ電界進展防止領域２１０の間のｐｎ接合の界面でも電界を分担するため、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合およびｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合にかかる電界が軽減される。本実施例の半導体装置２０２によれば、逆バイアスに対する耐圧を向上することが出来る。

また、本実施例の半導体装置２０２では、ダイオード領域２０８においてエミッタ／アノード電極１５８とｎコンタクト領域２４０がショットキー接触しており、ＩＧＢＴ領域２０６においてエミッタ／アノード電極１５８とｎコンタクト領域２２２がショットキー接触している。このため、エミッタ／アノード電極１５８とコレクタ／カソード電極１５６の間に逆バイアスが印加されているときに、ｐアノード領域２３２とｎバリア領域２３０の間のｐｎ接合、ｐボディ領域２１４とｎバリア領域２１２の間のｐｎ接合、ｐ電界進展防止領域２２８とｎ⁻ドリフト領域１１４の間のｐｎ接合、およびｐ電界進展防止領域２１０とｎ⁻ドリフト領域１１４の間のｐｎ接合に加えて、エミッタ／アノード電極１５８とｎコンタクト領域２４０の間のショットキー接触およびエミッタ／アノード電極１５８とｎコンタクト領域２２２の間のショットキー接触によって、逆電流が制限される。さらに、このショットキー障壁は、特にフリーホイーリングダイオードであるダイオード領域２０８の逆回復時において、エミッタ／アノード電極１５８からｎコンタクト領域２４０に向けて電子が注入されるのを抑制することができるので、スイッチング損失を小さくすることが出来る。

さらに、本実施例の半導体装置２０２では、第２制御電極２４８に電圧を印加してＩＧＢＴ領域２０６が駆動する場合には、ＩＧＢＴ領域２０６においてコレクタ／カソード電極１５６からエミッタ／アノード電極１５８へ流れる電流がｐ電界進展防止領域２１０によって抑制されるため、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。

なお、本実施例の半導体装置２０２でｐ電界進展防止領域２１０およびｐ電界進展防止領域２２８を備えていない構成とした場合でも、上記したように、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。

（実施例９）
図９に示すように、本実施例の半導体装置２７２は、実施例８の半導体装置２０２とほぼ同様の構成を備えている。本実施例の半導体装置２７２では、ＩＧＢＴ領域２０６のトレンチ２１６がｎバリア領域２１２を貫通してｐ電界進展防止領域２１０の内部まで達しており、ダイオード領域２０８のトレンチ２３４が、ｎバリア領域２３０を貫通してｐ電界進展防止領域２２８の内部まで達している。本実施例の半導体装置２７２も、実施例８の半導体装置２０２と同様に、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。

（実施例１０）
図１０に示すように、本実施例の半導体装置２８２は、実施例９の半導体装置２７２とほぼ同様の構成を備えている。本実施例の半導体装置２８２では、ＩＧＢＴ領域２０６においてトレンチ電極２２０とエミッタ／アノード電極１５８の間に層間絶縁膜２８４が形成されており、ダイオード領域２０８においてトレンチ電極２３８とエミッタ／アノード電極１５８の間に層間絶縁膜２８６が形成されている。トレンチ電極２２０およびトレンチ電極２３８は、図示しない第１制御電極端子に導通している。

本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧を、エミッタ／アノード電極１５８に印加する電圧の変動と同様に変動させることで、実施例８の半導体装置２０２や実施例９の半導体装置２７２と同様の効果を奏する。すなわち、本実施例の半導体装置２８２によれば、ダイオード領域２０８の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、ＩＧＢＴ領域２０６の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、ＩＧＢＴ領域２０６の飽和電流を低減することが出来る。

さらに、本実施例の半導体装置２８２では、第１制御電極端子に印加する電圧をエミッタ／アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置２８２の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、ｎ⁻ドリフト領域１１４の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を超える電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルを形成して、ｎ⁻ドリフト領域１１４への正孔注入を抑制する。これとは異なり、低周波用途においては、ｎ⁻ドリフト領域１１４の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第１制御電極端子にしきい値を下回る電圧を印加して、ｐボディ領域２１４とｐアノード領域２３２にｎ型チャネルが形成されないようにして、ｎ⁻ドリフト領域１１４への正孔注入を促進する。本実施例の半導体装置２８２によれば、様々な用途に応じて異なる挙動をとらせることが出来る。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２ダイオード；４半導体基板；６ｎ^＋カソード領域；８ｎバッファ領域；１０ｎ⁻ドリフト領域；１２ｎバリア領域；１４ｐアノード領域；１６トレンチ；１８絶縁膜；２０トレンチ電極；２２ｎコンタクト領域；２４ｐ^＋コンタクト領域；２６カソード電極；２８アノード電極；３２ダイオード；３４半導体基板；３６ｐ電界進展防止領域；４２ダイオード；５２ダイオード；５４層間絶縁膜；１０２半導体装置；１０４半導体基板；１０６ＩＧＢＴ領域；１０８ダイオード領域；１１０ｐ^＋コレクタ領域；１１２ｎバッファ領域；１１４ｎ⁻ドリフト領域；１１６ｐ電界進展防止領域；１１８ｎバリア領域；１２０ｐボディ領域；１２２ｎ^＋カソード領域；１２４ｐアノード領域；１２６第１トレンチ；１２８第２トレンチ；１３０絶縁膜；１３２第１トレンチ電極；１３４絶縁膜；１３６第２トレンチ電極；１３８ｎ^＋エミッタ領域；１４０ｎコンタクト領域；１４２ｐ^＋コンタクト領域；１４４絶縁膜；１４６第１トレンチ電極；１４８絶縁膜；１５０第２トレンチ電極；１５２ｎコンタクト領域；１５４ｐ^＋コンタクト領域；１５６カソード電極；１５８アノード電極；１６０層間絶縁膜；１７２半導体装置；１８２半導体装置；１８４層間絶縁膜；１８６層間絶縁膜；２０２半導体装置；２０４半導体基板；２０６ＩＧＢＴ領域；２０８ダイオード領域；２１０ｐ電界進展防止領域；２１２ｎバリア領域；２１４ｐボディ領域；２１６トレンチ；２１８絶縁膜；２２０トレンチ電極；２２２ｎコンタクト領域；２２４ｐ^＋コンタクト領域；２２６ｎ^＋エミッタ領域；２２８ｐ電界進展防止領域；２３０ｎバリア領域；２３２ｐアノード領域；２３４トレンチ；２３６絶縁膜；２３８トレンチ電極；２４０ｎコンタクト領域；２４２ｐ^＋コンタクト領域；２４４ｎ^＋コンタクト領域；２４６層間絶縁膜；２４８第２制御電極；２７２半導体装置；２８２半導体装置；２８４層間絶縁膜；２８６層間絶縁膜

Claims

カソード電極と、第１導電型の半導体からなるカソード領域と、第１導電型の半導体からなるドリフト領域と、第２導電型の半導体からなるアノード領域と、アノード電極と、を備えるダイオードであって、
前記ドリフト領域と前記アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなるバリア領域と、
前記アノード電極とショットキー接触するように形成された、第１導電型の半導体からなるコンタクト領域と、
前記コンタクト領域と前記バリア領域の間の前記アノード領域に対して絶縁膜を挟んで対向する制御電極と、を備えているダイオード。
前記バリア領域と前記ドリフト領域の間に形成された、第２導電型の半導体からなる電界進展防止領域をさらに備えている請求項１に記載のダイオード。
請求項１または２に記載のダイオードとＩＧＢＴが一体化された半導体装置であって、
前記ＩＧＢＴが、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続している第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなるボディ領域と、第１導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第２制御電極と、を備えており、
前記ＩＧＢＴが、前記第２ドリフト領域と前記ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記エミッタ電極と接触するように形成された、第１導電型の半導体からなる第２コンタクト領域と、前記第２コンタクト領域と前記第２バリア領域の間の前記エミッタ領域に対して絶縁膜を挟んで対向する第３制御電極と、を備えている半導体装置。
前記ＩＧＢＴが、前記第２バリア領域と前記第２ドリフト領域の間に形成された、第２導電型の半導体からなる第２電界進展防止領域をさらに備えることを特徴とする請求項３に記載の半導体装置。