JP2010103326A - Ｉｇｂｔ、及び、ｉｇｂｔの製造方法 - Google Patents

Ｉｇｂｔ、及び、ｉｇｂｔの製造方法 Download PDF

Info

Publication number
JP2010103326A
JP2010103326A JP2008273780A JP2008273780A JP2010103326A JP 2010103326 A JP2010103326 A JP 2010103326A JP 2008273780 A JP2008273780 A JP 2008273780A JP 2008273780 A JP2008273780 A JP 2008273780A JP 2010103326 A JP2010103326 A JP 2010103326A
Authority
JP
Japan
Prior art keywords
region
body region
type impurity
igbt
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008273780A
Other languages
English (en)
Other versions
JP4544360B2 (ja
Inventor
Takeshi Nishiwaki
剛 西脇
Jun Saito
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008273780A priority Critical patent/JP4544360B2/ja
Priority to CN2009801422760A priority patent/CN102197487B/zh
Priority to US13/124,774 priority patent/US20110201187A1/en
Priority to PCT/JP2009/067844 priority patent/WO2010047267A1/ja
Priority to EP09821964.5A priority patent/EP2341545B1/en
Publication of JP2010103326A publication Critical patent/JP2010103326A/ja
Application granted granted Critical
Publication of JP4544360B2 publication Critical patent/JP4544360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】不純物濃度の製造ばらつきが生じたとしても、オン電圧がばらつき難いＩＧＢＴを提供する。
【解決手段】第２導電型のボディ領域内に第１導電型のフローティング領域が形成されている縦型ＩＧＢＴであって、フローティング領域とその上側のボディ領域との境界部近傍における第１導電型不純物濃度が上側から下側に向かうに従って上昇するように分布しており、フローティング領域とその下側のボディ領域との境界部近傍における第１導電型不純物濃度が上側から下側に向かうに従って低下するように分布しており、フローティング領域とその上側のボディ領域との境界部近傍における第２導電型不純物濃度が上側から下側に向かうに従って低下するように分布しており、フローティング領域とその下側のボディ領域との境界部近傍における第２導電型不純物濃度が上側から下側に向かうに従って上昇するように分布している。
【選択図】図２

Description

本発明は、ＩＧＢＴ、及び、ＩＧＢＴの製造方法に関する。
例えば、特許文献１に開示されているように、Ｐ型のボディ領域内にＮ型のフローティング領域（エミッタ領域及びドリフト領域から分離された領域）を形成したＩＧＢＴが知られている。ボディ領域内にフローティング領域を設けると、ＩＧＢＴのオン時にドリフト領域からボディ領域にキャリアが流入することを抑制される。このため、ドリフト領域に多量のキャリアが存在する状態となり、ドリフト領域の電気抵抗が低減される。このため、ＩＧＢＴのオン電圧を低下させることができる。
特開平１１−２５１５７３号
ＩＧＢＴは、半導体基板に不純物を注入することでＮ型又はＰ型の不純物領域を形成するため、半導体基板内部の不純物濃度には製造ばらつきが生ずる。フローティング領域を有するＩＧＢＴでは、フローティング領域内の不純物濃度の製造ばらつきによって、フローティング領域の幅（深さ方向の幅）が変動する。フローティング領域の幅がばらつくと、ＩＧＢＴのチャネル長がばらつく。その結果、ＩＧＢＴのオン電圧のばらつきが大きくなるという問題があった。
本発明は、上述した実情に鑑みて創作されたものであり、不純物濃度の製造ばらつきが生じたとしても、オン電圧がばらつき難い構造を有するＩＧＢＴを提供する。また、その構造を有するＩＧＢＴの製造方法を提供する。
本発明のＩＧＢＴは、縦型のＩＧＢＴであって、第１導電型のエミッタ領域と、エミッタ領域に対して深い位置で隣接する第２導電型のボディ領域と、ボディ領域に対して深い位置で隣接するとともにボディ領域によってエミッタ領域から分離されている第１導電型のドリフト領域と、ドリフト領域に対して深い位置で隣接するとともにドリフト領域によってボディ領域から分離されている第２導電型のコレクタ領域と、ボディ領域内に形成されており、ボディ領域によってエミッタ領域及びドリフト領域から分離されている第１導電型のフローティング領域と、エミッタ領域とドリフト領域を分離している範囲のボディ領域と絶縁膜を介して対向しているゲート電極を有している。そして、フローティング領域とその上側のボディ領域との境界部近傍における第１導電型不純物濃度が、上側から下側に向かうにしたがって上昇するように分布しており、フローティング領域とその下側のボディ領域との境界部近傍における第１導電型不純物濃度が、上側から下側に向かうにしたがって低下するように分布しており、フローティング領域とその上側のボディ領域との境界部近傍における第２導電型不純物濃度が、上側から下側に向かうにしたがって低下するように分布しており、フローティング領域とその下側のボディ領域との境界部近傍における第２導電型不純物濃度が、上側から下側に向かうにしたがって上昇するように分布している。
図４は、本発明の一例に係るＩＧＢＴのフローティング領域近傍のＮ型不純物濃度及びＰ型不純物濃度の分布を示している。なお、図４では、実線のグラフＡ１がＩＧＢＴの設計値のＮ型不純物濃度を示しており、点線のグラフＡ２、Ａ３が設計値から一定量のずれが生じたときのＮ型不純物濃度を示している。図４に示すように、本発明の一例に係るＩＧＢＴでは、フローティング領域の上側のボディ領域（トップボディ領域）とフローティング領域との境界部近傍において、Ｎ型不純物濃度は上側（トップボディ領域側）から下側（フローティング領域側）に向かうにしたがって上昇しており、Ｐ型不純物濃度は上側から下側に向かうにしたがって低下している。また、フローティング領域の下側のボディ領域（ボトムボディ領域）とフローティング領域との境界部近傍において、Ｎ型不純物濃度は上側（フローティング領域側）から下側（ボトムボディ領域側）に向かうにしたがって低下しており、Ｐ型不純物濃度は上側から下側に向かうにしたがって上昇している。図４に示す本発明の一例に係るＩＧＢＴでは、Ｎ型不純物濃度にグラフＡ２、Ａ３に示すばらつきが生じた場合に、フローティング領域の幅が幅Ｗ１と幅Ｗ２の間で変動する。
また、図５は、従来のＩＧＢＴのフローティング領域近傍のＮ型不純物濃度及びＰ型不純物濃度の分布を示している。図５では、実線のグラフＢ１が従来のＩＧＢＴの設計値のＮ型不純物濃度を示しており、点線のグラフＢ２、Ｂ３が設計値から一定量のずれが生じたときのＮ型不純物濃度を示している。図５に示す従来のＩＧＢＴでは、Ｐ型不純物濃度が、トップボディ領域からボトムボディ領域に向かってなだらかに低下するように分布している。このようにＰ型不純物濃度が分布しているのは、従来のＩＧＢＴでは、最初に半導体基板のボディ領域及びフローティング領域に対応する範囲全体にＰ型不純物を注入し、その後、フローティング領域に対応する範囲にＮ型不純物を高濃度（Ｐ型不純物濃度より高濃度）で注入することによってフローティング領域を形成するためである。図５に示すように、従来のＩＧＢＴでは、Ｎ型不純物濃度にグラフＢ２、Ｂ３に示すばらつき（図４のグラフＡ２、Ａ３と同量のばらつき）が生じた場合に、フローティング領域の幅が幅Ｗ３と幅Ｗ４の間で変動する。
図４と図５を比較することで明らかなように、本発明のＩＧＢＴでは、フローティング領域の境界部において上述したように不純物濃度が分布しているために、Ｎ型不純物濃度にばらつきが生じた場合におけるフローティング領域の幅のばらつき（幅Ｗ１と幅Ｗ２の差）が、従来のＩＧＢＴのフローティング領域の幅のばらつき（幅Ｗ３と幅Ｗ４の差）より小さくなる。すなわち、本発明のＩＧＢＴは、Ｎ型不純物濃度のばらつきが生じた場合でも、従来のＩＧＢＴに比べてフローティング領域の幅がばらつき難い。このため、本発明のＩＧＢＴは、オン電圧がばらつき難い。なお、上記の説明では、Ｎ型不純物濃度にばらつきが生じた場合について説明したが、フローティング領域の幅は、Ｎ型不純物濃度及びＰ型不純物濃度の双方の分布によって決まるため、Ｐ型不純物濃度に製造ばらつきが生じた場合にも同様のことがいえる。Ｐ型不純物濃度に製造ばらつきが生じた場合も、本発明のＩＧＢＴは、従来のＩＧＢＴよりもフローティング領域の幅のばらつきが生じ難く、オン電圧がばらつき難い。
なお、図４に示すＩＧＢＴは、本発明のＩＧＢＴの不純物濃度分布の一例を示したに過ぎない。フローティング領域の境界部近傍における不純物濃度分布が上述したように分布していれば、図４に示す以外の不純物濃度分布を有するＩＧＢＴも本発明に含まれる。また、図４では、フローティング領域がＮ型であり、トップボディ領域及びボトムボディ領域がＰ型であるＩＧＢＴを例示しているが、フローティング領域がＰ型であり、トップボディ領域及びボトムボディ領域がＮ型であるＩＧＢＴであっても同様の効果を得ることができる。
上述した本発明のＩＧＢＴは、フローティング領域の上側のボディ領域内の第２導電型不純物濃度が、深さ方向において極大値を有するように分布しており、その極大値がフローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値であることが好ましい。
フローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値は、ＩＧＢＴのゲート閾値電圧を大きく左右する。すなわち、その最大値の製造ばらつきが大きいと、ＩＧＢＴのゲート閾値電圧は大きくばらつく。フローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値が、エミッタ領域またはフローティング領域との境界部に存在していると、その最大値は第１導電型不純物濃度と第２導電型不純物濃度の双方のばらつきの影響を受けて大きくばらつく。例えば、第２導電型不純物濃度の分布が同一でも、第１導電型不純物濃度の分布が変化すると、エミッタ領域とフローティング領域の境界の位置が変化し、上記最大値も変化する。一方、フローティング領域の上側のボディ領域内の第２導電型不純物濃度の極大値が最大値となっていれば、その最大値は第１導電型不純物濃度のばらつきの影響を受けない。したがって、最大値にばらつきが生じ難くなる。このため、このＩＧＢＴは、ゲート閾値電圧のばらつきが生じ難い。
上述した本発明のＩＧＢＴは、フローティング領域の下側のボディ領域内の第２導電型不純物濃度が、深さ方向において極大値を有するように分布しており、その極大値がフローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値であることが好ましい。
フローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値も、ＩＧＢＴのゲート閾値電圧を大きく左右する。上記のように、フローティング領域の下側のボディ領域内の第２導電型不純物濃度の極大値が最大値となっていれば、その最大値は第１導電型不純物濃度のばらつきの影響を受けない。したがって、最大値にばらつきが生じ難くなる。このため、このＩＧＢＴは、ゲート閾値電圧のばらつきが生じ難い。
上述した本発明のＩＧＢＴは、フローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値が、フローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値より高いことが好ましい。
ＩＧＢＴのゲート閾値電圧は、フローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値と、フローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値のうちのいずれか高い方の値の影響を最も大きく受ける。上記のように最大値を設定しておくことで、ゲート閾値電圧がフローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値に応じて決まるようになり、ゲート閾値電圧の製造ばらつきが抑制される。また、フローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値を高くする場合に比べて、半導体基板の深い位置に多くの不純物を注入する必要がなくなる。したがって、ＩＧＢＴの製造時に、半導体基板中に結晶欠陥が形成されることを抑制することができる。
また、本発明は、新たなＩＧＢＴの製造方法を提供する。このＩＧＢＴの製造方法では、第１導電型のエミッタ領域と、エミッタ領域に対して深い位置で隣接する第２導電型のボディ領域と、ボディ領域に対して深い位置で隣接するとともにボディ領域によってエミッタ領域から分離されている第１導電型のドリフト領域と、ドリフト領域に対して深い位置で隣接するとともにドリフト領域によってボディ領域から分離されている第２導電型のコレクタ領域と、ボディ領域内に形成されており、ボディ領域によってエミッタ領域及びドリフト領域から分離されている第１導電型のフローティング領域と、エミッタ領域とドリフト領域を分離している範囲のボディ領域と絶縁膜を介して対向しているゲート電極を有する縦型のＩＧＢＴを製造する。この製造方法は、半導体基板のうち、フローティング領域より上側のボディ領域に対応する深さに第２導電型不純物を注入するトップボディ領域注入工程と、半導体基板のうち、フローティング領域より下側のボディ領域に対応する深さに第２導電型不純物を注入するボトムボディ領域注入工程と、半導体基板のうち、フローティング領域に対応する深さに第１導電型不純物を注入するフローティング領域注入工程を備えている。
なお、上述したトップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程は、何れの順序で実施しても良い。
この製造方法では、トップボディ領域への第２導電型不純物の注入とボトムボディ領域への第２導電型不純物の注入を別個に実施する。したがって、製造されるＩＧＢＴ内における第２導電型不純物濃度が、フローティング領域とトップボディ領域との境界部近傍においては上側から下側に向かうにしたがって低下するように分布し、フローティング領域とボトムボディ領域との境界部近傍にいては上側から下側に向かうにしたがって上昇するように分布するようになる。また、フローティング領域に第１導電型不純物を注入するので、製造されるＩＧＢＴ内における第１導電型不純物濃度が、フローティング領域とトップボディ領域との境界部近傍においては上側から下側に向かうにしたがって上昇するように分布し、フローティング領域とボトムボディ領域との境界部近傍にいては上側から下側に向かうにしたがって低下するように分布するようになる。したがって、オン電圧の製造ばらつきが生ずることを抑制しながら、ＩＧＢＴを製造することができる。
上述した製造方法において、トップボディ領域注入工程では、ボトムボディ領域注入工程より高濃度に第２導電型不純物を注入することが好ましい。
これによって、トップボディ領域内の第２導電型不純物濃度の最大値を、ボトムボディ領域内の第２導電型不純物濃度の最大値より高くすることができる。したがって、ゲート閾値電圧のばらつきが生ずることを抑制しながら、ＩＧＢＴを製造することができる。
上述した製造方法は、トップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程より前に、半導体基板の上面にトレンチを形成するトレンチ形成工程と、熱処理によってトレンチの壁面に酸化膜を形成する酸化膜形成工程と、トレンチ内にゲート電極を形成するゲート電極形成工程を実施することが好ましい。
酸化膜形成工程及びゲート電極形成工程では、半導体基板を熱処理する必要がある。したがって、不純物注入工程（すなわち、トップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程）の後にトレンチ構造形成工程（すなわち、トレンチ形成工程、酸化膜形成工程及びゲート電極形成工程）を実施すると、トレンチ構造形成工程における熱処理によって注入した不純物が熱拡散する。これによって、ＩＧＢＴ内の不純物濃度の分布のばらつきが大きくなり、ＩＧＢＴの特性ばらつきの要因となる。上記の製造方法では、不純物注入工程より前にトレンチ構造形成工程を実施するので、このような問題が生じない。不純物の熱拡散による特性ばらつきを抑制しながら、ＩＧＢＴを製造することができる。
上述した不純物注入工程より前にトレンチ構造形成工程を実施する製造方法では、ゲート電極形成工程において、ゲート電極の上面と半導体基板の上面との間の深さ方向の距離を０．２μｍ以上とすることが好ましい。
すなわち、トレンチ構造を形成すると、ゲート電極の上面部分によって半導体基板の上面に凹部が形成される。トレンチ構造形成工程後に不純物注入を実施すると、トレンチ近傍に注入した不純物の停止位置がこの凹部の影響を受けて変動する。ここで、凹部が浅い場合（０．２μｍ未満の場合）には、不純物の停止位置は凹部の深さによって大きく変動する。一方、凹部が深い場合（０．２μｍ以上の場合）には、凹部の深さが変動しても不純物の停止位置それほど変動しない。したがって、上記のように、ゲート電極の上面と半導体基板の上面との間の深さ方向の距離（すなわち、凹部の深さ）を０．２μｍ以上とすることで、トレンチ近傍に注入される不純物の停止位置のばらつきを抑制することができる。これによって、ＩＧＢＴのゲート閾値電圧のばらつきを抑制することができる。
上述した不純物注入工程より前にトレンチ構造形成工程を実施する製造方法では、トレンチ形成工程において、半導体基板の上面に半導体基板の０１１結晶方位に対して垂直に伸びるトレンチを形成することが好ましい。そして、トップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程では、半導体基板の０１１結晶方位を軸として不純物注入方向と半導体基板の１００結晶方位との間に角度を設けて不純物を注入することが好ましい。
トレンチと不純物注入方向の関係を上記の関係とすることによって、トレンチの壁面に対して平行に不純物を注入することができる。また、半導体基板の結晶方位と不純物注入方向の関係を上記の関係とすることによって、不純物注入時にチャネリングが生じることを抑制することができる。これによって、ＩＧＢＴの特性の製造ばらつきをより抑制することができる。
本発明のＩＧＢＴは、特性の製造ばらつきが生じ難い構造を有している。また、本発明の製造方法によれば、特性の製造ばらつきを抑制しながら、ＩＧＢＴを製造することができる。
下記に詳細に説明する実施例の構成を最初に列記する。
（特徴１）フローティング領域内の第２不純物濃度が、上端から下側に向かうにしたがって低下して極小値となり、その極小値の深さから下端に向かうにしたがって上昇している。
（特徴２）フローティング領域内の第１不純物濃度が、上端から下側に向かうにしたがって上昇して極大値となり、その極大値の深さから下端に向かうにしたがって上昇している。
（特徴３）フローティング領域の上側のボディ領域内の第２不純物濃度が、上端から下側に向かうにしたがって上昇して極大値となり、その極大値の深さから下端に向かうにしたがって低下している。
（特徴４）フローティング領域の下側のボディ領域内の第２不純物濃度が、上端から下側に向かうにしたがって上昇して極大値となり、その極大値の深さから下端に向かうにしたがって低下している。
（実施例）
実施例のＩＧＢＴについて、図面を参照しながら説明する。図１は、本実施例のＩＧＢＴ１０の断面図を示している。ＩＧＢＴ１０は、エミッタ領域２０、ボディコンタクト領域２２、トップボディ領域２４、フローティング領域２６、ボトムボディ領域２８、ドリフト領域３０、バッファ領域３２、コレクタ領域３４、ゲート電極３６、及び、外周耐圧領域３８を有している。エミッタ領域２０は、Ｎ型領域であり、半導体基板１２の上面に臨む範囲に選択的に形成されている。ボディコンタクト領域２２は、高濃度のＰ型不純物を含有するＰ型領域である。ボディコンタクト領域２２は、半導体基板１２の上面に臨む範囲において、エミッタ領域２０と隣接して形成されている。トップボディ領域２４は、Ｐ型領域であり、エミッタ領域２０及びボディコンタクト領域２２の下側に形成されている。フローティング領域２６は、Ｎ型領域であり、トップボディ領域２４の下側に形成されている。フローティング領域２６は、トップボディ領域２４によってエミッタ領域２０から分離されている。また、フローティング領域２６は、ボトムボディ領域２８によって、ドリフト領域３０から分離されている。ボトムボディ領域２８は、Ｐ型領域であり、フローティング領域２６の下側に形成されている。ドリフト領域３０は、低濃度のＮ型不純物を含有するＮ型領域である。ドリフト領域３０は、ボトムボディ領域２８の下側に形成されている。バッファ領域３２は、高濃度のＮ型不純物を含有するＮ型領域である。バッファ領域３２は、ドリフト領域３０の下側に形成されている。コレクタ領域３４は、高濃度のＰ型不純物を含有するＰ型領域である。コレクタ領域３４は、半導体基板１２の下面に臨む範囲の全面に形成されている。半導体基板１２には、その上面から、エミッタ領域２０、トップボディ領域２４、フローティング領域２６、及び、ボトムボディ領域２８を貫通してドリフト領域３０に達するトレンチ３５が形成されている。トレンチ３５の内面は、トレンチ絶縁膜３７で覆われている。トレンチ３５内には、ゲート電極３６が形成されている。すなわち、ゲート電極３６は、エミッタ領域２０とドリフト領域３０の間を分離している範囲のトップボディ領域２４、フローティング領域２６、及び、ボトムボディ領域２８に対してトレンチ絶縁膜３７を介して対向している。ゲート電極３６の上面は、キャップ絶縁膜３９に覆われている。但し、図示しない位置で、ゲート電極３６は外部に接続可能とされている。外周耐圧領域３８は、高濃度のＰ型不純物を含有するＰ型領域である。外周耐圧領域３８は、半導体基板１２の上面からトレンチ３５の下端より深い位置までの深さ範囲に形成されている。外周耐圧領域３８は、半導体基板１２の外周に沿って形成されている。すなわち、外周耐圧領域３８は、ＩＧＢＴ領域（エミッタ領域２０、ボディコンタクト領域２２、トップボディ領域２４、フローティング領域２６、ボトムボディ領域２８、及び、ゲート電極３６が形成されている領域）の周囲を囲むように形成されている。
ＩＧＢＴ１０の動作時には、エミッタ領域２０及びボディコンタクト領域２２の表面に形成されているエミッタ電極（図示省略）とコレクタ領域３４の表面に形成されているコレクタ電極（図示省略）の間に電圧を印加する。また、ゲート電極３６に電圧を印加する。ゲート電極３６への電圧の印加によって、トップボディ領域２４のトレンチ絶縁膜３７と接する範囲にチャネル４０が形成され、ボトムボディ領域２８のトレンチ絶縁膜３７と接する範囲にチャネル４２が形成される。すると、電子が、エミッタ領域２０から、チャネル４０、フローティング領域２６、チャネル４２、ドリフト領域３０、及び、バッファ領域３２を介して、コレクタ領域３４へ流れる。また、ホールが、コレクタ領域３４から、バッファ領域３２、ドリフト領域３０、ボトムボディ領域２８、フローティング領域２６、及び、トップボディ領域２４を介して、ボディコンタクト領域２２へ流れる。但し、フローティング領域２６がホールの流れの障壁となるので、ドリフト領域３０内に多くのホールが蓄積される。このため、ドリフト領域３０内でホールの濃度が上昇し、ドリフト領域３０の電気抵抗が伝導度変調減少によって低下する。したがって、ＩＧＢＴ１０は低いオン電圧（コレクタ−エミッタ間電圧）で動作する。すなわち、ＩＧＢＴ１０は、動作時の電力損失が少ない。
図２は、図１のＩＩ−ＩＩ線に沿って見たＩＧＢＴ１０中のＮ型不純物濃度及びＰ型不純物濃度の分布を示している。
図２に示すように、Ｎ型不純物濃度は、エミッタ領域２０の上端で最大である。Ｎ型不純物濃度は、エミッタ領域２０の上端から下側に向かうにしたがって低下し、トップボディ領域２４内で極小値Ｎ１となる。Ｎ型不純物濃度は、極小値Ｎ１の深さから下側に向かうにしたがって増加し、フローティング領域２６内で極大値Ｎ２となる。Ｎ型不純物濃度は、極大値Ｎ２の深さから下側に向かうにしたがって低下し、ドリフト領域３０内で略一定値となる。
一方、Ｐ型不純物濃度は、エミッタ領域２０の上端から下側に向かうにしたがって増加し、トップボディ領域２４内で極大値Ｐ１となる。Ｐ型不純物濃度は、極大値Ｐ１の深さから下側に向かうにしたがって低下し、フローティング領域２６内で極小値Ｐ２となる。Ｐ型不純物濃度は、極小値Ｐ２の深さから下側に向かうにしたがって増加し、ボトムボディ領域２８内で極大値Ｐ３となる。Ｐ型不純物濃度は、極大値Ｐ３の深さから下側に向かうにしたがって低下し、ドリフト領域３０内で略ゼロとなる。後に詳述するが、Ｐ型不純物濃度が極大値Ｐ１、Ｐ３、及び、極小値Ｐ２を有しているのは、ＩＧＢＴ１０の製造時に、トップボディ領域２４に対するＰ型不純物注入工程と、ボトムボディ領域２８に対するＰ型不純物注入工程をそれぞれ実施するためである。
また、図３は、フローティング領域を有する従来のＩＧＢＴの図２に対応する不純物濃度を示している。
従来のＩＧＢＴでは、Ｎ型不純物濃度は、本実施例のＩＧＢＴ１０と略等しいプロファイルで分布している。
一方、Ｐ型不純物濃度は、エミッタ領域の上端で最大であり、エミッタ領域の上端から下側に向かうにしたがって緩やかに低下し、ドリフト領域内で略ゼロとなる。このように、従来のＩＧＢＴでは、Ｐ型不純物濃度が極大値や極小値を有さずになだらかに分布している。これは、従来のＩＧＢＴの製造方法では、ＩＧＢＴ領域（すなわち、エミッタ領域、ボディコンタクト領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域）の全体に比較的均一にＰ型不純物を注入し、その後、熱処理によってＰ型不純物を拡散させるためである。
図２に示す本実施例のＩＧＢＴ１０は、図３に示す従来のＩＧＢＴに比べて、フローティング領域２６の幅に製造ばらつきが生じ難い。
図４は、図２のフローティング領域２６内の不純物濃度分布の拡大図を示している。また、図５は、図３のフローティング領域内の不純物濃度分布の拡大図を示している。なお、図４では、実線のグラフＡ１がＩＧＢＴ１０の設計値のＮ型不純物濃度を示しており、点線のグラフＡ２、Ａ３が設計値から一定量のずれが生じたときのＮ型不純物濃度を示している。同様に、図５では、実線のグラフＢ１が従来のＩＧＢＴの設計値のＮ型不純物濃度を示しており、点線のグラフＢ２、Ｂ３が設計値から一定量のずれが生じたときのＮ型不純物濃度を示している。
図４に示すように、本実施例のＩＧＢＴ１０では、Ｎ型不純物濃度が低くなってグラフＡ２に示す分布となると、フローティング領域２６の幅（すなわち、Ｐ型不純物濃度よりＮ型不純物濃度の方が高い領域の幅）が狭くなる（図４の幅Ｗ１参照）。一方、Ｎ型不純物濃度が高くなってグラフＡ３に示す分布となると、フローティング領域２６の幅が広くなる（図４の幅Ｗ２参照）。したがって、ＩＧＢＴ１０の製造時にグラフＡ２とグラフＡ３の間でＮ型不純物濃度のばらつきが生じると、ＩＧＢＴ１０のフローティング領域２６の幅が幅Ｗ１と幅Ｗ２の間でばらつく。図５に示すように、従来のＩＧＢＴでは、Ｎ型不純物濃度が低くなると（グラフＢ２参照）、フローティング領域の幅は幅Ｗ３となる。Ｎ型不純物濃度が高くなると（グラフＢ３参照）、フローティング領域の幅は幅Ｗ４となる。図４と図５を比較することで明らかなように、幅Ｗ１と幅Ｗ２の差は、幅Ｗ３と幅Ｗ４の差より小さい。すなわち、本実施例のＩＧＢＴ１０では、従来のＩＧＢＴと同程度にＮ型不純物濃度にばらつきが生じた場合にも、従来のＩＧＢＴよりフローティング領域の幅にばらつきが生じ難い。
このように、本実施例のＩＧＢＴ１０が、従来のＩＧＢＴよりもフローティング領域の幅にばらつきが生じ難いのは、以下のように理解することができる。従来のＩＧＢＴでは、Ｐ型不純物濃度が比較的均一に分布しているため、フローティング領域の両境界部（トップボディ領域側境界部とボトムボディ領域側境界部）の近傍でＰ型不純物濃度が大きく変化していない。これに対し、本実施例のＩＧＢＴ１０では、図５に示すように、フローティング領域２６とトップボディ領域２４の境界部近傍において、Ｐ型不純物濃度が上側から下側に向かうにしたがって低下しており、Ｎ型不純物濃度が上側から下側に向かうにしたがって上昇している。言い換えると、Ｐ型不純物濃度のグラフとＮ型不純物濃度のグラフが急峻な角度で交差している。このため、Ｎ型不純物濃度がばらついたとしても、フローティング領域２６とトップボディ領域２４の境界部の位置がそれほど変動しない。同様に、フローティング領域２６とボトムボディ領域２８の境界部においては、Ｐ型不純物濃度が上側から下側に向かうにしたがって上昇しており、Ｎ型不純物濃度が上側から下側に向かうにしたがって低下している。すなわち、Ｐ型不純物濃度のグラフとＮ型不純物濃度のグラフが急峻な角度で交差している。このため、Ｎ型不純物濃度がばらついたとしても、フローティング領域２６とボトムボディ領域２８の境界部の位置がそれほどばらつかない。したがって、本実施例のＩＧＢＴ１０は、Ｎ型不純物濃度の製造ばらつきが生じたときに、従来のＩＧＢＴよりもフローティング領域２６の幅のばらつきが生じ難い。
なお、図４、５では、Ｎ型不純物濃度に製造ばらつきが生じた場合について説明した。しかしながら、フローティング領域２６の幅は、Ｐ型不純物濃度とＮ型不純物濃度の双方の分布によって決まるため、Ｐ型不純物濃度に製造ばらつきが生じた場合にも同様のことがいえる。Ｐ型不純物濃度に製造ばらつきが生じた場合も、本実施例のＩＧＢＴ１０は、従来のＩＧＢＴよりもフローティング領域２６の幅のばらつきが生じ難い。
フローティング領域２６の幅は、ＩＧＢＴ１０のオン電圧に大きく影響する。すなわち、図１に示すように、フローティング領域２６の上下には、ＩＧＢＴ１０のオン時にチャネル４０、４２が形成される。フローティング領域２６の幅がばらつくと、チャネル４０、４２の長さがばらつく。このため、ＩＧＢＴ１０のオン電圧がばらつく。本実施例のＩＧＢＴ１０では、フローティング領域２６の幅がばらつき難いため、量産時にオン電圧の製造ばらつきが生じ難い。
また、ＩＧＢＴ１０のオン電圧は、フローティング領域２６内のＰ型不純物及びＮ型不純物の濃度差そのものの影響によっても変動する。フローティング領域２６内の濃度差によって、ホールがボディコンタクト領域２２へ流れるときの障壁の大きさが変動し、ＩＧＢＴ１０のオン時にドリフト領域３０内にホールを蓄積する能力が変動するためである。図２に示すように、本実施例のＩＧＢＴ１０では、フローティング領域２６内に、Ｎ型不純物濃度の極大値Ｎ２と、Ｐ型不純物濃度の極小値Ｐ２が存在している。このため、図２と図３を比較することで明らかなように、従来のＩＧＢＴに比べて、フローティング領域２６内のＮ型不純物とＰ型不純物の濃度差が大きくなっている。このように、濃度差が大きいため、フローティング領域２６内のＰ型不純物濃度及びＮ型不純物濃度のばらつきの影響が小さくなる。これによっても、ＩＧＢＴ１０は、量産時にオン電圧のばらつきが生じ難くなっている。
また、チャネル４０を形成するのに必要な最小限のゲート電圧（以下、ゲート閾値電圧という）は、トップボディ領域２４内のＰ型不純物濃度の最大値に大きく依存する。トップボディ領域２４内のＰ型不純物濃度の最大値が大きいほど、チャネル４０に対するゲート閾値電圧は大きくなる。図３に示すように、従来のＩＧＢＴでは、トップボディ領域内のＰ型不純物濃度の最大値Ｐ４が、エミッタ領域との境界部に存在している。このため、最大値Ｐ４は、Ｐ型不純物濃度の製造ばらつきと、Ｎ型不純物濃度の製造ばらつきの双方の影響によって大きくばらつく。一方、本実施例のＩＧＢＴ１０では、トップボディ領域２４内のＰ型不純物濃度の最大値が極大値Ｐ１である。極大値Ｐ１は、Ｎ型不純物濃度の製造ばらつきの影響を受けない。このため、極大値Ｐ１は、従来のＩＧＢＴの最大値Ｐ４に比べてばらつき難い。このため、本実施例のＩＧＢＴ１０は、量産時に、チャネル４０に対するゲート閾値電圧のばらつきが生じ難い。
また、チャネル４２を形成するのに必要なゲート閾値電圧は、ボトムボディ領域２８内のＰ型不純物濃度の最大値に大きく依存する。ボトムボディ領域２８内のＰ型不純物濃度の最大値が大きいほど、チャネル４２に対するゲート閾値電圧は大きくなる。図３に示すように、従来のＩＧＢＴでは、ボトムボディ領域内のＰ型不純物濃度の最大値Ｐ５がフローティング領域との境界部に存在している。このため、最大値Ｐ５は、Ｐ型不純物濃度の製造ばらつきとＮ型不純物濃度の製造ばらつきの双方の影響によって大きくばらつく。一方、本実施例のＩＧＢＴ１０では、ボトムボディ領域２８内のＰ型不純物濃度の最大値が極大値Ｐ３である。極大値Ｐ３は、Ｎ型不純物濃度の製造ばらつきの影響を受けない。このため、極大値Ｐ３は、従来のＩＧＢＴの最大値Ｐ５に比べてばらつき難い。このため、本実施例のＩＧＢＴ１０は、量産時に、チャネル４２に対するゲート閾値電圧のばらつきが生じ難い。
また、エミッタ領域２０−ドリフト領域３０間を導通させるために必要な最終的なゲート閾値電圧は、チャネル４０に対するゲート閾値電圧とチャネル４２に対するゲート閾値電圧のうちの大きい方によって決まる。チャネル４０に対するゲート閾値電圧の方が大きい場合と、チャネル４２に対するゲート閾値電圧の方が大きい場合とでは、チャネル４０、４２を通過する際の電子の振る舞いに差が生じるため、ＩＧＢＴ１０の特性が異なってくる。このため、チャネル４０に対するゲート閾値電圧（すなわち、極大値Ｐ１）とチャネル４２に対するゲート閾値電圧（すなわち、極大値Ｐ３）が同程度の値であると、製造ばらつきによって、極大値Ｐ１の方が大きくなったり、極大値Ｐ３の方が大きくなったりして、ＩＧＢＴ１０の特性にばらつきが生じることとなる。本実施例のＩＧＢＴ１０では、極大値Ｐ１が極大値Ｐ３より大きいので、最終的なゲート閾値電圧は極大値Ｐ１（すなわち、チャネル４０に対するゲート閾値電圧）によって決まる。したがって、ＩＧＢＴ１０の特性ばらつきをより低減することができる。また、トップボディ領域２４内の極大値Ｐ１をより大きくする場合、ＩＧＢＴ１０の製造時に、ボトムボディ領域２８よりトップボディ領域２４内に多くＰ型不純物を注入することになる。トップボディ領域２４はボトムボディ領域２８より浅い位置に形成されるので、ボトムボディ領域２８に多くＰ型不純物を注入する場合に比べて、不純物注入時に半導体基板１２中に結晶欠陥が形成されることを抑制することができる。また、ボトムボディ領域２８に多くＰ型不純物を注入する場合、ボトムボディ領域２８の下端の位置（深さ方向の位置）のばらつきも大きくなる。したがって、ボトムボディ領域２８の下端からトレンチ３５の下端までの距離（図１の距離Ｆ１、すなわち、トレンチ３５がボトムボディ領域２８の下端から突出している距離）がばらつき、ＩＧＢＴ１０の耐圧特性がばらつくことになる。極大値Ｐ１を極大値Ｐ３より大きくすれば、ボトムボディ領域２８に多くのＰ型不純物を注入することがないので、このような問題も生じない。
また、本実施例のＩＧＢＴ１０では、トップボディ領域２４にＰ型不純物濃度の極大値Ｐ１とＮ型不純物濃度の極小値Ｎ１が存在している。これによって、トップボディ領域２４におけるＰ型不純物とＮ型不純物の濃度差が大きくなっている。このように、濃度差が大きいため、トップボディ領域２４内のＰ型不純物及びＮ型不純物の濃度のばらつきの影響が小さくなる。これによっても、ＩＧＢＴ１０の特性のばらつきが生じ難くなっている。
また、本実施例のＩＧＢＴ１０では、ボトムボディ領域２８にＰ型不純物濃度の極大値Ｐ３が存在している。これによって、ボトムボディ領域２８におけるＰ型不純物とＮ型不純物の濃度差が大きくなっている。このように、濃度差が大きいため、ボトムボディ領域２８内のＰ型不純物及びＮ型不純物の濃度のばらつきの影響が小さくなる。これによっても、ＩＧＢＴ１０の特性のばらつきが生じ難くなっている。特に、従来のＩＧＢＴでは、図３に示すようにＰ型不純物濃度がなだらかに分布している。このため、ボトムボディ領域のＰ型不純物濃度を高くしてＮ型不純物濃度との濃度差を確保しようとすると、ボトムボディ領域がかなり深い位置まで形成されてしまう。このため、トレンチも深い位置まで形成する必要があり、製造効率が悪いという問題があった。本実施例のＩＧＢＴ１０では、ボトムボディ領域２８内でＰ型不純物濃度が局所的に高くなっている（すなわち、極大値Ｐ３）。このため、ボトムボディ領域２８におけるＰ型不純物とＮ型不純物の濃度差が大きい一方で、ボトムボディ領域２８はそれほど深い位置までは形成されていない（図２及び図３参照）。具体的には、従来のＩＧＢＴでは、ボトムボディ領域の下端の位置が半導体基板の上面から約４．５μｍの位置であるのに対し、本実施例のＩＧＢＴ１０では、ボトムボディ領域２８の下端の位置が半導体基板１２の上面から約３．３μｍの位置である。このように、ボトムボディ領域２８がそれほど深い位置まで形成されていないので、トレンチ３５の深さも比較的浅くすることができる。したがって、ＩＧＢＴ１０は、従来のＩＧＢＴに比べて効率よく製造することができる。
次に、ＩＧＢＴ１０の製造方法について説明する。ＩＧＢＴ１０は、図６に示すように、上面７０ａが１００結晶方位に対して垂直な１００面であり、ドリフト領域３０と等しいＮ型不純物濃度を有する半導体ウエハ７０から製造される。
（下面側・外周部拡散層形成工程）
まず、イオン注入、熱拡散を行うことによって、図７に示すように半導体ウエハ７０の下面７０ｂ側にバッファ領域３２とコレクタ領域３４を形成する。同様にして、半導体ウエハ７０の上面７０ａ側に、外周耐圧領域３８を形成する。
（トレンチ形成工程）
次に、ＲＩＥ法を用いたエッチングによって、図８に示すように、半導体ウエハ７０の上面７０ａにトレンチ３５を形成する。なお、トレンチ３５は、図９に示すように、半導体ウエハ７０の上面７０ａにおいて、半導体ウエハ７０の０１１結晶方位に対して垂直に伸びるように（すなわち、０−１１結晶方位に沿って伸びるように）形成する。
（トレンチ絶縁膜・ゲート電極形成工程）
トレンチ３５を形成したら、半導体ウエハ７０を熱処理して、半導体ウエハ７０の表面とトレンチ３５の内面に犠牲酸化膜を形成する。その後、犠牲酸化膜をエッチングで除去する。犠牲酸化膜を除去したら、再度、半導体ウエハ７０を熱処理し、半導体ウエハ７０の表面とトレンチ３５の内面にシリコン酸化膜を形成する。トレンチ３５内のシリコン酸化膜が、トレンチ絶縁膜３７となる。トレンチ絶縁膜３７を形成したら、ＣＶＤ法によって半導体ウエハ７０上にポリシリコンを堆積させる。このとき、トレンチ３５内にポリシリコンが充填される。ポリシリコンを堆積させたら、トレンチ３５の外部のポリシリコンをＣＤＥ法等のエッチングによって除去する。これによって、トレンチ３５内に残存させたポリシリコンがゲート電極３６となる。ゲート電極３６を形成したら、半導体ウエハ７０を熱処理することによって、ゲート電極３６の上面にキャップ絶縁膜３９を形成する。これによって、半導体ウエハ７０の断面構造が、図１０に示す構造となる。
図１１は、図１０の断面図のゲート電極３６の上面近傍の拡大図を示している。図１１に示すように、ゲート電極３６は、その上面３６ａが半導体ウエハ７０の上面７０ａから凹んだ位置に存在するように形成する。本実施例では、ゲート電極３６の上面３６ａと半導体ウエハ７０の上面７０ａとの間の段差の高さＨ１（以下、トレンチリセス深さＨ１という）が約０．３μｍとなるように、ゲート電極３６を形成する。
（イオン注入工程）
次に、図１２に示すように、半導体ウエハ７０の上面７０ａ上の外周耐圧領域３８より外側にレジスト７２を形成する。すなわち、ＩＧＢＴ領域が開口しているレジスト７２を形成する。そして、上面７０ａ側から半導体ウエハ７０にイオンを注入する。
まず、ボトムボディ領域２８に対応する深さにＰ型不純物を注入する（ボトムボディ領域注入工程）。すなわち、注入したＰ型不純物がボトムボディ領域２８に対応する深さ範囲内で停止するように、加速電圧を調整して注入する。より詳細には、注入されたＰ型不純物の停止位置のピークが、図２の極大値Ｐ３の深さとなるように注入する。
次に、フローティング領域２６に対応する深さにＮ型不純物を注入する（フローティング領域注入工程）。すなわち、注入したＮ型不純物がフローティング領域２６に対応する深さ範囲内で停止するように、加速電圧を調整して注入する。より詳細には、Ｎ型不純物の停止位置のピークが、図２の極大値Ｎ２の深さとなるように注入する。
次に、トップボディ領域２４に対応する深さにＰ型不純物を注入する（トップボディ領域注入工程）。すなわち、注入したＰ型不純物がトップボディ領域２４に対応する深さ範囲内で停止するように、加速電圧を調整して注入する。より詳細には、Ｐ型不純物の停止位置のピークが、図２の極大値Ｐ１の深さとなるように注入する。なお、トップボディ領域注入工程では、ボトムボディ領域注入工程よりも高濃度にＰ型不純物を注入する。
次に、レジスト７２を除去し、図１３に示すように新たにレジスト７４を形成する。レジスト７４は、外周耐圧領域３８より外側の領域と、ボディコンタクト領域２２に対応する領域をカバーするように形成する。そして、上面７０ａ側からエミッタ領域２０に対応する深さ（すなわち、最表層部）にＮ型不純物を注入する（エミッタ領域注入工程）。
次に、レジスト７４を除去し、図１４に示すように新たにレジスト７６を形成する。レジスト７６は、外周耐圧領域３８より外側の領域と、エミッタ領域２０に対応する領域をカバーするように形成する。そして、上面７０ａ側からボディコンタクト領域２２に対応する深さ（すなわち、最表層部）にＰ型不純物を注入する（ボディコンタクト領域注入工程）。
図１５は、上述したイオン注入工程（すなわち、ボトムボディ領域注入工程、フローティング領域注入工程、トップボディ領域注入工程、エミッタ領域注入工程、及び、ボディコンタクト領域注入工程）における、イオン注入方向と半導体ウエハ７０の結晶方位との位置関係を示している。図１５の矢印８０が、イオン注入方向である。上述したように、半導体ウエハ７０の上面７０ａは１００面である。また、トレンチ３５は、０１１結晶方位に対して垂直に形成されている。イオン注入工程では、０１１結晶方位と中心軸８２とを一致させ、その中心軸８２を中心として半導体ウエハ７０の上面７０ａをイオン注入方向８０に対して傾斜させてイオン注入する。すなわち、中心軸８２を中心にしてイオン注入方向８０と１００結晶方位の間に角度θ１（以下、チルト角θ１という）を設けた状態で、イオン注入する。本実施例では、チルト角θ１は７．１°である。
（熱拡散工程）
イオン注入が終了したら、半導体ウエハ７０を熱処理する。熱処理を行うと、注入した不純物が、拡散するとともに活性化する。これによって、図１に示すように、エミッタ領域２０、ボディコンタクト領域２２、トップボディ領域２４、フローティング領域２６、及び、ボトムボディ領域２８が形成される。上述したように、トップボディ領域２４、フローティング領域２６、及び、ボトムボディ領域２８のそれぞれに対してイオン注入を行っているので、これらの領域における不純物濃度分布が、図２に示す分布となる。すなわち、トップボディ領域２４に極大値Ｐ１が形成され、フローティング領域２６に極大値Ｎ２が形成され、ボトムボディ領域２８に極大値Ｐ３が形成される。また、フローティング領域２６内に停止するようにＰ型不純物を注入する工程を実施しないので、フローティング領域２６に極小値Ｐ２が形成される。
熱拡散工程が終了したら、半導体ウエハ７０の表面に必要な配線、絶縁膜等（図示省略）を形成する。その後、半導体ウエハ７０をダイシングにより分割する。これによって、ＩＧＢＴ１０が完成する。以上に説明したように、上記の製造方法によれば、図２に示す濃度分布で図１のＩＧＢＴ１０を製造することができる。
また、上述した製造方法では、トレンチ絶縁膜・ゲート電極形成工程後に、イオン注入工程を実施する。一般的に、トレンチ絶縁膜・ゲート電極形成工程は、拡散領域形成後（すなわち、イオン注入工程と熱拡散工程の実施後）に行われる。しかしながら、拡散領域形成後にトレンチ絶縁膜・ゲート電極形成工程を実施すると、以下の問題が生じる。
上述したように、トレンチ絶縁膜・ゲート電極形成工程では、高温の熱処理を実施する。拡散領域形成後にトレンチ絶縁膜・ゲート電極形成工程の熱処理を行うと、拡散領域内の不純物がさらに拡散する。これによって、拡散領域が拡大したり、不純物が外方拡散したり、不純物がトレンチ絶縁膜内等に偏析（パイルアップ）したりする。これらの現象が生じることによって、製造するＩＧＢＴの特性が安定しないという問題が生じる。また、イオン注入後に半導体ウエハの熱酸化処理（犠牲酸化膜、トレンチ絶縁膜３７の形成）を行うと、イオン注入時に形成された結晶欠陥を起点としてＯＳＦ（酸化誘起積層欠陥：Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）が形成され易い。ＯＳＦは、熱酸化処理時にシリコン層／酸化シリコン層界面で格子間シリコンが生じ、その格子間シリコンがシリコン層内に拡散し、シリコン層内の結晶欠陥と結びついて成長する欠陥である。ＯＳＦがシリコン層内に形成されると、ＩＧＢＴがリークし易くなるという問題が生じる。
本実施例の製造方法では、トレンチ絶縁膜・ゲート電極形成工程後にイオン注入工程を実施するため、上記の問題は生じない。製造するＩＧＢＴ１０の特性を安定させることが可能であるとともに、ＩＧＢＴ１０にリーク不良が生じることを抑制することができる。
なお、上述した実施例のように、トレンチ絶縁膜・ゲート電極形成工程の実施後にイオン注入工程を実施すると、トレンチ絶縁膜３７近傍のトップボディ領域２４（すなわち、チャネル４０）へのイオン注入濃度がゲート電極３６の形状の影響を受ける。上述したトレンチリセス深さＨ１には製造ばらつきが生じるため、トレンチリセス深さＨ１のばらつきによってトレンチ絶縁膜３７近傍のトップボディ領域２４へのイオン注入濃度がばらつく。これによって、ＩＧＢＴ１０のゲート閾値電圧にばらつきが生じるという問題がある。しかしながら、本実施例の製造方法では、トレンチリセス深さＨ１のばらつきに起因するゲート閾値電圧のばらつきを最小限に抑制している。以下にその理由について説明する。
図１６は、トレンチリセス深さＨ１（図１１参照）を０μｍとした場合のトップボディ領域注入工程前の半導体ウエハ７０の断面図を示している。図１６の範囲２４は、この場合（トレンチリセス深さＨ１が０μｍの状態でイオン注入工程、熱拡散工程を行った場合）に、トップボディ領域２４が形成される範囲を示している。この場合、トレンチリセス部分に凹みが形成されていないため、トップボディ領域注入工程では、トレンチ絶縁膜３７近傍とその他の部分とで注入されたＰ型不純物の停止位置がほとんど変わらない。したがって、図１６に示すように、トップボディ領域２４は略一定の深さに、一定の幅で形成される。
上述したように、本実施例の製造方法では、図１１に示すように、トレンチリセス深さＨ１を約０．３μｍとする。図１１の領域２４は、トレンチリセス深さＨ１を０．３μｍとしてＩＧＢＴ１０を形成した場合に、トップボディ領域２４が形成される範囲を示している。トレンチリセス深さＨ１が０．３μｍである場合は、トップボディ領域注入工程においてトレンチリセス部分の形状の影響を受ける。したがって、トレンチ絶縁膜３７に近い位置ほど注入されたＰ型不純物が深い位置に停止し易くなる。このため、図１１に示すように、トップボディ領域２４は、トレンチ絶縁膜３７に近い位置ほど深い位置に変位した形状で形成される。このように、トップボディ領域２４がトレンチ絶縁膜３７近傍で変位しているため、トレンチ絶縁膜３７近傍のトップボディ領域２４の幅D１が、その他の部分のトップボディ領域２４の幅Ｄ２より広くなる。このため、幅Ｄ１の部分（すなわち、図１のチャネル４０が形成される領域（以下、チャネル領域４０という））のＰ型不純物濃度が低くなる。
図１７は、トレンチリセス深さＨ１を０．６μｍとした場合のトップボディ領域注入工程前の半導体ウエハの断面図を示している。図１７の範囲２４は、この場合に、トップボディ領域２４が形成される範囲を示している。図１１と図１７を比較すると明らかなように、トレンチリセス深さＨ１を０．３μｍから０．６μｍに大きくすると、トップボディ領域２４の幅Ｄ１の部分が広くなる（図１７の横方向に広くなる）が、幅Ｄ１はそれほど拡大しない。したがって、トレンチリセス深さＨ１が０．６μｍである場合は、トレンチリセス深さＨ１が０．３μｍである場合と比べて、幅Ｄ１の部分（すなわち、図１のチャネル領域４０）のＰ型不純物濃度がそれほど低下しない。
図１８は、トレンチリセス深さＨ１を種々に変化させてＩＧＢＴを製造した場合における、トレンチ絶縁膜３７近傍のトップボディ領域２４（すなわち、図１のチャネル領域４０）のＰ型不純物濃度のピーク値を示している。また、図１９は、トレンチリセス深さＨ１を種々に変化させてＩＧＢＴを製造した場合における、ＩＧＢＴのゲート閾値電圧を示している。図１８に示すように、トレンチリセス深さＨ１が０．２μｍより小さい区間ではグラフの傾きが大きいが、トレンチリセス深さＨ１が０．２μｍ以上の区間ではグラフの傾きが小さくなる。このため、図１９においても、トレンチリセス深さＨ１が０．２μｍより小さい区間ではグラフの傾きが約−６．３Ｖ／μｍであるのに対し、トレンチリセス深さＨ１が０．２μｍ以上の区間においてはグラフの傾きが約−０．３９Ｖ／μｍである。すなわち、０．２μｍのトレンチリセス深さＨ１を境にして、グラフの傾きが急に変化する。以上に説明したように、トレンチリセス深さＨ１が０．２μｍ以上であれば、トレンチリセス深さＨ１のばらつきが生じても、チャネル４０のＰ型不純物濃度にばらつきが生じ難い。このため、ゲート閾値電圧のばらつきが生じ難い。
上述したように、本実施例の製造方法では、トレンチリセス深さＨ１を約０．３μｍとする。したがって、本実施例の製造方法によれば、ゲート閾値電圧のばらつきを抑制しながら、ＩＧＢＴ１０を製造することができる。なお、図１９に示すように、トレンチリセス深さＨ１を０．３μｍ以上とすると、グラフの傾きが略一定となるためより好ましい。
また、上述したゲート閾値電圧のばらつきは、半導体ウエハ７０に対するイオン注入角度によっても変化する。トレンチ３５の壁面とイオン注入方向が平行でないと、トレンチ３５の右側（図１の右側）と、トレンチ３５の左側（図１の左側）とで注入された不純物の分布が異なる（対称でなくなる）こととなる。このように、トレンチ３５の右側と左側とで不純物の分布に相違があると、ゲート閾値電圧のばらつきに繋がる。このため、イオン注入工程では、イオン注入方向とトレンチ３５の壁面とを平行とすることが好ましい。
一方、半導体ウエハ７０にイオン注入する際には、チャネリングが生じない角度でイオン注入する必要がある。チャネリングの発生量は、チルト角θ１の中心軸８２と半導体ウエハ７０の００１結晶方位との間の角度θ２（図１５参照：以下、ツイスト角θ２という）と、チルト角θ１の双方によって変化する。チルト角θ１は、一般に、７°前後のときにチャネリングが生じ難い。但し、チルト角θ１は、必要に応じて適宜変更される。一方、ツイスト角θ２は、４５°、または、２２５°のときにチャネリングが生じ難い。なお、ツイスト角θ２を４５°、または、２２５°とした場合は、中心軸８２は０１１結晶方位と一致する。
したがって、イオン注入工程では、イオン注入方向とトレンチ３５の壁面とが平行となり、かつ、中心軸８２が０１１結晶方位と一致する位置関係で実施することが好ましい。本実施例の製造方法では、半導体ウエハ７０の上面７０ａが１００面であり、０１１結晶方位と一致する中心軸８２を中心に７．１°だけチルト角を設けてイオン注入する。このため、チャネリングが防止される。また、トレンチ３５は、半導体ウエハ７０の上面７０ａ（すなわち、１００面）において０１１結晶方位に対して垂直に伸びるように形成されている。したがって、イオン注入方向８０とトレンチ３５の壁面は平行となる。したがって、トレンチ３５の両側で略等しい分布で不純物が注入される。これによって、ゲート閾値電圧のばらつきがさらに抑制される。
図２０のグラフＥ１は、チルト角θ１を７．１°とし、ツイスト角θ２を４５°とし、トレンチリセス深さＨ１を種々に変動させてＩＧＢＴを製造したときのＩＧＢＴのゲート閾値電圧の変化を示している。図２０のグラフＥ２は、チルト角θ１を７．１°とし、ツイスト角θ２を１３５°とし、トレンチリセス深さＨ１を種々に変動させてＩＧＢＴを製造したときのＩＧＢＴのゲート閾値電圧の変化を示している。図２０に示すように、グラフＥ１では、グラフＥ２に比べて傾きが小さくなっている。トレンチ３５の壁面とイオン注入方向８０とを平行とし、かつ、チャネリングが生じ難い角度でイオン注入することで、トレンチリセス深さＨ１に起因するゲート閾値電圧のばらつきをさらに低減することができることが分かる。
なお、上述した実施例では、半導体ウエハ７０の上面７０ａを１００面としたが、以下に説明するようにＩＧＢＴ１０を製造することもできる。すなわち、図２１に示すように、インゴット９２から半導体ウエハを切り出す際に、０１１結晶方位を中心にして切り出し面をチルト角θ１と同程度だけ傾斜させて半導体ウエハを切り出す（図２１の矢印９４は、半導体ウエハの上面（切り出し面）に対する垂線方向を示している）。このように切り出した半導体ウエハは、その上面が１００面に対して０１１結晶方位を中心にして角度θ１だけ傾斜している。この半導体ウエハの上面に０１１結晶方位に対して垂直に伸びるトレンチ３５を形成する。そして、半導体ウエハの上面に対して垂直にイオン注入を行う。このようにイオン注入を行うと、トレンチ３５の壁面とイオン注入方向が平行となり、かつ、イオン注入方向と１００結晶方位との間に０１１結晶方位を中心とした角度θ１が形成される。したがって、この場合にも、ゲート閾値電圧のばらつきを低減することができる。
以上に説明したように、本実施例のＩＧＢＴ１０の構造、及び、ＩＧＢＴ１０の製造方法を採用することによって、量産時にＩＧＢＴ１０の特性に製造ばらつきが生じることを抑制することができる。発明者の実証結果によれば、オン電圧の製造ばらつきを従来に比べて約１／１０とすることができる。また、スイッチング速度のばらつきを従来に比べて約１／１０とすることができる。さらに、ゲート閾値電圧のばらつきを従来に比べて約１／２とすることができる。さらに、飽和電流のばらつきを従来に比べて約１／２とすることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
ＩＧＢＴ１０の断面図。 図１のＩＩ−ＩＩ線に沿ってみたときのＩＧＢＴ１０内の不純物濃度分布を示すグラフ。 従来のＩＧＢＴの図２に対応する領域の不純物濃度分布を示すグラフ。 図２のフローティング領域２６の不純物濃度分布の拡大図。 図３のフローティング領域の不純物濃度分布の拡大図。 ＩＧＢＴ１０の製造に用いる半導体ウエハ７０の断面図。 下面側・外周部拡散層形成工程後の半導体ウエハ７０の断面図。 トレンチ形成工程後の半導体ウエハ７０の断面図。 トレンチ３５の向きの説明図。 トレンチ絶縁膜・ゲート電極形成工程後の半導体ウエハ７０の断面図。 トレンチリセス深さＨ１＝０．３μｍのときの半導体ウエハ７０の断面図。 ボトムボディ領域注入工程、フローティング領域注入工程、及び、トップボディ領域注入工程における半導体ウエハ７０の断面図。 エミッタ領域注入工程における半導体ウエハ７０の断面図。 ボディコンタクト領域注入工程における半導体ウエハ７０の断面図。 イオン注入方向の説明図。 トレンチリセス深さＨ１＝０μｍのときの半導体ウエハ７０の断面図。 トレンチリセス深さＨ１＝０．６μｍのときの半導体ウエハ７０の断面図。 トレンチリセス深さＨ１とチャネル４０内のＰ型不純物濃度のピーク値との関係を示すグラフ。 トレンチリセス深さＨ１とＩＧＢＴ１０のゲート閾値電圧との関係を示すグラフ。 イオン注入方向を調整した場合における、トレンチリセス深さＨ１とＩＧＢＴ１０のゲート閾値電圧との関係を示すグラフ。 変形例の製造方法においてインゴット９２から半導体ウエハを切り出す向きを示す説明図。
符号の説明
１０：ＩＧＢＴ
１２：半導体基板
２０：エミッタ領域
２２：ボディコンタクト領域
２４：トップボディ領域
２６：フローティング領域
２８：ボトムボディ領域
３０：ドリフト領域
３２：バッファ領域
３４：コレクタ領域
３５：トレンチ
３６：ゲート電極
３６ａ：上面
３７：トレンチ絶縁膜
３８：外周耐圧領域
３９：キャップ絶縁膜
４０：チャネル
４２：チャネル
７０：半導体ウエハ
７０ａ：上面
７０ｂ：下面
７２：レジスト
７４：レジスト
７６：レジスト
８０：イオン注入方向
８２：中心軸
９２：インゴット

Claims (9)

  1. 縦型のＩＧＢＴであって、
    第１導電型のエミッタ領域と、
    エミッタ領域に対して深い位置で隣接する第２導電型のボディ領域と、
    ボディ領域に対して深い位置で隣接するとともにボディ領域によってエミッタ領域から分離されている第１導電型のドリフト領域と、
    ドリフト領域に対して深い位置で隣接するとともにドリフト領域によってボディ領域から分離されている第２導電型のコレクタ領域と、
    ボディ領域内に形成されており、ボディ領域によってエミッタ領域及びドリフト領域から分離されている第１導電型のフローティング領域と、
    エミッタ領域とドリフト領域を分離している範囲のボディ領域と絶縁膜を介して対向しているゲート電極、
    を有しており、
    フローティング領域とその上側のボディ領域との境界部近傍における第１導電型不純物濃度が、上側から下側に向かうにしたがって上昇するように分布しており、
    フローティング領域とその下側のボディ領域との境界部近傍における第１導電型不純物濃度が、上側から下側に向かうにしたがって低下するように分布しており、
    フローティング領域とその上側のボディ領域との境界部近傍における第２導電型不純物濃度が、上側から下側に向かうにしたがって低下するように分布しており、
    フローティング領域とその下側のボディ領域との境界部近傍における第２導電型不純物濃度が、上側から下側に向かうにしたがって上昇するように分布している、
    ことを特徴とするＩＧＢＴ。
  2. フローティング領域の上側のボディ領域内の第２導電型不純物濃度が、深さ方向において極大値を有するように分布しており、その極大値がフローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値であることを特徴とする請求項１に記載のＩＧＢＴ。
  3. フローティング領域の下側のボディ領域内の第２導電型不純物濃度が、深さ方向において極大値を有するように分布しており、その極大値がフローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値であることを特徴とする請求項１または２に記載のＩＧＢＴ。
  4. フローティング領域の上側のボディ領域内の第２導電型不純物濃度の最大値が、フローティング領域の下側のボディ領域内の第２導電型不純物濃度の最大値より高いことを特徴とする請求項１〜３のいずれか一項に記載のＩＧＢＴ。
  5. 第１導電型のエミッタ領域と、
    エミッタ領域に対して深い位置で隣接する第２導電型のボディ領域と、
    ボディ領域に対して深い位置で隣接するとともにボディ領域によってエミッタ領域から分離されている第１導電型のドリフト領域と、
    ドリフト領域に対して深い位置で隣接するとともにドリフト領域によってボディ領域から分離されている第２導電型のコレクタ領域と、
    ボディ領域内に形成されており、ボディ領域によってエミッタ領域及びドリフト領域から分離されている第１導電型のフローティング領域と、
    エミッタ領域とドリフト領域を分離している範囲のボディ領域と絶縁膜を介して対向しているゲート電極、
    を有する縦型のＩＧＢＴの製造方法であって、
    半導体基板のうち、フローティング領域より上側のボディ領域に対応する深さに第２導電型不純物を注入するトップボディ領域注入工程と、
    半導体基板のうち、フローティング領域より下側のボディ領域に対応する深さに第２導電型不純物を注入するボトムボディ領域注入工程と、
    半導体基板のうち、フローティング領域に対応する深さに第１導電型不純物を注入するフローティング領域注入工程、
    を備えていることを特徴とする製造方法。
  6. トップボディ領域注入工程では、ボトムボディ領域注入工程より高濃度に第２導電型不純物を注入することを特徴とする請求項５に記載の製造方法。
  7. トップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程より前に、半導体基板の上面にトレンチを形成するトレンチ形成工程と、熱処理によってトレンチの壁面に酸化膜を形成する酸化膜形成工程と、トレンチ内にゲート電極を形成するゲート電極形成工程を実施することを特徴とすることを特徴とする請求項５または６に記載の製造方法。
  8. ゲート電極形成工程では、ゲート電極の上面と半導体基板の上面との間の深さ方向の距離を０．２μｍ以上とすることを特徴とする請求項７に記載の製造方法。
  9. トレンチ形成工程では、半導体基板の上面に半導体基板の０１１結晶方位に対して垂直に伸びるトレンチを形成し、
    トップボディ領域注入工程、ボトムボディ領域注入工程、及び、フローティング領域注入工程では、半導体基板の０１１結晶方位を軸として不純物注入方向と半導体基板の１００結晶方位との間に角度を設けて不純物を注入することを特徴とする請求項７または８に記載の製造方法。
JP2008273780A 2008-10-24 2008-10-24 Ｉｇｂｔの製造方法 Active JP4544360B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008273780A JP4544360B2 (ja) 2008-10-24 2008-10-24 Ｉｇｂｔの製造方法
CN2009801422760A CN102197487B (zh) 2008-10-24 2009-10-15 绝缘栅双极性晶体管、以及绝缘栅双极性晶体管的制造方法
US13/124,774 US20110201187A1 (en) 2008-10-24 2009-10-15 Igbt and method for manufacturing igbt
PCT/JP2009/067844 WO2010047267A1 (ja) 2008-10-24 2009-10-15 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
EP09821964.5A EP2341545B1 (en) 2008-10-24 2009-10-15 Igbt manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008273780A JP4544360B2 (ja) 2008-10-24 2008-10-24 Ｉｇｂｔの製造方法

Publications (2)

Publication Number Publication Date
JP2010103326A true JP2010103326A (ja) 2010-05-06
JP4544360B2 JP4544360B2 (ja) 2010-09-15

Family

ID=42119307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008273780A Active JP4544360B2 (ja) 2008-10-24 2008-10-24 Ｉｇｂｔの製造方法

Country Status (5)

Country Link
US (1) US20110201187A1 (ja)
EP (1) EP2341545B1 (ja)
JP (1) JP4544360B2 (ja)
CN (1) CN102197487B (ja)
WO (1) WO2010047267A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015518A (ja) * 2010-06-30 2012-01-19 Abb Res Ltd パワー半導体デバイス
WO2013046378A1 (ja) 2011-09-28 2013-04-04 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
WO2013046924A1 (ja) * 2011-09-26 2013-04-04 住友電気工業株式会社 炭化珪素半導体装置
WO2013121519A1 (ja) * 2012-02-14 2013-08-22 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
JP2014135419A (ja) * 2013-01-11 2014-07-24 Toyota Central R&D Labs Inc ダイオード及びダイオードを内蔵した半導体装置
WO2014141472A1 (ja) 2013-03-15 2014-09-18 トヨタ自動車株式会社 半導体装置およびその製造方法
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9012922B2 (en) 2011-09-14 2015-04-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
WO2015162990A1 (ja) * 2014-04-25 2015-10-29 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
WO2016017273A1 (ja) * 2014-07-31 2016-02-04 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016225351A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子の製造方法
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置
JPWO2014128914A1 (ja) * 2013-02-22 2017-02-02 トヨタ自動車株式会社 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2466261A (en) 2008-12-17 2010-06-23 Qinetiq Ltd Semiconductor device and fabrication method
JP5192615B2 (ja) * 2011-06-27 2013-05-08 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9245986B2 (en) * 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
US9123770B2 (en) * 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
US10847617B2 (en) * 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
DE102018123164B3 (de) * 2018-09-20 2020-01-23 Infineon Technologies Ag Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
CN113396481A (zh) * 2019-02-04 2021-09-14 住友电气工业株式会社 碳化硅半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251573A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半導体装置
JP2005210047A (ja) * 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145851B2 (ja) * 1993-12-20 2001-03-12 日本電気株式会社 半導体基板及び半導体装置
JP3211865B2 (ja) * 1996-05-31 2001-09-25 日本電気株式会社 イオン注入方法
US6320215B1 (en) * 1999-07-22 2001-11-20 International Business Machines Corporation Crystal-axis-aligned vertical side wall device
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
EP1536463A1 (en) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Method for manufacturing a power device with insulated trench-gate having controlled channel length and corresponding device
JP5087272B2 (ja) * 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
CN100505308C (zh) * 2004-06-14 2009-06-24 Nxp股份有限公司 高压器件结构
JP4789463B2 (ja) * 2004-12-28 2011-10-12 キヤノン株式会社 光電変換装置とその製造方法，及び撮像システム
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
CN100592532C (zh) * 2007-08-28 2010-02-24 电子科技大学 具有“u”字形漂移区的半导体器件
US8278702B2 (en) * 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251573A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半導体装置
JP2005210047A (ja) * 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015518A (ja) * 2010-06-30 2012-01-19 Abb Res Ltd パワー半導体デバイス
US9054022B2 (en) 2010-08-03 2015-06-09 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US9012922B2 (en) 2011-09-14 2015-04-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
WO2013046924A1 (ja) * 2011-09-26 2013-04-04 住友電気工業株式会社 炭化珪素半導体装置
US9000447B2 (en) 2011-09-26 2015-04-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
KR20140057630A (ko) 2011-09-28 2014-05-13 도요타 지도샤（주） Igbt 와 그 제조 방법
AU2011377785B2 (en) * 2011-09-28 2014-11-06 Toyota Jidosha Kabushiki Kaisha IGBT and manufacturing method therefor
WO2013046378A1 (ja) 2011-09-28 2013-04-04 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
US9190503B2 (en) 2011-09-28 2015-11-17 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
US9601592B2 (en) 2011-09-28 2017-03-21 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
WO2013121519A1 (ja) * 2012-02-14 2013-08-22 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
JPWO2013121519A1 (ja) * 2012-02-14 2015-05-11 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
DE112012005869B4 (de) 2012-02-14 2021-09-23 Denso Corporation IGBT und IGBT-Herstellungsverfahren
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
JP2014135419A (ja) * 2013-01-11 2014-07-24 Toyota Central R&D Labs Inc ダイオード及びダイオードを内蔵した半導体装置
JPWO2014128914A1 (ja) * 2013-02-22 2017-02-02 トヨタ自動車株式会社 半導体装置
WO2014141472A1 (ja) 2013-03-15 2014-09-18 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2015211113A (ja) * 2014-04-25 2015-11-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
KR101844708B1 (ko) * 2014-04-25 2018-05-14 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
US10319831B2 (en) 2014-04-25 2019-06-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a gate electrode positioned in a semiconductor substrate
WO2015162990A1 (ja) * 2014-04-25 2015-10-29 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016034001A (ja) * 2014-07-31 2016-03-10 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016017273A1 (ja) * 2014-07-31 2016-02-04 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016225351A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子の製造方法
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
JP4544360B2 (ja) 2010-09-15
US20110201187A1 (en) 2011-08-18
CN102197487B (zh) 2013-09-25
EP2341545A1 (en) 2011-07-06
CN102197487A (zh) 2011-09-21
EP2341545A4 (en) 2012-05-02
EP2341545B1 (en) 2014-07-02
WO2010047267A1 (ja) 2010-04-29

Similar Documents

Publication Publication Date Title
JP4544360B2 (ja) Ｉｇｂｔの製造方法
JP6226786B2 (ja) 半導体装置およびその製造方法
JP5745997B2 (ja) スイッチング素子とその製造方法
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101620717B1 (ko) 메사 섹션이 셀 트렌치 구조체들 사이에 형성된 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2008251620A (ja) 半導体装置とその製造方法
US10128361B2 (en) Insulated gate power semiconductor device and method for manufacturing such a device
JP7432071B2 (ja) 半導体装置およびその製造方法
JP2010219361A (ja) 半導体装置及びその製造方法
JP6454447B2 (ja) 半導体装置の製造方法
US11075285B2 (en) Insulated gate power semiconductor device and method for manufacturing such a device
JP5895947B2 (ja) Ｉｇｂｔの製造方法
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
JP2023099104A (ja) 半導体装置
JP2008205205A (ja) 半導体装置とその製造方法
JP6563689B2 (ja) 絶縁ゲート型スイッチング素子の製造方法
WO2014141472A1 (ja) 半導体装置およびその製造方法
JP6152861B2 (ja) ダイオードの製造方法
JP2012160601A (ja) 半導体装置の製造方法
JP2015070152A (ja) 半導体装置とその製造方法
KR102319595B1 (ko) 반도체 소자 및 그 제조 방법
JP2020096083A (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4544360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250