JP5895947B2 - Igbtの製造方法 - Google Patents
Igbtの製造方法 Download PDFInfo
- Publication number
- JP5895947B2 JP5895947B2 JP2013558611A JP2013558611A JP5895947B2 JP 5895947 B2 JP5895947 B2 JP 5895947B2 JP 2013558611 A JP2013558611 A JP 2013558611A JP 2013558611 A JP2013558611 A JP 2013558611A JP 5895947 B2 JP5895947 B2 JP 5895947B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor substrate
- type
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 70
- 210000000746 body region Anatomy 0.000 claims description 117
- 239000012535 impurity Substances 0.000 claims description 110
- 239000004065 semiconductor Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 52
- 238000002513 implantation Methods 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
半導体基板の上面に形成されており、前記領域を貫通するトレンチと、
トレンチ内に形成されており、前記領域に絶縁膜を介して対向しているゲート電極、
を有するスイッチング素子の製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、半導体基板上及びトレンチ内に電極層を形成する工程と、
電極層の上面を平坦化する工程と、
電極層の上面を平坦化後に、半導体基板の上面側から前記領域の深さに不純物を注入する工程、
を有する製造方法。
半導体基板の上面に形成されており、前記領域を貫通するトレンチと、
トレンチ内に形成されており、前記領域に絶縁膜を介して対向しているゲート電極、
を有するスイッチング素子の製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、トレンチ内に、ゲート電極の上面がトレンチの上端よりも下側に位置するように、ゲート電極を形成する工程と、
ゲート電極上にマスク部材を形成する工程、または、ゲート電極上において他の領域よりも厚くなるように半導体基板上にマスク部材を形成する工程と、
マスク部材の形成後に、半導体基板の上面側から前記領域の深さにn型不純物を注入する工程、
を有する製造方法。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
なお、以下は、出願時の明細書が開示するIGBTに関する説明である。
発明者らは、ゲート絶縁膜近傍の中間領域のn型不純物濃度が、ゲート絶縁膜近傍の中間領域の下端の深さに関係することを見出した。すなわち、中間領域を形成するためのイオン注入では、ゲート電極の形状の影響を受けて、ゲート絶縁膜近傍ではその他の領域よりもイオンが注入される深さが深くなる傾向にある。このため、例えば図17に示すように、ゲート絶縁膜42近傍の中間領域24の下端の深さと、ゲート絶縁膜42から離れた位置の中間領域24の下端の深さとの間に差ΔD1が生じる。ゲート絶縁膜近傍の中間領域の下端の深さによって、ゲート絶縁膜近傍の中間領域(例えば、図17では参照番号24sに示す領域)内のn型不純物の濃度分布は変化する。本発明者らは、中間領域の下端の深さを所定の値に制御することで、ゲート絶縁膜近傍の中間領域におけるn型不純物濃度を正確に制御できることを見出した。
本明細書が開示する第1のIGBTは、n型のエミッタ領域と、エミッタ領域の下側に形成されているp型のトップボディ領域と、トップボディ領域の下側に形成されているn型の中間領域と、中間領域の下側に形成されているp型のボトムボディ領域と、ボトムボディ領域の下側に形成されているn型のドリフト領域と、ドリフト領域に接しているp型のコレクタ領域と、半導体基板の上面から、エミッタ領域、トップボディ領域、中間領域、及び、ボトムボディ領域を貫通してドリフト領域に達する複数のトレンチと、トレンチ内に形成されており、エミッタ領域とドリフト領域の間のトップボディ領域、中間領域、及び、ボトムボディ領域に絶縁膜を介して対向しているゲート電極を有している。2つのゲート電極の間に存在する中間領域の下端の深さのばらつきが、110nm以下である。
なお、2つのゲート電極の間に存在する中間領域の下端の深さのばらつきとは、当該中間領域のうちの最も深い箇所の下端の深さと、当該中間領域のうちの最も浅い箇所の下端の深さとの差である。例えば、図17の例では、差ΔD1が、2つのゲート電極40の間の中間領域24の下端の深さのばらつきである。図1は、2つのゲート電極の間に存在する中間領域の下端の深さのばらつきΔD1と、ゲート絶縁膜近傍の中間領域におけるn型不純物濃度C1の関係を示している。なお、図1では、n型不純物濃度C1として、規格化した値を示している。より詳細には、深さのばらつきΔD1がゼロである場合(シミュレーションにより算出した値)に対して、どの程度、n型不純物濃度が低くなるかを示している。図1から明らかなように、深さのばらつきΔD1が110nm以下である場合には、n型不純物濃度C1は略1%前後の値で一定となる。したがって、深さのばらつきΔD1が110nm以下であれば、深さのばらつきΔD1が変化しても、n型不純物濃度C1はほとんど変化しない。また、深さのばらつきΔD1が110nmより大きくなると、急激にn型不純物濃度C1が変化する。このため、深さのばらつきΔD1が110nmより大きいと、深さのばらつきΔD1が少し変化しただけで、IGBTの特性が変化する。したがって、上記のように、中間領域の下端の深さのばらつきを110nm以下とすることで、量産時にIGBTの特性のばらつきを抑制することができる。
また、発明者らは、ボトムボディ領域を有さないIGBTにおいても、2つのゲート電極の間に存在する中間領域の下端の深さのばらつきΔD1が、IGBTの特性に大きく影響することを見出した。したがって、本明細書は、第2のIGBTを提供する。
本明細書により提供される第2のIGBTは、n型のエミッタ領域と、エミッタ領域の下側に形成されているp型のボディ領域と、ボディ領域の下側に形成されているn型の中間領域と、中間領域の下側に形成されており、n型不純物濃度が中間領域よりも低く、n型不純物濃度が略一定であるn型のドリフト領域と、ドリフト領域の下側に形成されているp型のコレクタ領域と、半導体基板の上面から、エミッタ領域、ボディ領域、及び、中間領域を貫通してドリフト領域に達する複数のトレンチと、トレンチ内に形成されており、エミッタ領域と中間領域の間のボディ領域に絶縁膜を介して対向しているゲート電極を有している。2つのゲート電極の間に存在する中間領域の下端の深さのばらつきが、110nm以下である。
なお、第2のIGBTにおける中間領域の下端の深さのばらつきは、当該中間領域のうちの最も深い箇所の下端の深さと、当該中間領域のうちの最も浅い箇所の下端の深さとの差である。図15は、2つのゲート電極の間に存在する中間領域の下端の深さのばらつきΔD1と、ゲート絶縁膜近傍の中間領域におけるn型不純物濃度C1の関係を示している。なお、図15では、n型不純物濃度C1として、規格化した値を示している。より詳細には、深さのばらつきΔD1がゼロである場合(シミュレーションにより算出した値)に対して、どの程度、n型不純物濃度が低くなるかを示している。図15から明らかなように、深さのばらつきΔD1が110nm以下である場合には、n型不純物濃度C1は略1%前後の値で一定となる。したがって、深さのばらつきΔD1が110nm以下であれば、深さのばらつきΔD1が変化しても、n型不純物濃度C1はほとんど変化しない。また、深さのばらつきΔD1が110nmより大きくなると、急激にn型不純物濃度C1が変化する。このため、深さのばらつきΔD1が110nmより大きいと、深さのばらつきΔD1が少し変化しただけで、IGBTの特性が変化する。したがって、上記のように、中間領域の下端の深さのばらつきを110nm以下とすることで、量産時にIGBTの特性のばらつきを抑制することができる。
Claims (12)
- n型のエミッタ領域と、
エミッタ領域の下側に形成されているp型のトップボディ領域と、
トップボディ領域の下側に形成されているn型の中間領域と、
中間領域の下側に形成されているp型のボトムボディ領域と、
ボトムボディ領域の下側に形成されているn型のドリフト領域と、
ドリフト領域に接しているp型のコレクタ領域と、
半導体基板の上面から、エミッタ領域、トップボディ領域、中間領域、及び、ボトムボディ領域を貫通してドリフト領域に達する複数のトレンチと、
トレンチ内に形成されており、エミッタ領域とドリフト領域の間のトップボディ領域、中間領域、及び、ボトムボディ領域に絶縁膜を介して対向しているゲート電極、
を有するIGBTの製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、半導体基板上及びトレンチ内に電極層を形成する工程と、
電極層の上面を平坦化する工程と、
電極層の上面の平坦化後に、半導体基板の上面側から、中間領域の深さに位置するとともにトレンチ内の電極層とトレンチ外の半導体基板とに跨る範囲にn型不純物を注入する工程、
を有する製造方法。 - n型不純物を注入する前記工程の後に、電極層の平坦化された部分を除去する工程をさらに有する請求項1の製造方法。
- n型不純物を注入する前記工程では、トレンチの上方の電極層の表面にマスク部材が存在しない状態でn型不純物を注入する請求項1または2の製造方法。
- n型のエミッタ領域と、
エミッタ領域の下側に形成されているp型のトップボディ領域と、
トップボディ領域の下側に形成されているn型の中間領域と、
中間領域の下側に形成されているp型のボトムボディ領域と、
ボトムボディ領域の下側に形成されているn型のドリフト領域と、
ドリフト領域に接しているp型のコレクタ領域と、
半導体基板の上面から、エミッタ領域、トップボディ領域、中間領域、及び、ボトムボディ領域を貫通してドリフト領域に達する複数のトレンチと、
トレンチ内に形成されており、エミッタ領域とドリフト領域の間のトップボディ領域、中間領域、及び、ボトムボディ領域に絶縁膜を介して対向しているゲート電極、
を有するIGBTの製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、トレンチ内に、ゲート電極の上面がトレンチの上端よりも下側に位置するように、ゲート電極を形成する工程と、
ゲート電極上にマスク部材を形成する工程、または、ゲート電極上において他の領域よりも厚くなるように半導体基板上にマスク部材を形成する工程と、
マスク部材の形成後に、半導体基板の上面側から、中間領域の深さに位置するとともにトレンチ内の電極層とトレンチ外の半導体基板とに跨る範囲にn型不純物を注入する工程、
を有する製造方法。 - マスク部材の少なくとも一部が、トレンチの上端よりも下側に位置するゲート電極の上面上に形成される請求項4の製造方法。
- マスク部材が、ゲート電極上において他の領域よりも厚くなるように半導体基板上に形成される請求項4または5の製造方法。
- n型のエミッタ領域と、
エミッタ領域の下側に形成されているp型のボディ領域と、
ボディ領域の下側に形成されているn型の中間領域と、
中間領域の下側に形成されており、n型不純物濃度が中間領域よりも低いn型のドリフト領域と、
ドリフト領域の下側に形成されているp型のコレクタ領域と、
半導体基板の上面から、エミッタ領域、ボディ領域、及び、中間領域を貫通してドリフト領域に達する複数のトレンチと、
トレンチ内に形成されており、エミッタ領域と中間領域の間のボディ領域に絶縁膜を介して対向しているゲート電極、
を有するIGBTの製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、半導体基板上及びトレンチ内に電極層を形成する工程と、
電極層の上面を平坦化する工程と、
電極層の上面の平坦化後に、半導体基板の上面側から、中間領域の深さに位置するとともにトレンチ内の電極層とトレンチ外の半導体基板とに跨る範囲にn型不純物を注入する工程、
を有する製造方法。 - n型不純物を注入する前記工程の後に、電極層の平坦化された部分を除去する工程をさらに有する請求項7の製造方法。
- n型不純物を注入する前記工程では、トレンチの上方の電極層の表面にマスク部材が存在しない状態でn型不純物を注入する請求項7または8の製造方法。
- n型のエミッタ領域と、
エミッタ領域の下側に形成されているp型のボディ領域と、
ボディ領域の下側に形成されているn型の中間領域と、
中間領域の下側に形成されており、n型不純物濃度が中間領域よりも低いn型のドリフト領域と、
ドリフト領域の下側に形成されているp型のコレクタ領域と、
半導体基板の上面から、エミッタ領域、ボディ領域、及び、中間領域を貫通してドリフト領域に達する複数のトレンチと、
トレンチ内に形成されており、エミッタ領域と中間領域の間のボディ領域に絶縁膜を介して対向しているゲート電極、
を有するIGBTの製造方法であって、
半導体基板の上面にトレンチを形成する工程と、
トレンチ内に絶縁膜を形成する工程と、
絶縁膜の形成後に、トレンチ内に、ゲート電極の上面がトレンチの上端よりも下側に位置するように、ゲート電極を形成する工程と、
ゲート電極上にマスク部材を形成する工程、または、ゲート電極上において他の領域よりも厚くなるように半導体基板上にマスク部材を形成する工程と、
マスク部材の形成後に、半導体基板の上面側から、中間領域の深さに位置するとともにトレンチ内の電極層とトレンチ外の半導体基板とに跨る範囲にn型不純物を注入する工程、
を有する製造方法。 - マスク部材の少なくとも一部が、トレンチの上端よりも下側に位置するゲート電極の上面上に形成される請求項10の製造方法。
- マスク部材が、ゲート電極上において他の領域よりも厚くなるように半導体基板上に形成される請求項10または11の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/053371 WO2013121519A1 (ja) | 2012-02-14 | 2012-02-14 | Igbt、及び、igbtの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013121519A1 JPWO2013121519A1 (ja) | 2015-05-11 |
JP5895947B2 true JP5895947B2 (ja) | 2016-03-30 |
Family
ID=48983683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558611A Active JP5895947B2 (ja) | 2012-02-14 | 2012-02-14 | Igbtの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9608071B2 (ja) |
JP (1) | JP5895947B2 (ja) |
DE (1) | DE112012005869B4 (ja) |
WO (1) | WO2013121519A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6245107B2 (ja) | 2014-08-06 | 2017-12-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6036765B2 (ja) * | 2014-08-22 | 2016-11-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6152861B2 (ja) * | 2015-02-09 | 2017-06-28 | トヨタ自動車株式会社 | ダイオードの製造方法 |
DE102017107174B4 (de) | 2017-04-04 | 2020-10-08 | Infineon Technologies Ag | IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT |
DE102017124871B4 (de) | 2017-10-24 | 2021-06-17 | Infineon Technologies Ag | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung |
DE102017124872B4 (de) | 2017-10-24 | 2021-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit |
JP7003688B2 (ja) * | 2018-01-25 | 2022-01-20 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP7484093B2 (ja) * | 2019-06-24 | 2024-05-16 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459868A (en) * | 1987-08-29 | 1989-03-07 | Fuji Electric Co Ltd | Semiconductor device having insulating gate |
JPH0368173A (ja) | 1989-08-05 | 1991-03-25 | Fuji Electric Co Ltd | 半導体装置 |
JP3288218B2 (ja) | 1995-03-14 | 2002-06-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US6040599A (en) | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
JP2005268679A (ja) * | 2004-03-22 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
CN100514675C (zh) | 2004-05-12 | 2009-07-15 | 株式会社丰田中央研究所 | 半导体器件 |
JP4575713B2 (ja) | 2004-05-31 | 2010-11-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
KR100549580B1 (ko) | 2004-06-24 | 2006-02-08 | 주식회사 하이닉스반도체 | 리세스 채널 구조를 갖는 반도체 소자의 제조 방법 |
JP4773182B2 (ja) * | 2005-10-28 | 2011-09-14 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP5089191B2 (ja) * | 2007-02-16 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP5443670B2 (ja) | 2007-02-20 | 2014-03-19 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
JP2008235399A (ja) | 2007-03-19 | 2008-10-02 | Toshiba Corp | トレンチ型電力用半導体装置及びその製造方法 |
JP2008251620A (ja) * | 2007-03-29 | 2008-10-16 | Toyota Motor Corp | 半導体装置とその製造方法 |
DE102007018367B4 (de) | 2007-04-18 | 2013-09-05 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP4544360B2 (ja) * | 2008-10-24 | 2010-09-15 | トヨタ自動車株式会社 | Igbtの製造方法 |
JP5261137B2 (ja) * | 2008-11-04 | 2013-08-14 | 株式会社豊田中央研究所 | バイポーラ型半導体装置 |
JP2011071161A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体素子及びその製造方法 |
-
2012
- 2012-02-14 WO PCT/JP2012/053371 patent/WO2013121519A1/ja active Application Filing
- 2012-02-14 JP JP2013558611A patent/JP5895947B2/ja active Active
- 2012-02-14 US US14/378,366 patent/US9608071B2/en active Active
- 2012-02-14 DE DE112012005869.0T patent/DE112012005869B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
US9608071B2 (en) | 2017-03-28 |
JPWO2013121519A1 (ja) | 2015-05-11 |
US20150008479A1 (en) | 2015-01-08 |
CN104115274A (zh) | 2014-10-22 |
WO2013121519A1 (ja) | 2013-08-22 |
DE112012005869B4 (de) | 2021-09-23 |
DE112012005869T5 (de) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5895947B2 (ja) | Igbtの製造方法 | |
JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
US8587054B2 (en) | Trench MOSFET with resurf stepped oxide and diffused drift region | |
JP5745997B2 (ja) | スイッチング素子とその製造方法 | |
US8373224B2 (en) | Super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
US8723317B2 (en) | Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process | |
TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
US8372717B2 (en) | Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
JP6290526B2 (ja) | 半導体装置およびその製造方法 | |
US20210028305A1 (en) | Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area | |
JP2006128507A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US10431681B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
JP6170812B2 (ja) | 半導体装置の製造方法 | |
JP5401826B2 (ja) | 半導体装置 | |
JP2018505566A (ja) | 半導体超接合パワーデバイス及びその製造方法 | |
JP6454447B2 (ja) | 半導体装置の製造方法 | |
US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
US8642427B1 (en) | Semiconductor device and method for fabricating the same | |
TW201606857A (zh) | 半導體裝置之製造方法 | |
US9059237B2 (en) | Semiconductor device having an insulated gate bipolar transistor | |
JP6563689B2 (ja) | 絶縁ゲート型スイッチング素子の製造方法 | |
JP6976286B2 (ja) | 半導体装置 | |
JP2014179595A (ja) | 半導体装置およびその製造方法 | |
KR102554248B1 (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
JP2012160601A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5895947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |