JP5401826B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5401826B2 JP5401826B2 JP2008127524A JP2008127524A JP5401826B2 JP 5401826 B2 JP5401826 B2 JP 5401826B2 JP 2008127524 A JP2008127524 A JP 2008127524A JP 2008127524 A JP2008127524 A JP 2008127524A JP 5401826 B2 JP5401826 B2 JP 5401826B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- semiconductor device
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ドリフト層内に伸びているトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置に関する。特に、半導体装置がオフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの時間を短縮化することができる半導体装置に関する。
なお、以下の説明では、半導体装置がＭＯＳＦＥＴである場合について説明するが、本発明は、ＩＧＢＴ等の他の半導体装置にも適用することができる。ＩＧＢＴの場合には、上記した「主電極間の抵抗が定常状態のオン抵抗に低下するまでの時間」を、「主電極間の電圧が定常状態のオン電圧に低下するまでの時間」と読みかえるものとする。
なお、以下の説明では、半導体装置がＭＯＳＦＥＴである場合について説明するが、本発明は、ＩＧＢＴ等の他の半導体装置にも適用することができる。ＩＧＢＴの場合には、上記した「主電極間の抵抗が定常状態のオン抵抗に低下するまでの時間」を、「主電極間の電圧が定常状態のオン電圧に低下するまでの時間」と読みかえるものとする。
ドリフト層内に伸びているトレンチの底面を取り囲んでいるとともに、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置が知られている。特許文献１に、上記構成を備えているトレンチゲート型のＭＯＳＦＥＴが開示されている。本出願に添付した図３７に示すように、半導体層１１１に形成されているＭＯＳＦＥＴ１００は、n型のソース領域１２０と、p型のボディコンタクト領域１３０と、p型のボディ層１６０と、n-型のドリフト層１７０と、n+型のドレイン領域１７２を備えている。また、ＭＯＳＦＥＴ１００は、ソース領域１２０とボディ層１６０を貫通してドリフト層１７０に達しているトレンチＴを備えている。トレンチＴの深部は埋込絶縁体１９５によって充填されている。トレンチＴの浅部にはトレンチゲート電極１４５が収容されている。トレンチゲート電極１４５は、ゲート絶縁膜１５０で覆われている。ドリフト層１７０内に伸びているトレンチＴの底面を取り囲む範囲に、電気的にフローティング状態のp型の埋込拡散領域１９０が形成されている。
ソース領域１２０とボディコンタクト領域１３０をソース電極（図示していない一方の主電極）に接続して接地し、ドレイン領域１７２をドレイン電極（図示していない他方の主電極）に接続して正電圧を印加している状態で、トレンチゲート電極１４５に印加する電圧を０Ｖとする。すると、半導体層１１１内でキャリアが追い出された領域に空乏層が形成される。空乏層はボディ層１６０とドリフト層１７０のpn接合界面から伸びる。また、空乏層は埋込拡散領域１９０とドリフト層１７０のpn接合界面からも伸びる。これにより、ＭＯＳＦＥＴ１００はオフ状態となる。ＭＯＳＦＥＴ１００には埋込拡散領域１９０が形成されているために、埋込拡散領域１９０が形成されていない構造と比較すると、ドリフト層１７０の広い範囲に空乏層が拡がる。２箇所のpn接合界面で電界強度を分担することができるので、ソース領域１２０とドレイン領域１７２間の耐圧を向上させることができる。
ソース電極を接地し、ドレイン電極に正電圧を印加している状態で、トレンチゲート電極１４５に閾値以上のゲート電圧を印加する。すると、空乏層が形成されていた領域に、ボディコンタクト領域１３０を介して少数キャリア（ＭＯＳＦＥＴ１００ではホール）が供給されて空乏層が狭くなる。また、p型のボディ層１６０のうちでゲート絶縁膜１５０を介してトレンチゲート電極１４５と対向する箇所がn型に反転し、チャネル領域（図示していない）が形成される。キャリア（ＭＯＳＦＥＴ１００では電子）が、ソース領域１２０からチャネル領域を介してドレイン領域１７２に移動し、ソース領域１２０とドレイン領域１７２の間を電流が流れる。これにより、ＭＯＳＦＥＴ１００がオン状態となる。定常状態では、ソース領域１２０とドレイン領域１７２間の電圧（ドレイン・ソース間電圧Ｖｄｓ）は極めて小さく、０Ｖに近い電圧となる。ソース領域１２０とドレイン領域１７２間の抵抗（主電極間の抵抗）は極めて小さくなり、いわゆる「オン抵抗」となる。
しかしながら、上記したように埋込拡散領域１９０を備えている構成には問題点があった。埋込拡散領域１９０はボディ層１６０と分離されている。このため、ＭＯＳＦＥＴ１００がオフ状態からオン状態に移行する際に、埋込拡散領域１９０にホールが速やかに供給され難かった。このため、埋込拡散領域１９０とドリフト層１７０のpn接合界面から伸びている空乏層が狭くなり難かった。空乏層が縮小するのに時間を要するために、ソース領域１２０とドレイン領域１７２間の抵抗がオン抵抗にまで低下するタイミングが遅れてしまう。すなわち、トレンチゲート電極１４５に閾値以上のゲート電圧を印加するタイミングからドレイン・ソース間抵抗がオン抵抗に低下するタイミングまでの時間が長かった。
特許文献２には、上記した遅れ時間を短縮化するために、図３８に示すように、トレンチＴの長手方向の端面１４５ａにゲート絶縁膜１５０を介して対向する領域に、ホール移動領域１８０を形成したＭＯＳＦＥＴ１０１が開示されている。ホール移動領域１８０は、p型不純物を低濃度に含んでいる。ホール移動領域１８０は、p型のボディ層１６０と、p型の埋込拡散領域１９０の双方に導通している。
p型のホール移動領域１８０を設けると、ＭＯＳＦＥＴ１０１がオフ状態からオン状態に移行する際に、p型のボディコンタクト領域１３０（図３７参照）と、p型のボディ層１６０と、p型のホール移動領域１８０を介して、p型の埋込拡散領域１９０にホールを速やかに供給することができる。このために、埋込拡散領域１９０とドリフト層１７０のpn接合界面から形成された空乏層を速やかに狭くすることができる。これにより、ＭＯＳＦＥＴ１０１がオフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
なお、特許文献２の技術は、本出願の優先権主張の基礎となる出願（特願２００７−２３１９１０）の出願時点ではまだ公開されていなかったことに留意されたい。
p型のホール移動領域１８０を設けると、ＭＯＳＦＥＴ１０１がオフ状態からオン状態に移行する際に、p型のボディコンタクト領域１３０（図３７参照）と、p型のボディ層１６０と、p型のホール移動領域１８０を介して、p型の埋込拡散領域１９０にホールを速やかに供給することができる。このために、埋込拡散領域１９０とドリフト層１７０のpn接合界面から形成された空乏層を速やかに狭くすることができる。これにより、ＭＯＳＦＥＴ１０１がオフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
なお、特許文献２の技術は、本出願の優先権主張の基礎となる出願（特願２００７−２３１９１０）の出願時点ではまだ公開されていなかったことに留意されたい。
特許文献２の技術により、半導体装置がオフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を、従来の技術よりも短縮化することに成功している。
しかしながら、特許文献２の技術によっても、その遅れ時間の短縮化が不充分な場合があった。例えば、半導体装置のチップサイズが大きくなると、半導体装置がオフ状態からオン状態となる際に、空乏層を狭くするためにトレンチ底面を取り囲んでいる埋込拡散領域に供給するべき少数キャリアの量が多くなる。遅れ時間の短縮化のためには、埋込拡散領域に少数キャリアをさらに速やかに供給する必要がある。
本発明は、上記の問題点を解決するために創案された。すなわち、本発明は、ドリフト層内に伸びているトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置について、オフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの時間をさらに短縮化する技術を提供する。
しかしながら、特許文献２の技術によっても、その遅れ時間の短縮化が不充分な場合があった。例えば、半導体装置のチップサイズが大きくなると、半導体装置がオフ状態からオン状態となる際に、空乏層を狭くするためにトレンチ底面を取り囲んでいる埋込拡散領域に供給するべき少数キャリアの量が多くなる。遅れ時間の短縮化のためには、埋込拡散領域に少数キャリアをさらに速やかに供給する必要がある。
本発明は、上記の問題点を解決するために創案された。すなわち、本発明は、ドリフト層内に伸びているトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置について、オフ状態からオン状態に移行する際に、主電極間の抵抗が定常状態のオン抵抗に低下するまでの時間をさらに短縮化する技術を提供する。
前記したように、従来の技術では、トレンチの底面を取り囲んでいる不純物拡散領域に少数キャリアが供給されるスピードが遅い。その原因を研究したところ、ボディコンタクト領域とホール移動領域の間に介在しているボディ層の抵抗が大きいことが重要な原因であることが判ってきた。本発明は、この知見に基づいて創作された。
本発明の半導体装置は、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域を備えている。
半導体装置を構成する半導体層には、長手方向に伸びる側面と底面と、端面を備えているトレンチが形成されている。ゲート絶縁膜は、トレンチの側面と底面と端面を覆っている。トレンチゲート電極は、ゲート絶縁膜で覆われた状態でトレンチ内に収容されている。キャリア供給領域は、第１導電型であり、ゲート絶縁膜を介してトレンチゲート電極に対向する範囲に形成されており、半導体層の表面の一部の範囲において露出している。ボディコンタクト領域は、第２導電型であり、半導体層の表面の前記一部の範囲（キャリア供給領域が表面の露出している範囲）とは異なる範囲において露出している。ボディ層は、第２導電型であり、キャリア供給領域とボディコンタクト領域を取囲むとともにこれらの領域に接している。ボディ層のうちのトレンチの側面に接している範囲では、ボディ層がトレンチゲート電極の最深部よりも浅い範囲に形成されている。ドリフト層は、第１導電型であり、ボディ層によってキャリア供給領域とボディコンタクト領域から分離されており、ボディ層に接しており、ボディ層よりも半導体層の深部側に形成されている。トレンチ底面囲繞領域は、第２導電型であり、ドリフト層内においてトレンチの底面を取り囲む範囲に形成されている。トレンチ端面対向領域は、第２導電型であり、トレンチの端面にゲート絶縁膜を介して対向する範囲に形成されている。トレンチ端面対向領域は、第２導電型のボディ層と第２導電型のトレンチ底面囲繞領域の双方に導通している。トレンチ端面対向領域は、図２９のホール移動領域８０に対応する。
トレンチ端面対向領域に接している範囲のボディ層の最深部は、トレンチの側面に接している範囲のボディ層の最深部よりも深い。
上記した半導体装置は、ＭＯＳＦＥＴやＩＧＢＴ等として機能する。
本発明の半導体装置は、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域を備えている。
半導体装置を構成する半導体層には、長手方向に伸びる側面と底面と、端面を備えているトレンチが形成されている。ゲート絶縁膜は、トレンチの側面と底面と端面を覆っている。トレンチゲート電極は、ゲート絶縁膜で覆われた状態でトレンチ内に収容されている。キャリア供給領域は、第１導電型であり、ゲート絶縁膜を介してトレンチゲート電極に対向する範囲に形成されており、半導体層の表面の一部の範囲において露出している。ボディコンタクト領域は、第２導電型であり、半導体層の表面の前記一部の範囲（キャリア供給領域が表面の露出している範囲）とは異なる範囲において露出している。ボディ層は、第２導電型であり、キャリア供給領域とボディコンタクト領域を取囲むとともにこれらの領域に接している。ボディ層のうちのトレンチの側面に接している範囲では、ボディ層がトレンチゲート電極の最深部よりも浅い範囲に形成されている。ドリフト層は、第１導電型であり、ボディ層によってキャリア供給領域とボディコンタクト領域から分離されており、ボディ層に接しており、ボディ層よりも半導体層の深部側に形成されている。トレンチ底面囲繞領域は、第２導電型であり、ドリフト層内においてトレンチの底面を取り囲む範囲に形成されている。トレンチ端面対向領域は、第２導電型であり、トレンチの端面にゲート絶縁膜を介して対向する範囲に形成されている。トレンチ端面対向領域は、第２導電型のボディ層と第２導電型のトレンチ底面囲繞領域の双方に導通している。トレンチ端面対向領域は、図２９のホール移動領域８０に対応する。
トレンチ端面対向領域に接している範囲のボディ層の最深部は、トレンチの側面に接している範囲のボディ層の最深部よりも深い。
上記した半導体装置は、ＭＯＳＦＥＴやＩＧＢＴ等として機能する。
半導体装置がオフ状態からオン状態に移行するときに、少数キャリア（nチャネルの半導体装置の場合にはホール）が、第２導電型（nチャネルの半導体装置の場合にはp型）のボディコンタクト領域と、第２導電型のボディ層と、第２導電型のトレンチ端面対向領域を介して、第２導電型のトレンチ底面囲繞領域に供給される。これにより、トレンチ端面囲繞領域と、第１導電型（nチャネルの半導体装置の場合にはn型）のドリフト層の境界から伸びている空乏層が狭くなる。主電極間の抵抗が定常状態のオン抵抗にまで低下する時間を短縮化することができる。
また、半導体装置がオフ状態からオン状態に移行する際に、トレンチの側面において薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層に、第１導電型のチャネル領域が形成される。トレンチの側面では、ボディ層にチャネル領域が形成されると、第１導電型のキャリア供給領域から第１導電型のチャネル領域を介して第１導電型のドリフト層にキャリアが供給される。これにより、半導体装置に電流が流れる。チャネル領域がキャリア供給領域からドリフト層に至るまで確実に形成されるためには、トレンチの側面では、ボディ層の最深部が、トレンチゲート電極の最深部よりも浅い構造であることが好ましい。従来は、半導体装置がオフ状態からオン状態に移行する際には、トレンチの端面において薄いゲート絶縁膜を介してトレンチゲート電極に対向している第２導電型のトレンチ端面対向領域にもチャネル領域が形成されていた。特に、薄いゲート絶縁膜に囲まれているトレンチゲート電極と、第１導電型のドリフト層との間に存在する範囲のトレンチ端面対向領域は、導電型が反転し易かった。この範囲のトレンチ端面対向領域には、容易にチャネル領域が形成されていた。チャネル領域は、前述した少数キャリアの供給経路とは反対導電型である。少数キャリア供給経路にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。
また、半導体装置がオフ状態からオン状態に移行する際に、トレンチの側面において薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層に、第１導電型のチャネル領域が形成される。トレンチの側面では、ボディ層にチャネル領域が形成されると、第１導電型のキャリア供給領域から第１導電型のチャネル領域を介して第１導電型のドリフト層にキャリアが供給される。これにより、半導体装置に電流が流れる。チャネル領域がキャリア供給領域からドリフト層に至るまで確実に形成されるためには、トレンチの側面では、ボディ層の最深部が、トレンチゲート電極の最深部よりも浅い構造であることが好ましい。従来は、半導体装置がオフ状態からオン状態に移行する際には、トレンチの端面において薄いゲート絶縁膜を介してトレンチゲート電極に対向している第２導電型のトレンチ端面対向領域にもチャネル領域が形成されていた。特に、薄いゲート絶縁膜に囲まれているトレンチゲート電極と、第１導電型のドリフト層との間に存在する範囲のトレンチ端面対向領域は、導電型が反転し易かった。この範囲のトレンチ端面対向領域には、容易にチャネル領域が形成されていた。チャネル領域は、前述した少数キャリアの供給経路とは反対導電型である。少数キャリア供給経路にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。
上記した半導体装置のトレンチ端面対向領域に接している範囲のボディ層の最深部は、トレンチの側面に接している範囲のボディ層の最深部よりも深い。この範囲のボディ層が深いことにより、上記した半導体装置のトレンチの端面において、薄いゲート絶縁膜に囲まれているトレンチゲート電極とドリフト層との間に存在するトレンチ端面対向領域が小さくなる。したがって、トレンチ端面対向領域に、少数キャリアの移動を妨げるチャネル領域が形成され難い。半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路を介してトレンチ底面囲繞領域に速やかに供給することができる。これにより、トレンチ底面囲繞領域とドリフト領域に境界から伸びている空乏層が急速に狭くなる。主電極間の抵抗が定常状態のオン抵抗にまで低下する時間をさらに短縮化することができる。
上記した半導体装置のトレンチ端面対向領域に接している範囲のボディ層が、トレンチゲート電極の最深部よりも深く伸びていることが好ましい。
この構成によると、トレンチの端面において、薄いゲート絶縁膜に囲まれているトレンチゲート電極とドリフト層との間に存在するトレンチ端面対向領域がない。したがって、トレンチ端面対向領域に、チャネル領域が一層形成され難い。
この構成によると、トレンチの端面において、薄いゲート絶縁膜に囲まれているトレンチゲート電極とドリフト層との間に存在するトレンチ端面対向領域がない。したがって、トレンチ端面対向領域に、チャネル領域が一層形成され難い。
上記した半導体装置では、トレンチの底面を覆うゲート絶縁膜の膜厚が、トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚いことが好ましい。通常であれば膜と称さないほど厚い絶縁体であってもかまわない。
この場合には、半導体装置がオフ状態のときに、トレンチの底面を覆う厚いゲート絶縁膜によって主電極間に印加される電位差による電界のピークを分散することができる。半導体装置の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
この場合には、半導体装置がオフ状態のときに、トレンチの底面を覆う厚いゲート絶縁膜によって主電極間に印加される電位差による電界のピークを分散することができる。半導体装置の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
上記した半導体装置では、トレンチの端面を覆うゲート絶縁膜の膜厚が、トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚いことが好ましい。
半導体装置がオフ状態からオン状態に移行する際に、薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層にチャネル領域が形成される。チャネル領域は、前述した少数キャリア供給経路とは反対導電型である。少数キャリア供給経路となる領域にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、トレンチの長手方向の端面が厚いゲート絶縁膜で覆われているために、その厚いゲート絶縁膜がトレンチ内に形成されている範囲のトレンチ側面に接しているボディ層と、トレンチの長手方向端面に接しているトレンチ端面対向領域にチャネル領域が形成されない。すなわち、少数キャリア供給経路となる領域にチャネル領域が形成されない。したがって、半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。
半導体装置がオフ状態からオン状態に移行する際に、薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層にチャネル領域が形成される。チャネル領域は、前述した少数キャリア供給経路とは反対導電型である。少数キャリア供給経路となる領域にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、トレンチの長手方向の端面が厚いゲート絶縁膜で覆われているために、その厚いゲート絶縁膜がトレンチ内に形成されている範囲のトレンチ側面に接しているボディ層と、トレンチの長手方向端面に接しているトレンチ端面対向領域にチャネル領域が形成されない。すなわち、少数キャリア供給経路となる領域にチャネル領域が形成されない。したがって、半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。
上記した半導体装置は、さらに、半導体層の表面を覆う表面絶縁膜を備えていることが好ましい。この場合、表面絶縁膜の少なくとも一部の範囲の膜厚が、トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚く、表面絶縁膜のうちのトレンチの側面を覆うゲート絶縁膜よりも厚い範囲と、トレンチの端面を覆うゲート絶縁膜のうちのトレンチの側面を覆うゲート絶縁膜よりも厚い範囲とが、離間していることが好ましい。
表面絶縁膜の厚い範囲と、トレンチの端面を覆うゲート絶縁膜の厚い範囲を形成した後に、熱処理工程（例えば、トレンチの側面を熱酸化してゲート絶縁膜を形成する工程）を実施することがある。この際に、表面絶縁膜の厚い範囲と、トレンチの端面を覆うゲート絶縁膜の厚い範囲とが、トレンチの端面上で連続していると、絶縁膜と半導体層との熱膨張率の違い等に起因してトレンチ端面近傍の半導体層にクラックが発生することがある。上記した構成によると、表面絶縁膜の厚い範囲とトレンチの端面を覆うゲート絶縁膜の厚い範囲とが離間しており、半導体層にクラックが発生し難い。
表面絶縁膜の厚い範囲と、トレンチの端面を覆うゲート絶縁膜の厚い範囲を形成した後に、熱処理工程（例えば、トレンチの側面を熱酸化してゲート絶縁膜を形成する工程）を実施することがある。この際に、表面絶縁膜の厚い範囲と、トレンチの端面を覆うゲート絶縁膜の厚い範囲とが、トレンチの端面上で連続していると、絶縁膜と半導体層との熱膨張率の違い等に起因してトレンチ端面近傍の半導体層にクラックが発生することがある。上記した構成によると、表面絶縁膜の厚い範囲とトレンチの端面を覆うゲート絶縁膜の厚い範囲とが離間しており、半導体層にクラックが発生し難い。
また、本発明は、以下の半導体装置をも実現する。
本発明の半導体装置は、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域と、ゲート導通層を備えていている。
半導体装置を構成する半導体層には、複数本のトレンチが形成されている。各々のトレンチは、半導体層の表面から深さ方向に伸びており、他のトレンチとの間に間隔を設けた状態で他のトレンチと平行に半導体層の表面に沿って長手方向に伸びており、複数本のトレンチの長手方向の端面は同一平面内に揃っている。ゲート絶縁膜は、各々のトレンチの内面を覆っている。トレンチゲート電極は、ゲート絶縁膜で覆われた状態で各々のトレンチ内に収容されている。キャリア供給領域は、第１導電型であり、ゲート絶縁膜を介してトレンチゲート電極に対向する範囲に形成されており、隣接するトレンチ間に存在する半導体層の表面の一部の範囲において露出している。半導体装置がユニポーラタイプであれば、キャリア供給領域はソース領域であり、半導体装置がバイポーラタイプであれば、キャリア供給領域はエミッタ領域である。ボディコンタクト領域は、第２導電型であり、隣接するトレンチ間に存在する半導体層の表面の前記一部の範囲（キャリア供給領域が露出している範囲）とは異なる範囲において露出している。ボディ層は、第２導電型であり、キャリア供給領域とボディコンタクト領域を取囲むとともにこれらの領域に接しており、各々のトレンチ内に収容されているトレンチゲート電極の最深部よりも浅い範囲に形成されている。ドリフト層は、第１導電型であり、ボディ層によってキャリア供給領域とボディコンタクト領域から分離されており、ボディ層に接しており、ボディ層よりも半導体層の深部側に形成されている。トレンチ底面囲繞領域は、第２導電型であり、ドリフト層内においてトレンチの底面を取り囲む範囲に形成されている。トレンチ端面対向領域は、第２導電型であり、各々のトレンチの長手方向の端面にゲート絶縁膜を介して対向する範囲に形成されており、第２導電型のボディ層と第２導電型のトレンチ底面囲繞領域の双方に導通している。トレンチ端面対向領域は、図１のホール移動領域１８０に対応する。
ゲート導通層は、複数本のトレンチの長手方向の端面近傍の半導体層の表面においてトレンチの長手方向と交差する方向に伸びて複数本のトレンチの間に亘っており、各々のトレンチゲート電極に導通している。上面視したときにトレンチが長く伸びている側（半導体層の中央に向いている側）のゲート導通層には凸状部と凹状部が形成されており、各々のトレンチゲート電極に対応する位置に凸状部が配置されており、隣接するトレンチ間に存在する半導体層の表面が露出する範囲に凹状部が配置されている。ゲート導通層と半導体層との間には絶縁膜が配置されている。本発明の半導体装置では、ゲート導通層の凹状部において露出する半導体層にボディコンタクト領域が形成されている。
上記した半導体装置は、ＭＯＳＦＥＴやＩＧＢＴとして機能する。
トレンチゲート電極とゲート導通層は、同一のプロセスで連続的に形成されていてもよいし、別のプロセスに分けて形成されていてもよい。
一般的に、半導体層に複数本のトレンチが形成されている場合には、トレンチの長手方向の端面近傍の半導体層の表面に、各トレンチ内に収容されているトレンチゲート電極に導通するゲート導通層が形成される。従来のゲート導通層は、上面視したときに略長方形に形成されていた。また、一般的に、ボディコンタクト領域は、ゲート導通層を形成した後に、隣接するトレンチ間に存在する半導体層の表面から第２導電型の不純物イオンを注入することによって形成する。ゲート導通層で覆われている範囲には不純物イオンを注入することができない。従来は、ゲート導通層の中央寄りの辺に凹状部が形成されていなかったため、ボディコンタクト領域とトレンチ端面対向領域が相当な距離をもって離間していた。
本発明の半導体装置のゲート導通層は、上面視したときにトレンチが長く伸びている側（すなわち、半導体層の中央を向いている側のゲート導通層の辺）に、凸状部と凹状部が形成されている。凹状部が、隣接するトレンチ間に存在する半導体層の表面が露出する範囲に配置されている。したがって、凹状部において露出する半導体層の表面にもボディコンタクト領域を形成することができる。ボディコンタクト領域とトレンチ端面対向領域の距離を縮小することができる。
半導体装置がオフ状態からオン状態に移行するときに、少数キャリア（nチャネルの半導体装置の場合にはホール）は、ボディコンタクト領域と、ボディ層と、トレンチ端面対向領域を介して、トレンチ底面囲繞領域に供給される。この少数キャリアの供給経路のうち、ボディ層は不純物濃度が薄い領域であるため、少数キャリアが比較的通り難い。さりとて、ゲートオン電圧を低く抑える必要があるために、ボディ層の不純物濃度を濃くすることもできない。上記した半導体装置によると、ボディコンタクト領域とトレンチ端面対向領域の距離を縮小することができるので、少数キャリアがボディ層内を移動する距離を縮小することができる。したがって、半導体装置がオフ状態からオン状態に移行する際に、ボディコンタクト領域からトレンチ底面囲繞領域に速やかに少数キャリアを供給することができる。この結果、トレンチ底面囲繞領域の周囲に形成された空乏層を速やかに狭くすることができ、主電極間の抵抗が定常状態のオン抵抗にまで低下する時間を短縮化することができる。
一方、上記した半導体装置では、ゲート導通層の凸状部が各々のトレンチゲート電極に対向する位置に配置されている。これにより、ゲート導通層と各々のトレンチゲート電極を確実に導通させることができる。
本発明の半導体装置は、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域と、ゲート導通層を備えていている。
半導体装置を構成する半導体層には、複数本のトレンチが形成されている。各々のトレンチは、半導体層の表面から深さ方向に伸びており、他のトレンチとの間に間隔を設けた状態で他のトレンチと平行に半導体層の表面に沿って長手方向に伸びており、複数本のトレンチの長手方向の端面は同一平面内に揃っている。ゲート絶縁膜は、各々のトレンチの内面を覆っている。トレンチゲート電極は、ゲート絶縁膜で覆われた状態で各々のトレンチ内に収容されている。キャリア供給領域は、第１導電型であり、ゲート絶縁膜を介してトレンチゲート電極に対向する範囲に形成されており、隣接するトレンチ間に存在する半導体層の表面の一部の範囲において露出している。半導体装置がユニポーラタイプであれば、キャリア供給領域はソース領域であり、半導体装置がバイポーラタイプであれば、キャリア供給領域はエミッタ領域である。ボディコンタクト領域は、第２導電型であり、隣接するトレンチ間に存在する半導体層の表面の前記一部の範囲（キャリア供給領域が露出している範囲）とは異なる範囲において露出している。ボディ層は、第２導電型であり、キャリア供給領域とボディコンタクト領域を取囲むとともにこれらの領域に接しており、各々のトレンチ内に収容されているトレンチゲート電極の最深部よりも浅い範囲に形成されている。ドリフト層は、第１導電型であり、ボディ層によってキャリア供給領域とボディコンタクト領域から分離されており、ボディ層に接しており、ボディ層よりも半導体層の深部側に形成されている。トレンチ底面囲繞領域は、第２導電型であり、ドリフト層内においてトレンチの底面を取り囲む範囲に形成されている。トレンチ端面対向領域は、第２導電型であり、各々のトレンチの長手方向の端面にゲート絶縁膜を介して対向する範囲に形成されており、第２導電型のボディ層と第２導電型のトレンチ底面囲繞領域の双方に導通している。トレンチ端面対向領域は、図１のホール移動領域１８０に対応する。
ゲート導通層は、複数本のトレンチの長手方向の端面近傍の半導体層の表面においてトレンチの長手方向と交差する方向に伸びて複数本のトレンチの間に亘っており、各々のトレンチゲート電極に導通している。上面視したときにトレンチが長く伸びている側（半導体層の中央に向いている側）のゲート導通層には凸状部と凹状部が形成されており、各々のトレンチゲート電極に対応する位置に凸状部が配置されており、隣接するトレンチ間に存在する半導体層の表面が露出する範囲に凹状部が配置されている。ゲート導通層と半導体層との間には絶縁膜が配置されている。本発明の半導体装置では、ゲート導通層の凹状部において露出する半導体層にボディコンタクト領域が形成されている。
上記した半導体装置は、ＭＯＳＦＥＴやＩＧＢＴとして機能する。
トレンチゲート電極とゲート導通層は、同一のプロセスで連続的に形成されていてもよいし、別のプロセスに分けて形成されていてもよい。
一般的に、半導体層に複数本のトレンチが形成されている場合には、トレンチの長手方向の端面近傍の半導体層の表面に、各トレンチ内に収容されているトレンチゲート電極に導通するゲート導通層が形成される。従来のゲート導通層は、上面視したときに略長方形に形成されていた。また、一般的に、ボディコンタクト領域は、ゲート導通層を形成した後に、隣接するトレンチ間に存在する半導体層の表面から第２導電型の不純物イオンを注入することによって形成する。ゲート導通層で覆われている範囲には不純物イオンを注入することができない。従来は、ゲート導通層の中央寄りの辺に凹状部が形成されていなかったため、ボディコンタクト領域とトレンチ端面対向領域が相当な距離をもって離間していた。
本発明の半導体装置のゲート導通層は、上面視したときにトレンチが長く伸びている側（すなわち、半導体層の中央を向いている側のゲート導通層の辺）に、凸状部と凹状部が形成されている。凹状部が、隣接するトレンチ間に存在する半導体層の表面が露出する範囲に配置されている。したがって、凹状部において露出する半導体層の表面にもボディコンタクト領域を形成することができる。ボディコンタクト領域とトレンチ端面対向領域の距離を縮小することができる。
半導体装置がオフ状態からオン状態に移行するときに、少数キャリア（nチャネルの半導体装置の場合にはホール）は、ボディコンタクト領域と、ボディ層と、トレンチ端面対向領域を介して、トレンチ底面囲繞領域に供給される。この少数キャリアの供給経路のうち、ボディ層は不純物濃度が薄い領域であるため、少数キャリアが比較的通り難い。さりとて、ゲートオン電圧を低く抑える必要があるために、ボディ層の不純物濃度を濃くすることもできない。上記した半導体装置によると、ボディコンタクト領域とトレンチ端面対向領域の距離を縮小することができるので、少数キャリアがボディ層内を移動する距離を縮小することができる。したがって、半導体装置がオフ状態からオン状態に移行する際に、ボディコンタクト領域からトレンチ底面囲繞領域に速やかに少数キャリアを供給することができる。この結果、トレンチ底面囲繞領域の周囲に形成された空乏層を速やかに狭くすることができ、主電極間の抵抗が定常状態のオン抵抗にまで低下する時間を短縮化することができる。
一方、上記した半導体装置では、ゲート導通層の凸状部が各々のトレンチゲート電極に対向する位置に配置されている。これにより、ゲート導通層と各々のトレンチゲート電極を確実に導通させることができる。
上記した半導体装置では、トレンチ端面対向領域に含まれている第２導電型の不純物の濃度が、トレンチ底面囲繞領域に含まれている第２導電型の不純物の濃度よりも低いことが好ましい。
この場合には、半導体装置がオン状態からオフ状態に移行する際に、トレンチ底面囲繞領域に先立ってトレンチ端面対向領域が空乏化する。半導体装置がオン状態からオフ状態に移行する際に、トレンチ底面囲繞領域が迅速に電気的にフローティングな状態となる。上記した半導体装置によると、トレンチ底面を取り囲んでいる不純物拡散領域の構造自体が電気的にフローティングな構造となっている公知の半導体装置と同等の耐圧を確保することができる。
また、上記した半導体装置では、トレンチ端面対向領域に含まれている第２導電型の不純物の濃度が、ボディ層に含まれている第２導電型の不純物の濃度よりも低いことが好ましい。半導体装置がオン状態からオフ状態に移行する際に、ボディ層に先立ってトレンチ端面対向領域が空乏化する。半導体装置の耐圧を確保することができる。
上記した半導体装置では、半導体層を平面視したときに、ゲート導通層の凸状部の幅が、トレンチの幅よりも広いことが好ましい。
この場合、ゲート導通層が、トレンチとトレンチに隣接する半導体層との境界を越え、トレンチに隣接する半導体層の表面側に至って伸びている。半導体装置がオフ状態からオン状態に移行する非定常状態では、ゲート導通層に既に閾値以上のゲート電圧が印加されている。ゲート導通層の電位に影響され、ゲート導通層が表面側に存在している半導体層の表面領域とトレンチ底面囲繞領域との間に電位差が生じる。これにより、その半導体層の表面領域に形成されているボディコンタクト領域からトレンチ底面囲繞領域に、少数キャリアを一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間をさらに短縮化することができる。
上記した半導体装置では、ボディコンタクト領域の表面が、コンタクトホールが形成されている絶縁膜で覆われており、キャリア供給領域が、コンタクトホールの外側の端部よりも中央寄りに形成されていることが好ましい。ここでいう外側とは、半導体層の外周に近い側をいい、中央側とは半導体層の中心寄りのことをいう。
半導体装置がオフ状態からオン状態に移行する際に、各々のトレンチの長手方向の端部において、コンタクトホールから供給される少数キャリアが、ボディコンタクト領域と、ボディ層と、トレンチ端面対向領域を介して、トレンチ底面囲繞領域に移動する。この少数キャリアの供給経路は、トレンチ底面囲繞領域と同様の第２導電型の半導体領域で構成されている。一方、キャリア供給領域は、第１導電型の半導体領域で構成されている。少数キャリアの供給経路に、反対導電型のキャリア供給領域が存在すると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、少数キャリア供給経路となる領域にキャリア供給領域が形成されていない。したがって、少数キャリアを、少数キャリア供給経路を介してトレンチ底面囲繞領域に、一層速やかに供給することができる。
上記した半導体装置では、トレンチの底面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚いことが好ましい。通常であれば膜と称さないほど厚い絶縁体であってもかまわない。
この場合には、半導体装置がオフ状態のときに、トレンチの底面を覆う厚いゲート絶縁膜によって主電極間に印加される電位差による電界のピークを分散することができる。半導体装置の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
上記した半導体装置では、トレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚いことが好ましい。
半導体装置がオフ状態からオン状態に移行する際に、薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層にチャネル領域が形成される。チャネル領域は、前述した少数キャリア供給経路とは反対導電型である。少数キャリア供給経路となる領域にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、トレンチ長手方向の端面が厚いゲート絶縁膜で覆われているために、その厚いゲート絶縁膜がトレンチ内に形成されている範囲のトレンチ側面に接しているボディ層と、トレンチの長手方向端面に接しているトレンチ端面対向領域にチャネル領域が形成されない。すなわち、少数キャリア供給経路となる領域にチャネル領域が形成されない。したがって、半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。
さらに、上記したトレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚い半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆うゲート絶縁膜よりも中央側に形成されていることが好ましい。
半導体装置がオン状態の時には、キャリア供給領域から供給されたキャリアが、チャネル領域を介してドリフト層に移動している。前述したように、厚いゲート絶縁膜が形成されているトレンチ長手方向の端面近傍には、このチャネル領域が形成されない。キャリアが移動するチャネル領域が狭いと、半導体装置の定常状態のオン抵抗が高くなる。上記した半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆う厚いゲート絶縁膜よりも中央側に形成されている。このため、少なくとも表面にキャリア供給領域が存在している部分のトレンチに接するボディ領域には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止することができる。
この場合には、半導体装置がオン状態からオフ状態に移行する際に、トレンチ底面囲繞領域に先立ってトレンチ端面対向領域が空乏化する。半導体装置がオン状態からオフ状態に移行する際に、トレンチ底面囲繞領域が迅速に電気的にフローティングな状態となる。上記した半導体装置によると、トレンチ底面を取り囲んでいる不純物拡散領域の構造自体が電気的にフローティングな構造となっている公知の半導体装置と同等の耐圧を確保することができる。
また、上記した半導体装置では、トレンチ端面対向領域に含まれている第２導電型の不純物の濃度が、ボディ層に含まれている第２導電型の不純物の濃度よりも低いことが好ましい。半導体装置がオン状態からオフ状態に移行する際に、ボディ層に先立ってトレンチ端面対向領域が空乏化する。半導体装置の耐圧を確保することができる。
上記した半導体装置では、半導体層を平面視したときに、ゲート導通層の凸状部の幅が、トレンチの幅よりも広いことが好ましい。
この場合、ゲート導通層が、トレンチとトレンチに隣接する半導体層との境界を越え、トレンチに隣接する半導体層の表面側に至って伸びている。半導体装置がオフ状態からオン状態に移行する非定常状態では、ゲート導通層に既に閾値以上のゲート電圧が印加されている。ゲート導通層の電位に影響され、ゲート導通層が表面側に存在している半導体層の表面領域とトレンチ底面囲繞領域との間に電位差が生じる。これにより、その半導体層の表面領域に形成されているボディコンタクト領域からトレンチ底面囲繞領域に、少数キャリアを一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間をさらに短縮化することができる。
上記した半導体装置では、ボディコンタクト領域の表面が、コンタクトホールが形成されている絶縁膜で覆われており、キャリア供給領域が、コンタクトホールの外側の端部よりも中央寄りに形成されていることが好ましい。ここでいう外側とは、半導体層の外周に近い側をいい、中央側とは半導体層の中心寄りのことをいう。
半導体装置がオフ状態からオン状態に移行する際に、各々のトレンチの長手方向の端部において、コンタクトホールから供給される少数キャリアが、ボディコンタクト領域と、ボディ層と、トレンチ端面対向領域を介して、トレンチ底面囲繞領域に移動する。この少数キャリアの供給経路は、トレンチ底面囲繞領域と同様の第２導電型の半導体領域で構成されている。一方、キャリア供給領域は、第１導電型の半導体領域で構成されている。少数キャリアの供給経路に、反対導電型のキャリア供給領域が存在すると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、少数キャリア供給経路となる領域にキャリア供給領域が形成されていない。したがって、少数キャリアを、少数キャリア供給経路を介してトレンチ底面囲繞領域に、一層速やかに供給することができる。
上記した半導体装置では、トレンチの底面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚いことが好ましい。通常であれば膜と称さないほど厚い絶縁体であってもかまわない。
この場合には、半導体装置がオフ状態のときに、トレンチの底面を覆う厚いゲート絶縁膜によって主電極間に印加される電位差による電界のピークを分散することができる。半導体装置の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
上記した半導体装置では、トレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚いことが好ましい。
半導体装置がオフ状態からオン状態に移行する際に、薄いゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ層にチャネル領域が形成される。チャネル領域は、前述した少数キャリア供給経路とは反対導電型である。少数キャリア供給経路となる領域にチャネル領域が形成されると、少数キャリアの供給経路が狭くなる。上記した半導体装置では、トレンチ長手方向の端面が厚いゲート絶縁膜で覆われているために、その厚いゲート絶縁膜がトレンチ内に形成されている範囲のトレンチ側面に接しているボディ層と、トレンチの長手方向端面に接しているトレンチ端面対向領域にチャネル領域が形成されない。すなわち、少数キャリア供給経路となる領域にチャネル領域が形成されない。したがって、半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。
さらに、上記したトレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚い半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆うゲート絶縁膜よりも中央側に形成されていることが好ましい。
半導体装置がオン状態の時には、キャリア供給領域から供給されたキャリアが、チャネル領域を介してドリフト層に移動している。前述したように、厚いゲート絶縁膜が形成されているトレンチ長手方向の端面近傍には、このチャネル領域が形成されない。キャリアが移動するチャネル領域が狭いと、半導体装置の定常状態のオン抵抗が高くなる。上記した半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆う厚いゲート絶縁膜よりも中央側に形成されている。このため、少なくとも表面にキャリア供給領域が存在している部分のトレンチに接するボディ領域には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止することができる。
また、本発明は、以下の半導体装置をも実現する。
本発明の半導体装置は、前述した半導体装置と同様に、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域を備えている。
また、以下のゲート導通層を備えている。ゲート導通層は、複数本のトレンチの長手方向の端面近傍の半導体層の表面においてトレンチの長手方向と交差する方向に伸びて複数本のトレンチの間に亘っており、各々のトレンチゲート電極に導通している。ゲート導通層と半導体層との間に絶縁膜が配置されている。この発明の半導体装置では、ボディコンタクト領域の表面が、コンタクトホールが形成されている絶縁膜で覆われており、キャリア供給領域が、コンタクトホールの外側の端部よりも中央寄りに形成されている。
上記した半導体装置では、少数キャリア供給経路にキャリア供給領域が形成されていない。半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
本発明の半導体装置は、前述した半導体装置と同様に、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域を備えている。
また、以下のゲート導通層を備えている。ゲート導通層は、複数本のトレンチの長手方向の端面近傍の半導体層の表面においてトレンチの長手方向と交差する方向に伸びて複数本のトレンチの間に亘っており、各々のトレンチゲート電極に導通している。ゲート導通層と半導体層との間に絶縁膜が配置されている。この発明の半導体装置では、ボディコンタクト領域の表面が、コンタクトホールが形成されている絶縁膜で覆われており、キャリア供給領域が、コンタクトホールの外側の端部よりも中央寄りに形成されている。
上記した半導体装置では、少数キャリア供給経路にキャリア供給領域が形成されていない。半導体装置がオフ状態からオン状態に移行する際に、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
また、本発明は、以下の半導体装置をも実現する。
本発明の半導体装置は、前述した半導体装置と同様に、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域と、ゲート導通層を備えている。
本発明の半導体装置では、トレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚く、キャリア供給領域が、トレンチの長手方向の端面を覆うゲート絶縁膜よりも中央側に形成されている。
上記した半導体装置では、オフ状態からオン状態に移行する際に、厚いゲート絶縁膜が形成されているトレンチ長手方向の端面近傍にはチャネル領域が形成されない。少数キャリア供給経路にチャネル領域が形成されない。したがって、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
また、上記した半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆う厚いゲート絶縁膜よりも中央側に形成されている。このため、少なくとも表面にキャリア供給領域が存在している部分のトレンチに接するボディ領域には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止することができる。
本発明の半導体装置は、前述した半導体装置と同様に、トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域と、ゲート導通層を備えている。
本発明の半導体装置では、トレンチの長手方向の端面を覆うゲート絶縁膜が、トレンチの側面を覆うゲート絶縁膜よりも厚く、キャリア供給領域が、トレンチの長手方向の端面を覆うゲート絶縁膜よりも中央側に形成されている。
上記した半導体装置では、オフ状態からオン状態に移行する際に、厚いゲート絶縁膜が形成されているトレンチ長手方向の端面近傍にはチャネル領域が形成されない。少数キャリア供給経路にチャネル領域が形成されない。したがって、少数キャリアを、少数キャリア供給経路からトレンチ底面囲繞領域に、一層速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
また、上記した半導体装置では、キャリア供給領域が、トレンチの長手方向の端面を覆う厚いゲート絶縁膜よりも中央側に形成されている。このため、少なくとも表面にキャリア供給領域が存在している部分のトレンチに接するボディ領域には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止することができる。
本発明によると、半導体装置がオフ状態からオン状態に移行する際に、半導体層の表面に形成されているボディコンタクト領域を介してトレンチ底面囲繞領域に少数キャリアが速やかに供給される。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴） トレンチゲート電極４５に対応する位置に配置されているゲート導通層４０の凸状部４１が、隣接するトレンチＴ間に存在している半導体層２の表面２ａに形成されているコンタクトホール３２の外側の端部３２ａ近傍まで伸びている。（図２１）
（第２特徴） ボディ層６０が、トレンチＴの端面４５ａよりも外側の半導体層２にも形成されている。ホール移動領域８０（トレンチ端面対向領域の一例）がトレンチＴの端面４５ａに熱酸化膜５０を介して対向している。ホール移動領域８０が、トレンチＴの端面４５ａよりも外側のボディ層６０の下面に接して形成されており、そのボディ層６０の下面と埋込拡散領域９０を接続している。
（第１特徴） トレンチゲート電極４５に対応する位置に配置されているゲート導通層４０の凸状部４１が、隣接するトレンチＴ間に存在している半導体層２の表面２ａに形成されているコンタクトホール３２の外側の端部３２ａ近傍まで伸びている。（図２１）
（第２特徴） ボディ層６０が、トレンチＴの端面４５ａよりも外側の半導体層２にも形成されている。ホール移動領域８０（トレンチ端面対向領域の一例）がトレンチＴの端面４５ａに熱酸化膜５０を介して対向している。ホール移動領域８０が、トレンチＴの端面４５ａよりも外側のボディ層６０の下面に接して形成されており、そのボディ層６０の下面と埋込拡散領域９０を接続している。
（第１実施例）
本発明を具現化した半導体装置の第１実施例を、図１〜図１９を参照して説明する。本実施例は、本発明をトレンチゲート型のＭＯＳＦＥＴに適用したものである。本実施例の半導体装置１の特徴は、図１と図１５等に示すように、上面視したときにトレンチＴが長く伸びている側の辺において、ゲート導通層４０に凸状部４１と凹状部４２が形成されていることである。
図１は、半導体装置１の要部斜視図である。図２は、トレンチゲート電極４５が形成されている位置での半導体装置１の断面図であり、半導体装置１を上面視した図１７のII-II線断面図である。図３は、隣接するトレンチＴ間に存在する半導体層２での半導体装置１の断面図であり、図１と図１７のIII-III線断面図である。図４〜図１７は、半導体装置１の製造方法を説明するための図である。図１８は、半導体層２の表面２ａに形成されている熱酸化膜５０とゲート導通層４０を省略した半導体装置１の上面図である。図１９は、半導体装置１がオフ状態からオン状態に移行する際に、ドレイン領域７２とソース領域１０間の電圧（ドレイン・ソース間電圧Ｖｄｓ）が変化する様子を示している。
本発明を具現化した半導体装置の第１実施例を、図１〜図１９を参照して説明する。本実施例は、本発明をトレンチゲート型のＭＯＳＦＥＴに適用したものである。本実施例の半導体装置１の特徴は、図１と図１５等に示すように、上面視したときにトレンチＴが長く伸びている側の辺において、ゲート導通層４０に凸状部４１と凹状部４２が形成されていることである。
図１は、半導体装置１の要部斜視図である。図２は、トレンチゲート電極４５が形成されている位置での半導体装置１の断面図であり、半導体装置１を上面視した図１７のII-II線断面図である。図３は、隣接するトレンチＴ間に存在する半導体層２での半導体装置１の断面図であり、図１と図１７のIII-III線断面図である。図４〜図１７は、半導体装置１の製造方法を説明するための図である。図１８は、半導体層２の表面２ａに形成されている熱酸化膜５０とゲート導通層４０を省略した半導体装置１の上面図である。図１９は、半導体装置１がオフ状態からオン状態に移行する際に、ドレイン領域７２とソース領域１０間の電圧（ドレイン・ソース間電圧Ｖｄｓ）が変化する様子を示している。
図１は、複数本のトレンチＴが半導体層２に形成されている半導体装置１を、トレンチＴの長手方向の端面４５ａの近傍で観測した斜視図である。図１には、複数本のトレンチＴのうち、トレンチＴ１とトレンチＴ２のみを記載している。
トレンチＴ１とトレンチＴ２は、半導体層２の表面２ａから深さ方向に伸びている。また、トレンチＴ１とトレンチＴ２は、互いに間隔を設けた状態で平行に、半導体層２の表面２ａに沿って長手方向に伸びている。トレンチＴ１とトレンチＴ２の長手方向の端面４５ａは同一平面内に揃っている。
トレンチＴ１とトレンチＴ２の内面は熱酸化膜５０で覆われている。
トレンチＴ１とトレンチＴ２の深部は、埋込絶縁体９５で充填されている。すなわち、トレンチＴ１とトレンチＴ２の底面Ｂを覆う絶縁膜（熱酸化膜５０と埋込絶縁体９５）が、トレンチＴ１とトレンチＴ２の側面Ａを覆う絶縁膜（熱酸化膜５０）よりも厚く形成されている。
トレンチＴ１とトレンチＴ２の浅部では、トレンチＴ１とトレンチＴ２の両側面に形成されている熱酸化膜５０の間に、トレンチゲート電極４５が収容されている。トレンチゲート電極４５を挟んでいるトレンチＴ１とトレンチＴ２の側面Ａの熱酸化膜５０がゲート絶縁膜として機能する。
トレンチＴ１とトレンチＴ２は、半導体層２の表面２ａから深さ方向に伸びている。また、トレンチＴ１とトレンチＴ２は、互いに間隔を設けた状態で平行に、半導体層２の表面２ａに沿って長手方向に伸びている。トレンチＴ１とトレンチＴ２の長手方向の端面４５ａは同一平面内に揃っている。
トレンチＴ１とトレンチＴ２の内面は熱酸化膜５０で覆われている。
トレンチＴ１とトレンチＴ２の深部は、埋込絶縁体９５で充填されている。すなわち、トレンチＴ１とトレンチＴ２の底面Ｂを覆う絶縁膜（熱酸化膜５０と埋込絶縁体９５）が、トレンチＴ１とトレンチＴ２の側面Ａを覆う絶縁膜（熱酸化膜５０）よりも厚く形成されている。
トレンチＴ１とトレンチＴ２の浅部では、トレンチＴ１とトレンチＴ２の両側面に形成されている熱酸化膜５０の間に、トレンチゲート電極４５が収容されている。トレンチゲート電極４５を挟んでいるトレンチＴ１とトレンチＴ２の側面Ａの熱酸化膜５０がゲート絶縁膜として機能する。
トレンチＴ１とトレンチＴ２の間に存在する半導体層２には、その表面２ａの一部において露出する範囲に、n型のソース領域１０（キャリア供給領域）が形成されている。ソース領域１０は、熱酸化膜５０を介してトレンチゲート電極４５に対向する範囲に形成されている。また、トレンチＴ１とトレンチＴ２の間に存在する半導体層２には、その表面２ａにおいて露出するとともに、ソース領域１０が形成されていない範囲に、p型のボディコンタクト領域２０が形成されている。
トレンチＴ１とトレンチＴ２の間に存在する半導体層２の表面２ａは、熱酸化膜５０で覆われている。この表面２ａを覆っている熱酸化膜５０には、コンタクトホール３２が形成されている。前記したソース領域１０は、コンタクトホール３２の外側の端部３２ａよりも中央寄りの範囲に形成されている。ソース領域１０の少なくとも一部は、コンタクトホール３２内に露出している。
ソース領域１０とボディコンタクト領域２０を取り囲んでおり、トレンチＴ１とトレンチＴ２内に収容されているトレンチゲート電極４５の最深部よりも浅い範囲に、p型のボディ層６０が形成されている。ボディ層６０は、トレンチＴ１とトレンチＴ２の端面４５ａよりも外側（上面視したときにトレンチＴ１，Ｔ２が長く伸びている側とは反対側）にも広く形成されている。
そのボディ層６０に接しており、ボディ層６０よりも半導体層２の深部側に、n型のドリフト層７０が形成されている。ドリフト層７０は、ボディ層６０によってソース領域１０とボディコンタクト領域２０から分離されている。ドリフト層７０も、トレンチＴ１とトレンチＴ２の端面４５ａよりも外側にも広く形成されている。
そのドリフト層７０内においてトレンチＴ１とトレンチＴ２の各々の底面を取り囲む範囲に、各々のp型の埋込拡散領域９０（トレンチ底面囲繞領域）が形成されている。
トレンチＴ１とトレンチＴ２の長手方向の端面４５ａにゲート絶縁膜（熱酸化膜５０）を介して対向する範囲に、p--型のホール移動領域８０（トレンチ端面対向領域）が形成されている。ホール移動領域８０のp型不純物の濃度は、埋込拡散領域９０よりも薄く、ボディ層６０よりも薄い。ホール移動領域８０は、p型のボディ層６０とp型の埋込拡散領域９０の双方に導通している。
トレンチＴ１とトレンチＴ２の間に存在する半導体層２の表面２ａは、熱酸化膜５０で覆われている。この表面２ａを覆っている熱酸化膜５０には、コンタクトホール３２が形成されている。前記したソース領域１０は、コンタクトホール３２の外側の端部３２ａよりも中央寄りの範囲に形成されている。ソース領域１０の少なくとも一部は、コンタクトホール３２内に露出している。
ソース領域１０とボディコンタクト領域２０を取り囲んでおり、トレンチＴ１とトレンチＴ２内に収容されているトレンチゲート電極４５の最深部よりも浅い範囲に、p型のボディ層６０が形成されている。ボディ層６０は、トレンチＴ１とトレンチＴ２の端面４５ａよりも外側（上面視したときにトレンチＴ１，Ｔ２が長く伸びている側とは反対側）にも広く形成されている。
そのボディ層６０に接しており、ボディ層６０よりも半導体層２の深部側に、n型のドリフト層７０が形成されている。ドリフト層７０は、ボディ層６０によってソース領域１０とボディコンタクト領域２０から分離されている。ドリフト層７０も、トレンチＴ１とトレンチＴ２の端面４５ａよりも外側にも広く形成されている。
そのドリフト層７０内においてトレンチＴ１とトレンチＴ２の各々の底面を取り囲む範囲に、各々のp型の埋込拡散領域９０（トレンチ底面囲繞領域）が形成されている。
トレンチＴ１とトレンチＴ２の長手方向の端面４５ａにゲート絶縁膜（熱酸化膜５０）を介して対向する範囲に、p--型のホール移動領域８０（トレンチ端面対向領域）が形成されている。ホール移動領域８０のp型不純物の濃度は、埋込拡散領域９０よりも薄く、ボディ層６０よりも薄い。ホール移動領域８０は、p型のボディ層６０とp型の埋込拡散領域９０の双方に導通している。
トレンチＴ１とトレンチＴ２の長手方向の端面４５ａ近傍の半導体層２の表面２ａに、ゲート導通層４０が形成されている。なお、図１では、トレンチＴの長手方向の一方の端面４５ａ近傍の表面に形成されているゲート導通層４０を記載している。実際には、トレンチＴの長手方向の他方の端面近傍の表面にも、ゲート導通層４０と同様のゲート導通層が形成されている。双方とも同様の構成であるとともに、同時に形成するので、以下の説明ではゲート導通層４０についてのみ説明する。
ゲート導通層４０は、トレンチＴ１とトレンチＴ２の長手方向と交差する方向に伸びており、トレンチＴ１とトレンチＴ２を含む複数本のトレンチＴの間に亘っている。ゲート導通層４０は、トレンチＴ１とトレンチＴ２に収容されているトレンチゲート電極４５に導通している。
ゲート導通層４０には、上面視したときに、トレンチＴ１とトレンチＴ２が長くのびている側において（すなわち中央寄りの辺において）凸状部４１と凹状部４２が形成されている。トレンチＴ１とトレンチＴ２内に収容されているトレンチゲート電極４５に対応する各々の位置には、凸状部４１が配置されている。トレンチＴ１とトレンチＴ２の間に存在する半導体層２の表面２ａが露出する範囲には、凹状部４２が配置されている。ゲート導通層４０と半導体層２との間には熱酸化膜５０が配置されており、ゲート導通層４０と半導体層２が絶縁されている。
ゲート導通層４０の凹状部４２において露出する半導体層２には、ボディコンタクト領域２０が形成されている。ボディコンタクト領域２０は、コンタクトホール３２よりも広く拡がっており、一対の凸状部４１同士の間隔内にまで伸びている。
ゲート導通層４０は、トレンチＴ１とトレンチＴ２の長手方向と交差する方向に伸びており、トレンチＴ１とトレンチＴ２を含む複数本のトレンチＴの間に亘っている。ゲート導通層４０は、トレンチＴ１とトレンチＴ２に収容されているトレンチゲート電極４５に導通している。
ゲート導通層４０には、上面視したときに、トレンチＴ１とトレンチＴ２が長くのびている側において（すなわち中央寄りの辺において）凸状部４１と凹状部４２が形成されている。トレンチＴ１とトレンチＴ２内に収容されているトレンチゲート電極４５に対応する各々の位置には、凸状部４１が配置されている。トレンチＴ１とトレンチＴ２の間に存在する半導体層２の表面２ａが露出する範囲には、凹状部４２が配置されている。ゲート導通層４０と半導体層２との間には熱酸化膜５０が配置されており、ゲート導通層４０と半導体層２が絶縁されている。
ゲート導通層４０の凹状部４２において露出する半導体層２には、ボディコンタクト領域２０が形成されている。ボディコンタクト領域２０は、コンタクトホール３２よりも広く拡がっており、一対の凸状部４１同士の間隔内にまで伸びている。
図２に、トレンチゲート電極４５が形成されている位置での断面図（図１の手前側で露出している断面の図であり、半導体装置１を上面視した図１７のII-II線断面図）である。また、図３に、トレンチＴ１とトレンチＴ２の間に存在する半導体層２の断面図（図１と図１７のIII−III線断面図）を示す。図２に示すように、ゲート導通層４０の凸状部４１はトレンチゲート電極４５と確実に導通している。また、図３に示すように、トレンチＴ１とトレンチＴ２の間に存在する半導体層２では、ボディコンタクト領域２０が、凹状部４２において露出している半導体層２の表面２ａに至るまで形成されている。
半導体層２の裏面２ｂにはn+型のドレイン領域７２が形成されている。
半導体層２の裏面２ｂにはn+型のドレイン領域７２が形成されている。
図４〜図１７を参照して半導体装置１の製造方法を説明する。
半導体装置１を製造するために、最初に、図４に示すように、n+型の半導体層７６の上部にn-型の半導体層７４が積層されている半導体層２を備えている半導体基板を準備する。
次に、図５に示すように、半導体層２の表面２ａからp型不純物を注入する。その後熱処理を行うことにより、n-型の半導体層７４の浅部に、p型不純物が拡散しているボディ層６０を形成する。n-型の半導体層７４の深部はドリフト層７０となる。
次に、図６に示すように、トレンチＴ（図１を参照して前述したトレンチＴ１とトレンチＴ２を含む）を形成する部分で開口しているマスクＭを半導体層２の表面２ａに形成する。異方性エッチングをしてトレンチＴを形成する。次に、トレンチＴを洗浄する。トレンチＴはドリフト層７０にまで達している。
半導体装置１を製造するために、最初に、図４に示すように、n+型の半導体層７６の上部にn-型の半導体層７４が積層されている半導体層２を備えている半導体基板を準備する。
次に、図５に示すように、半導体層２の表面２ａからp型不純物を注入する。その後熱処理を行うことにより、n-型の半導体層７４の浅部に、p型不純物が拡散しているボディ層６０を形成する。n-型の半導体層７４の深部はドリフト層７０となる。
次に、図６に示すように、トレンチＴ（図１を参照して前述したトレンチＴ１とトレンチＴ２を含む）を形成する部分で開口しているマスクＭを半導体層２の表面２ａに形成する。異方性エッチングをしてトレンチＴを形成する。次に、トレンチＴを洗浄する。トレンチＴはドリフト層７０にまで達している。
次に、図７に示すように、トレンチＴの底面Ｂに向けて、底面Ｂに接する領域にp型不純物イオンＩｍを注入する。この際に、図８（図７のVIII−VIII線断面図）に示すように、p型不純物イオンＩｍを斜め注入し、トレンチＴの長手方向の端面４５ａに接する領域にもp型不純物イオンＩｍを注入する。図７と図８では、ｐ型不純物イオンＩｍを模式的にバツ印で示している。例えば、p型不純物イオンＩｍを斜め注入する際に、不純物イオンを注入方向が、トレンチＴの底面Ｂと６０度（すなわち、トレンチＴの端面４５ａと３０度）の角度を成すように設定することが好ましい。この場合には、上記した底面Ｂに接する領域と端面４５ａに接する領域にはp型不純物イオンが注入されるとともに、トレンチＴの側面Ａに接する領域（半導体装置１がオン状態の時に形成されるチャネル領域が形成される領域とその下方のドリフト層７０）には、p型不純物イオンが注入され難いので好ましいことが分かっている。
図９に示すように、熱処理を行うことにより、p型不純物がトレンチＴの底部を取り囲んで拡散しているp型の埋込拡散領域９０が形成される。同時に、トレンチＴの長手方向の端面４５ａに接しているp--型のホール移動領域８０が形成される。なお、トレンチＴの端面４５ａに接する領域に注入されたp型不純物イオンＩｍが、注入された位置を中心に拡散し、隣接するトレンチＴ間の半導体層２にもその一部が拡散する。このため、ホール移動領域８０は、図１に示すように、トレンチＴの端面４５ａを包囲するような形状となっている。
ホール移動領域８０のp型不純物濃度は、ボディ層６０よりも薄く、なおかつ埋込拡散領域９０よりも薄くなるように、前記した工程でのp型不純物の注入条件を調整する。これにより、半導体装置１がオン状態からオフ状態に移行する際には、ホール移動領域８０が迅速に空乏化され、半導体装置１の耐圧を確保することができる。この点については、特許文献２に記載されているので、詳述は省略する。
先に形成したマスクＭを除去する。
なお、必要ならば、p型不純物を注入する工程を実施する前に、トレンチＴの内面に犠牲酸化膜を形成する。そして、マスクＭを除去する際に犠牲酸化膜も除去し、トレンチＴの内面に清浄なシリコン層を露出させる。
図９に示すように、熱処理を行うことにより、p型不純物がトレンチＴの底部を取り囲んで拡散しているp型の埋込拡散領域９０が形成される。同時に、トレンチＴの長手方向の端面４５ａに接しているp--型のホール移動領域８０が形成される。なお、トレンチＴの端面４５ａに接する領域に注入されたp型不純物イオンＩｍが、注入された位置を中心に拡散し、隣接するトレンチＴ間の半導体層２にもその一部が拡散する。このため、ホール移動領域８０は、図１に示すように、トレンチＴの端面４５ａを包囲するような形状となっている。
ホール移動領域８０のp型不純物濃度は、ボディ層６０よりも薄く、なおかつ埋込拡散領域９０よりも薄くなるように、前記した工程でのp型不純物の注入条件を調整する。これにより、半導体装置１がオン状態からオフ状態に移行する際には、ホール移動領域８０が迅速に空乏化され、半導体装置１の耐圧を確保することができる。この点については、特許文献２に記載されているので、詳述は省略する。
先に形成したマスクＭを除去する。
なお、必要ならば、p型不純物を注入する工程を実施する前に、トレンチＴの内面に犠牲酸化膜を形成する。そして、マスクＭを除去する際に犠牲酸化膜も除去し、トレンチＴの内面に清浄なシリコン層を露出させる。
次に、図１０に示すように、トレンチＴの内面に熱酸化膜５０を形成した後に、トレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させる。絶縁体Ｓ１としてＳｉＯ２とＴＥＯＳを混合したものを用いる。絶縁体Ｓ１は、上記材料に限定されるものではなく、例えば、ＳｉＯ２のみでもよい。
次に、図１１に示すように、トレンチＴ内に堆積している絶縁体Ｓ１を、ボディ層６０とドリフト層７０の界面よりも深部側に至るまでエッチバックする。埋込絶縁体９５よりも浅部のトレンチＴの内面に形成されている熱酸化膜５０も除去する。これにより、熱酸化膜５０を下地膜とする埋込絶縁体９５が形成される。
次に、図１２に示すように、再び、シリコン層が露出している面に熱酸化膜５０を形成する。
次に、図１３と図１４に示すように、ＣＶＤ法を用い、トレンチＴ内にポリシリコンＰ１を堆積させる。ポリシリコンＰ１は、トレンチＴを完全に充填した後に、表面２ａにも相応量のポリシリコンＰ１が堆積するに至るまで堆積する。なお、図１４は、図１３のXIV−XIV線断面図である。
次に、トレンチＴの長手方向の端面４５ａよりも外側であるとともに、トレンチＴ内よりもポリシリコンＰ１が高く堆積されている部分に、図１５に示すゲート導通層４０を形成する。
ゲート導通層４０には、図１５に示されている左側（トレンチＴが長く伸びている側）の辺に、凸状部４１と凹状部４２を形成する。トレンチゲート電極４５に対応する位置には、凸状部４１が配置されるように、ポリシリコンＰ１（図１３、図１４参照）をパターンニングする。また、隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲には、凹状部４２が配置されるように、ポリシリコンＰ１をパターンニングする。図１５は上面視した図であるために記載されていないが、ゲート導通層４０と半導体層２が接する部分には、双方の間に熱酸化膜５０が存在している。
次に、図１１に示すように、トレンチＴ内に堆積している絶縁体Ｓ１を、ボディ層６０とドリフト層７０の界面よりも深部側に至るまでエッチバックする。埋込絶縁体９５よりも浅部のトレンチＴの内面に形成されている熱酸化膜５０も除去する。これにより、熱酸化膜５０を下地膜とする埋込絶縁体９５が形成される。
次に、図１２に示すように、再び、シリコン層が露出している面に熱酸化膜５０を形成する。
次に、図１３と図１４に示すように、ＣＶＤ法を用い、トレンチＴ内にポリシリコンＰ１を堆積させる。ポリシリコンＰ１は、トレンチＴを完全に充填した後に、表面２ａにも相応量のポリシリコンＰ１が堆積するに至るまで堆積する。なお、図１４は、図１３のXIV−XIV線断面図である。
次に、トレンチＴの長手方向の端面４５ａよりも外側であるとともに、トレンチＴ内よりもポリシリコンＰ１が高く堆積されている部分に、図１５に示すゲート導通層４０を形成する。
ゲート導通層４０には、図１５に示されている左側（トレンチＴが長く伸びている側）の辺に、凸状部４１と凹状部４２を形成する。トレンチゲート電極４５に対応する位置には、凸状部４１が配置されるように、ポリシリコンＰ１（図１３、図１４参照）をパターンニングする。また、隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲には、凹状部４２が配置されるように、ポリシリコンＰ１をパターンニングする。図１５は上面視した図であるために記載されていないが、ゲート導通層４０と半導体層２が接する部分には、双方の間に熱酸化膜５０が存在している。
図１６に示すように、この時点で、隣接するトレンチＴ間に存在する半導体層２の表面２ａは、熱酸化膜５０で覆われている。この熱酸化膜５０越しに不純物イオンを注入してソース領域１０とボディコンタクト領域２０を形成する。すなわち、トレンチＴの側面Ａに形成されている熱酸化膜５０を介してトレンチゲート電極４５に対向している範囲に、表面２ａからn型の不純物イオンを注入する。また、n型の不純物イオンを注入していない範囲に、表面２ａからp型の不純物イオンを注入する。熱処理を行うと、ソース領域１０とボディコンタクト領域２０が形成される。ボディコンタクト領域２０は、ゲート導通層４０の凸状部４１同士の間にまで入り込んでいる。
次に、図１７に示すように、ソース領域１０の表面の一部と、ボディコンタクト領域２０の表面の一部が露出するように、熱酸化膜５０を除去する。これにより、コンタクトホール３２を形成する。コンタクトホール３２の外側の端部３２ａよりも中央寄りにソース領域１０が配置される位置関係となるように、コンタクトホール３２を形成する。
次に、コンタクトホール３２を介してソース領域１０とボディコンタクト領域２０に接続するソース電極（図示していない）を既知の方法で形成する。
次に、半導体層２のn+型の半導体層７６（図１３、図１４参照）を所定の厚みになるまで削り、ドレイン領域７２（図２、図３参照）とする。ドレイン領域７２に接続するドレイン電極（図示していない）を既知の方法で形成する。
次に、図１７に示すように、ソース領域１０の表面の一部と、ボディコンタクト領域２０の表面の一部が露出するように、熱酸化膜５０を除去する。これにより、コンタクトホール３２を形成する。コンタクトホール３２の外側の端部３２ａよりも中央寄りにソース領域１０が配置される位置関係となるように、コンタクトホール３２を形成する。
次に、コンタクトホール３２を介してソース領域１０とボディコンタクト領域２０に接続するソース電極（図示していない）を既知の方法で形成する。
次に、半導体層２のn+型の半導体層７６（図１３、図１４参照）を所定の厚みになるまで削り、ドレイン領域７２（図２、図３参照）とする。ドレイン領域７２に接続するドレイン電極（図示していない）を既知の方法で形成する。
このように構成された半導体装置１のオフ状態の動作を説明する。
ソース領域１０とボディコンタクト領域２０に接続されているソース電極（図示していない一方の主電極）を接地し、ドレイン領域７２が接続されているドレイン電極（図示していない他方の主電極）に正電圧を印加している状態で、ゲート導通層４０に印加する電圧を０ボルトとする。すると、ゲート導通層４０と導通しているトレンチゲート電極４５に印加する電圧が０ボルトとなる。すると、半導体層２内でキャリアが追い出された領域に空乏層が形成される。空乏層はボディ層６０とドリフト層７０のpn接合界面から伸びる。また、空乏層は埋込拡散領域９０とドリフト層７０のpn接合界面からも伸びる。これにより、半導体装置１がオフ状態となる。２箇所の接合界面から空乏層が伸びるために、広い範囲に空乏層が拡がり、高い耐圧が得られる。
ソース領域１０とボディコンタクト領域２０に接続されているソース電極（図示していない一方の主電極）を接地し、ドレイン領域７２が接続されているドレイン電極（図示していない他方の主電極）に正電圧を印加している状態で、ゲート導通層４０に印加する電圧を０ボルトとする。すると、ゲート導通層４０と導通しているトレンチゲート電極４５に印加する電圧が０ボルトとなる。すると、半導体層２内でキャリアが追い出された領域に空乏層が形成される。空乏層はボディ層６０とドリフト層７０のpn接合界面から伸びる。また、空乏層は埋込拡散領域９０とドリフト層７０のpn接合界面からも伸びる。これにより、半導体装置１がオフ状態となる。２箇所の接合界面から空乏層が伸びるために、広い範囲に空乏層が拡がり、高い耐圧が得られる。
ソース電極を接地し、ドレイン電極に正電圧を印加している状態で、ゲート導通層４０に閾値以上のゲート電圧を印加すると、ゲート導通層４０と導通しているトレンチゲート電極４５に印加する電圧が閾値以上のゲート電圧となる。空乏層が形成されていた領域に、ボディコンタクト領域２０を介してホールが供給されて空乏層が狭くなる。また、p型のボディ層６０のうちで熱酸化膜５０を介してトレンチゲート電極４５と対向する箇所がn型に反転し、チャネル領域が形成される。電子がソース領域１０からチャネル領域を介してドレイン領域７２に移動し、ソース領域１０とドレイン領域７２の間を電流が流れる。これにより、半導体装置１がオン状態となる。定常状態では、ソース領域１０とドレイン領域７２間の電圧（ドレイン・ソース間電圧Ｖｄｓ）は極めて小さく、０Ｖに近い電圧となる。ソース領域１０とドレイン領域７２間の抵抗（主電極間の抵抗）は極めて小さいオン抵抗となる。
ところで、本実施例で説明したように、ボディコンタクト領域２０は、ゲート導通層４０を形成した後に、隣接するトレンチＴ間に存在する半導体層２の表面２ａからp型の不純物イオンを注入することによって形成する。
本実施例の半導体装置１は、隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲に凹状部４２が配置されている。したがって、図１８に示すように、凹状部４２において露出する半導体層２にもボディコンタクト領域２０を形成することができる。半導体装置１によると、ボディコンタクト領域２０とホール移動領域８０の距離を縮小することができる。なお、図１８では、理解し易くするために、半導体層２の表面２ａに形成されている熱酸化膜５０を省略して記載してある。
ここで、半導体装置１がオフ状態からオン状態に移行する際には、ホールが、ボディコンタクト領域２０と、ボディ層６０と、ホール移動領域８０を介して埋込拡散領域９０に移動する。半導体装置１によると、その経路の途中で通過するボディ層６０の距離を短くすることができる。ボディ層６０はｐ型不純物の濃度が薄い領域であり、比較的ホールが通り難い。本実施例の半導体装置１では、ホールが通過するボディ層６０の距離が短く、半導体装置１がオフ状態からオン状態に移行する際に、埋込拡散領域９０に速やかにホールを供給することができる。埋込拡散領域９０の周囲に形成された空乏層を速やかに狭くすることができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
本実施例の半導体装置１は、隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲に凹状部４２が配置されている。したがって、図１８に示すように、凹状部４２において露出する半導体層２にもボディコンタクト領域２０を形成することができる。半導体装置１によると、ボディコンタクト領域２０とホール移動領域８０の距離を縮小することができる。なお、図１８では、理解し易くするために、半導体層２の表面２ａに形成されている熱酸化膜５０を省略して記載してある。
ここで、半導体装置１がオフ状態からオン状態に移行する際には、ホールが、ボディコンタクト領域２０と、ボディ層６０と、ホール移動領域８０を介して埋込拡散領域９０に移動する。半導体装置１によると、その経路の途中で通過するボディ層６０の距離を短くすることができる。ボディ層６０はｐ型不純物の濃度が薄い領域であり、比較的ホールが通り難い。本実施例の半導体装置１では、ホールが通過するボディ層６０の距離が短く、半導体装置１がオフ状態からオン状態に移行する際に、埋込拡散領域９０に速やかにホールを供給することができる。埋込拡散領域９０の周囲に形成された空乏層を速やかに狭くすることができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
図１９は、半導体装置１がオフ状態からオン状態に移行する際において、ゲート電圧Ｖｇと、ドレイン・ソース間電圧Ｖｄｓの変化を示している。従来の半導体装置のドレイン・ソース間の電圧Ｖｄｓを、グラフＶｄｓ２で示す。本実施例の半導体装置１のドレイン・ソース間の電圧Ｖｄｓを、グラフＶｄｓ１で示す。従来の半導体装置として、特願２００６−０６２６０２号の明細書と図面に記載されている半導体装置を用いる。従来の半導体装置には、トレンチＴの長手方向の端面４５ａにゲート絶縁膜を介して対向するホール移動領域８０は形成されているものの、ゲート導通層４０は、従来通り上面視して略長方形の形状となっている。
従来の半導体装置では、図１９のグラフＶｄｓ２に示すように、ゲート電圧Ｖｇが０Ｖから上昇するタイミングから、ドレイン・ソース間電圧Ｖｄｓがオン状態の定常状態での電圧（極めて０Ｖに近い電圧）に低下するタイミングまでの間の遅れが、以前と比較して短縮化さされたものの、例えば、５００ｎｓｅｃ程度の遅れがあった。
本実施例の半導体装置１では、グラフＶｄｓ１に示すように、ゲート電圧Ｖｇａが０Ｖから上昇するタイミングから、ドレイン・ソース間電圧Ｖｄｓがオン状態の定常状態での電圧になる低下するタイミングまでの遅れが殆どない。測定可能な範囲では、その遅れは「０ｎｓｅｃ」に等しい。半導体装置１によると、主電極間の抵抗がオン抵抗に低下するまでの遅れ時間を０ｎｓｅｃに短縮化することができる。
従来の半導体装置では、図１９のグラフＶｄｓ２に示すように、ゲート電圧Ｖｇが０Ｖから上昇するタイミングから、ドレイン・ソース間電圧Ｖｄｓがオン状態の定常状態での電圧（極めて０Ｖに近い電圧）に低下するタイミングまでの間の遅れが、以前と比較して短縮化さされたものの、例えば、５００ｎｓｅｃ程度の遅れがあった。
本実施例の半導体装置１では、グラフＶｄｓ１に示すように、ゲート電圧Ｖｇａが０Ｖから上昇するタイミングから、ドレイン・ソース間電圧Ｖｄｓがオン状態の定常状態での電圧になる低下するタイミングまでの遅れが殆どない。測定可能な範囲では、その遅れは「０ｎｓｅｃ」に等しい。半導体装置１によると、主電極間の抵抗がオン抵抗に低下するまでの遅れ時間を０ｎｓｅｃに短縮化することができる。
また、本実施例の半導体装置１では、ソース領域１０がコンタクトホール３２の外側の端部３２ａよりも中央寄りに形成されている。
半導体装置１がオフ状態からオン状態に移行する際に、各々のトレンチＴの長手方向の端部において、コンタクトホール３２から供給されるホールが、ボディコンタクト領域２０と、ボディ層６０と、ホール移動領域８０を介して埋込拡散領域９０に移動する。このホールの供給経路は、埋込拡散領域９０と同様のp型の半導体領域で構成されている。一方、ソース領域１０は、n型の半導体領域で構成されている。ホールの供給経路に、反対導電型のソース領域１０が存在すると、ホールの供給経路が狭くなる。本実施例の半導体装置１では、コンタクトホール３２の外側の端部３２ａよりも外側に存在しているホールの供給経路に、ソース領域１０が形成されていない。したがって、ホールを、その供給経路を介して埋込拡散領域９０に速やかに供給することができる。
半導体装置１がオフ状態からオン状態に移行する際に、各々のトレンチＴの長手方向の端部において、コンタクトホール３２から供給されるホールが、ボディコンタクト領域２０と、ボディ層６０と、ホール移動領域８０を介して埋込拡散領域９０に移動する。このホールの供給経路は、埋込拡散領域９０と同様のp型の半導体領域で構成されている。一方、ソース領域１０は、n型の半導体領域で構成されている。ホールの供給経路に、反対導電型のソース領域１０が存在すると、ホールの供給経路が狭くなる。本実施例の半導体装置１では、コンタクトホール３２の外側の端部３２ａよりも外側に存在しているホールの供給経路に、ソース領域１０が形成されていない。したがって、ホールを、その供給経路を介して埋込拡散領域９０に速やかに供給することができる。
また、本実施例の半導体装置１では、トレンチＴの深部に埋込絶縁体９５が形成されている。すなわち、トレンチＴの底面Ｂを覆う絶縁膜（埋込絶縁体９５と熱酸化膜５０）が、トレンチＴの側面Ａを覆う絶縁膜（熱酸化膜５０）よりも厚い。
埋込絶縁体９５が形成されていることにより、半導体装置１がオフ状態のときの主電極間の電位差による電界分布を分散することができる。半導体装置１の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
埋込絶縁体９５が形成されていることにより、半導体装置１がオフ状態のときの主電極間の電位差による電界分布を分散することができる。半導体装置１の耐圧を向上させることができる。また、ゲート容量を低減化することができる。
（第２実施例）
次に、本発明を具現化した半導体装置の第２実施例を、図２０を参照して説明する。本実施例の半導体装置１ａが、第１実施例の半導体装置１と相違している構成を主に説明する。
図２０は、半導体装置１ａを上面視した図である。
半導体装置１ａのゲート導通層４０ａは、複数本のトレンチＴの長手方向の端面４５ａ近傍の表面２ａにおいて、トレンチＴの長手方向と交差する方向伸びている。ゲート導通層４０ａは、複数本のトレンチＴの間に亘って伸びている。ゲート導通層４０ａは、各々のトレンチＴ内に収容されているトレンチゲート電極４５に導通している。ゲート導通層４０ａには、上面視したときに、トレンチＴが長く伸びている側において（図２０の左側の辺において）、凸状部４１ａと凹状部４２ａが形成されている。凸状部４１ａが、各々のトレンチＴ内に収容されているトレンチゲート電極４５に対応する位置に配置されている。凹状部４２ａが隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲に配置されている。また、ゲート導通層４０ａと半導体層２との間には熱酸化膜５０が配置されており、半導体層２とは絶縁されている。ゲート導通層４０ａの凹状部４２ａにおいて露出する半導体層２には、ボディコンタクト領域２０が形成されている。
ゲート導通層４０ａは、トレンチＴの長手方向と直交する方向に沿って観測したときに、凸状部４１ａの幅Ｗ２がトレンチＴの幅Ｗ１よりも広い。
次に、本発明を具現化した半導体装置の第２実施例を、図２０を参照して説明する。本実施例の半導体装置１ａが、第１実施例の半導体装置１と相違している構成を主に説明する。
図２０は、半導体装置１ａを上面視した図である。
半導体装置１ａのゲート導通層４０ａは、複数本のトレンチＴの長手方向の端面４５ａ近傍の表面２ａにおいて、トレンチＴの長手方向と交差する方向伸びている。ゲート導通層４０ａは、複数本のトレンチＴの間に亘って伸びている。ゲート導通層４０ａは、各々のトレンチＴ内に収容されているトレンチゲート電極４５に導通している。ゲート導通層４０ａには、上面視したときに、トレンチＴが長く伸びている側において（図２０の左側の辺において）、凸状部４１ａと凹状部４２ａが形成されている。凸状部４１ａが、各々のトレンチＴ内に収容されているトレンチゲート電極４５に対応する位置に配置されている。凹状部４２ａが隣接するトレンチＴ間に存在する半導体層２の表面２ａが露出する範囲に配置されている。また、ゲート導通層４０ａと半導体層２との間には熱酸化膜５０が配置されており、半導体層２とは絶縁されている。ゲート導通層４０ａの凹状部４２ａにおいて露出する半導体層２には、ボディコンタクト領域２０が形成されている。
ゲート導通層４０ａは、トレンチＴの長手方向と直交する方向に沿って観測したときに、凸状部４１ａの幅Ｗ２がトレンチＴの幅Ｗ１よりも広い。
この場合、ゲート導通層４０ａが、トレンチＴと隣接する半導体層２との界面（トレンチＴの側面Ａ）を越え、隣接する半導体層２の表面２ａ側に至って伸びている。半導体装置１ａがオフ状態からオン状態に移行する過渡的状態では、ゲート導通層４０ａには閾値以上のゲート電圧が印加されている。ゲート導通層４０ａの電位に影響され、ゲート導通層４０ａが存在している半導体層２の表面２ａの領域と、埋込拡散領域９０（図１参照）との間に電位差が生じる。この半導体層２の表面２ａの領域には、ボディコンタクト領域２０が形成されている。ボディコンタクト領域２０の表面に正電位が印加されることによってボディコンタクト領域２０から埋込拡散領域９０に、ホールを速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗となるまでの遅れ時間を短縮化することができる。
（第３実施例）
次に、本発明を具現化した半導体装置の第３実施例を、図２１を参照して説明する。
本実施例の半導体装置１ｂが、第１実施例の半導体装置１と相違している構成について主に説明する。
図２１は、半導体装置１ｂを上面視した図である。
本実施例のゲート導通層４０ｂは、その凸状部４１ｂが、コンタクトホール３２の近傍まで伸びている。なお、凸状部４１ｂの端縁４３をコンタクトホール３２の外側の端部３２ａと並ぶ範囲まで伸ばすと、コンタクトホール３２を介して接続されるソース電極とゲート導通層４０ｂが短絡することがある。凸状部４１ｂの中央寄りの端縁４３がコンタクトホール３２の外側の端部３２ａと並ばない範囲で、凸状部４１ｂをコンタクトホール３２の近傍まで伸ばすことが好ましい。
次に、本発明を具現化した半導体装置の第３実施例を、図２１を参照して説明する。
本実施例の半導体装置１ｂが、第１実施例の半導体装置１と相違している構成について主に説明する。
図２１は、半導体装置１ｂを上面視した図である。
本実施例のゲート導通層４０ｂは、その凸状部４１ｂが、コンタクトホール３２の近傍まで伸びている。なお、凸状部４１ｂの端縁４３をコンタクトホール３２の外側の端部３２ａと並ぶ範囲まで伸ばすと、コンタクトホール３２を介して接続されるソース電極とゲート導通層４０ｂが短絡することがある。凸状部４１ｂの中央寄りの端縁４３がコンタクトホール３２の外側の端部３２ａと並ばない範囲で、凸状部４１ｂをコンタクトホール３２の近傍まで伸ばすことが好ましい。
半導体装置１ｂがオフ状態からオン状態に移行する過渡的状態では、ゲート導通層４０ｂに閾値以上のゲート電圧が印加される。凸状部４１ｂが近傍まで伸びているコンタクトホール３２の周囲にあるボディコンタクト領域２０が、凸状部４１ｂの電位に影響される。ボディコンタクト領域２０と埋込拡散領域９０（図１参照）との間に電位差が生じる。その電位差によってコンタクトホール３２から供給されるホールを、ボディコンタクト領域２０を介して埋込拡散領域９０に速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗に低下するまでの遅れ時間を短縮化することができる。
（第４実施例）
次に、本発明を具現化した半導体装置の第４実施例を、図２２〜図２６を参照して説明する。本実施例の半導体装置１ｃが、第１実施例の半導体装置１と相違している構成について主に説明する。
図２２は、半導体装置１ｃを上面視した図である。
本実施例の半導体装置１ｃは、トレンチＴの長手方向の端部に端部堆積絶縁体５２を備えている。端部堆積絶縁体５２は、端面４５ａに形成されている熱酸化膜５０と接している。端部堆積絶縁体５２が形成されている領域では、深部の埋込絶縁体９５（図１参照）と端部堆積絶縁体５２でトレンチＴが表面２ａまで充填されている。埋込絶縁体９５よりも浅部領域のトレンチＴの側面Ａは、熱酸化膜５０で覆われている。トレンチＴの長手方向の端面４５ａは、熱酸化膜５０と端部堆積絶縁体５２で覆われている。
次に、本発明を具現化した半導体装置の第４実施例を、図２２〜図２６を参照して説明する。本実施例の半導体装置１ｃが、第１実施例の半導体装置１と相違している構成について主に説明する。
図２２は、半導体装置１ｃを上面視した図である。
本実施例の半導体装置１ｃは、トレンチＴの長手方向の端部に端部堆積絶縁体５２を備えている。端部堆積絶縁体５２は、端面４５ａに形成されている熱酸化膜５０と接している。端部堆積絶縁体５２が形成されている領域では、深部の埋込絶縁体９５（図１参照）と端部堆積絶縁体５２でトレンチＴが表面２ａまで充填されている。埋込絶縁体９５よりも浅部領域のトレンチＴの側面Ａは、熱酸化膜５０で覆われている。トレンチＴの長手方向の端面４５ａは、熱酸化膜５０と端部堆積絶縁体５２で覆われている。
図２３〜図２６を参照して半導体装置１ｃの製造方法を説明する。
トレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させる工程までは、図４から図１０を参照して説明した第１実施例と同様であるので省略する。
図２３は、図１０のトレンチＴを長手方向に切断した断面に対応している。
本実施例では、図２３に示すようにトレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させた後に、絶縁体Ｓ１の表面にレジストＮを形成する。レジストＮは、トレンチＴの端部に形成する端部堆積絶縁体５２の厚みと端面４５ａに形成されている熱酸化膜５０の厚みを加算した厚みＨだけ、トレンチＴの端面４５ａの上方位置から中心側に突出するように形成する。
次に、図２４に示すように、絶縁体Ｓ１を、ボディ層６０よりも深い位置までエッチバックする。これにより、トレンチＴの深部を埋めている埋込絶縁体９５と、トレンチＴの端部を埋めている端部堆積絶縁体５２が同時に形成される。そして、レジストＮを除去する。絶縁体Ｓ１で埋められていないトレンチＴの側面Ａに形成されている熱酸化膜５０（図２４には示されていない）も除去する。半導体層２の表面２ａよりも上部に堆積している絶縁体Ｓ１と熱酸化膜５０を除去する。
次に、トレンチＴの内面と半導体層２の表面２ａに熱酸化膜５０を形成する。図２５には示されていないが、トレンチＴの側面Ａ（図２２参照）にも熱酸化膜５０が形成されている。トレンチＴの側面Ａに形成された熱酸化膜５０がゲート絶縁膜として機能する。次に、図２５に示すように、ＣＶＤ法を用い、トレンチＴ内にポリシリコンＰ１を堆積させる。ポリシリコンＰ１は、トレンチＴを完全に充填した後に、表面２ａにも相応量のポリシリコンＰ１が堆積するに至るまで堆積する。
その後に、ポリシリコンＰ１をパターンニングしてゲート導通層４０を形成する。以降は、図１３から図１７に示す第１実施例の半導体装置１の製造方法と同様にして半導体装置１ｃを製造する。
図２６のトレンチＴ部の断面図に示すように、半導体装置１ｃでは、トレンチＴの端部が端部堆積絶縁体５２で充填されている。
トレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させる工程までは、図４から図１０を参照して説明した第１実施例と同様であるので省略する。
図２３は、図１０のトレンチＴを長手方向に切断した断面に対応している。
本実施例では、図２３に示すようにトレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させた後に、絶縁体Ｓ１の表面にレジストＮを形成する。レジストＮは、トレンチＴの端部に形成する端部堆積絶縁体５２の厚みと端面４５ａに形成されている熱酸化膜５０の厚みを加算した厚みＨだけ、トレンチＴの端面４５ａの上方位置から中心側に突出するように形成する。
次に、図２４に示すように、絶縁体Ｓ１を、ボディ層６０よりも深い位置までエッチバックする。これにより、トレンチＴの深部を埋めている埋込絶縁体９５と、トレンチＴの端部を埋めている端部堆積絶縁体５２が同時に形成される。そして、レジストＮを除去する。絶縁体Ｓ１で埋められていないトレンチＴの側面Ａに形成されている熱酸化膜５０（図２４には示されていない）も除去する。半導体層２の表面２ａよりも上部に堆積している絶縁体Ｓ１と熱酸化膜５０を除去する。
次に、トレンチＴの内面と半導体層２の表面２ａに熱酸化膜５０を形成する。図２５には示されていないが、トレンチＴの側面Ａ（図２２参照）にも熱酸化膜５０が形成されている。トレンチＴの側面Ａに形成された熱酸化膜５０がゲート絶縁膜として機能する。次に、図２５に示すように、ＣＶＤ法を用い、トレンチＴ内にポリシリコンＰ１を堆積させる。ポリシリコンＰ１は、トレンチＴを完全に充填した後に、表面２ａにも相応量のポリシリコンＰ１が堆積するに至るまで堆積する。
その後に、ポリシリコンＰ１をパターンニングしてゲート導通層４０を形成する。以降は、図１３から図１７に示す第１実施例の半導体装置１の製造方法と同様にして半導体装置１ｃを製造する。
図２６のトレンチＴ部の断面図に示すように、半導体装置１ｃでは、トレンチＴの端部が端部堆積絶縁体５２で充填されている。
半導体装置１ｃでは、オフ状態からオン状態に移行する際に、薄い絶縁膜（熱酸化膜５０）を介してトレンチゲート電極４５と対向しているボディ層６０にチャネル領域が形成される。チャネル領域は、ホールの供給経路とは反対導電型である。ホール供給経路にチャネル領域が形成されると、ホールの供給経路が狭くなる。半導体装置１ｃでは、オフ状態からオン状態に移行する際に、厚い絶縁膜（熱酸化膜５０と端部堆積絶縁体５２）が形成されているトレンチ長手方向の端面４５ａ近傍にはチャネル領域が形成されない。ホール供給経路にチャネル領域が形成されない。したがって、ホールを、ホール供給経路を介して埋込拡散領域９０に、一層速やかに供給することができる。主電極間の抵抗が定常状態でのオン抵抗に低下するまでの遅れ時間を短縮化することができる。
なお、ゲート導通層４０の凸状部４１は、端部堆積絶縁体５２よりも中央側に伸びている。これにより、凸状部４１とトレンチゲート電極４５との導通状態が確保されている。
また、半導体装置１ｃがオン状態の時には、ソース領域１０から供給された電子が、チャネル領域を介してドリフト層７０に移動している。前述したように、端部堆積絶縁体５２が形成されているトレンチ長手方向の端面４５ａ近傍には、このチャネル領域が形成されない。キャリアが移動するチャネル領域が狭いと、半導体装置１ｃの定常状態でのオン抵抗が高くなる。半導体装置１ｃでは、ソース領域１０が、端部堆積絶縁体５２よりも中央側に形成されている。このため、少なくとも表面にソース領域１０が存在している部分のトレンチＴに接するボディ層６０には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止している。
なお、ゲート導通層４０の凸状部４１は、端部堆積絶縁体５２よりも中央側に伸びている。これにより、凸状部４１とトレンチゲート電極４５との導通状態が確保されている。
また、半導体装置１ｃがオン状態の時には、ソース領域１０から供給された電子が、チャネル領域を介してドリフト層７０に移動している。前述したように、端部堆積絶縁体５２が形成されているトレンチ長手方向の端面４５ａ近傍には、このチャネル領域が形成されない。キャリアが移動するチャネル領域が狭いと、半導体装置１ｃの定常状態でのオン抵抗が高くなる。半導体装置１ｃでは、ソース領域１０が、端部堆積絶縁体５２よりも中央側に形成されている。このため、少なくとも表面にソース領域１０が存在している部分のトレンチＴに接するボディ層６０には、チャネル領域が形成される。半導体装置の定常状態のオン抵抗が高くなることを防止している。
本実施例では、トレンチＴ内に端部堆積絶縁体５２が形成されており、なおかつゲート導通層４０に凸状部４１と凹状部４２が形成されている場合について説明した。しかしながら、端部堆積絶縁体５２が形成されていれば、図２７に示す半導体装置１ｅのように、上面視したときに略長方形のゲート導通層４０ｅであってもよい。トレンチＴ内に端部堆積絶縁体５２が形成されていることにより、オフ状態からオン状態に移行する際に、ボディコンタクト領域２０から埋込拡散領域９０に速やかにホールが供給される。
また、図２８に示す半導体装置１ｄのように、ソース領域１０が、コンタクトホール３２の外側の端部３２ａよりも中心寄りに形成されていれば、ゲート導通層４０ｄが上面視したときに略長方形の形状であってもよい。ソース領域１０がコンタクトホール３２の外側の端部３２ａよりも中心寄りに形成されていることにより、オフ状態からオン状態に移行する際に、ボディコンタクト領域２０から埋込拡散領域９０に速やかにホールが供給される。
（第５実施例）
次に、本発明を具現化した半導体装置の第５実施例を、図２９から図３２を参照して説明する。本実施例の半導体装置１ｋが、第１実施例の半導体装置１と相違している構成を主に説明する。本実施例の半導体装置１ｋの特徴は、ホール移動領域８０に接している範囲のボディ層６０が、p-型の反転抑制領域６１を備えていることである。
図２９は、半導体装置１ｋの要部断面図である。
半導体装置１ｋが形成されている半導体層２には、図１に示す半導体装置１と同様に、複数本のトレンチＴが形成されている。各々のトレンチＴは、図２９に示す左右方向にその長手方向を揃えて伸びている。複数本のトレンチＴは、その周囲を絶縁トレンチＺＴ１で囲まれている。絶縁トレンチＺＴ１は、さらにその外側が絶縁トレンチＺＴ２で囲まれている。図２９には記載されていないが、上面視すると、絶縁トレンチＺＴ１，ＺＴ２は、複数本のトレンチＴを囲んで一周している。
次に、本発明を具現化した半導体装置の第５実施例を、図２９から図３２を参照して説明する。本実施例の半導体装置１ｋが、第１実施例の半導体装置１と相違している構成を主に説明する。本実施例の半導体装置１ｋの特徴は、ホール移動領域８０に接している範囲のボディ層６０が、p-型の反転抑制領域６１を備えていることである。
図２９は、半導体装置１ｋの要部断面図である。
半導体装置１ｋが形成されている半導体層２には、図１に示す半導体装置１と同様に、複数本のトレンチＴが形成されている。各々のトレンチＴは、図２９に示す左右方向にその長手方向を揃えて伸びている。複数本のトレンチＴは、その周囲を絶縁トレンチＺＴ１で囲まれている。絶縁トレンチＺＴ１は、さらにその外側が絶縁トレンチＺＴ２で囲まれている。図２９には記載されていないが、上面視すると、絶縁トレンチＺＴ１，ＺＴ２は、複数本のトレンチＴを囲んで一周している。
p-型のボディ層６０は、トレンチＴの端面４５ａよりも外側（上面視したときにトレンチＴが長く伸びている側とは反対側）にも広く形成されている。絶縁トレンチＺＴ１，ＺＴ２は、表面２ａからボディ層６０を貫通してドリフト層７０に至るまで伸びている。
そのドリフト層７０内において絶縁トレンチＺＴ１と絶縁トレンチＺＴ２の各々の底面を取り囲む範囲に、各々のp型の埋込拡散領域９１が形成されている。埋込拡散領域９１は電気的にフローティング状態となっている。
ゲート導通層４０は、図２７と図２８に示したゲート導通層４０ｅ，４０ｄと同様に、上面視したときに略長方形状に形成されている。
そのドリフト層７０内において絶縁トレンチＺＴ１と絶縁トレンチＺＴ２の各々の底面を取り囲む範囲に、各々のp型の埋込拡散領域９１が形成されている。埋込拡散領域９１は電気的にフローティング状態となっている。
ゲート導通層４０は、図２７と図２８に示したゲート導通層４０ｅ，４０ｄと同様に、上面視したときに略長方形状に形成されている。
半導体装置１ｋのボディ層６０は、ホール移動領域８０に接している範囲に、p-型の反転抑制領域６１を備えている。反転抑制領域６１は、ホール移動領域８０に接している部分で最も深くまで伸びており、その深さがトレンチゲート電極４５の最深部Ｄ２よりも深い。
図２９には図示していないが、トレンチＴの側面Ａ（併せて図１参照）に接している範囲では、反転抑制領域６１が形成されていない範囲のトレンチＴの外側のボディ層６０と同じ深さのボディ層６０が伸びている。したがって、ホール移動領域８０に接している範囲でのボディ層６０の最深部Ｄ１は、トレンチＴの側面Ａ（併せて図１参照）に接している範囲でのボディ層６０の最深部よりも深い。また、最深部Ｄ１は、トレンチゲート電極４５の最深部Ｄ２よりも深い。
図２９には図示していないが、トレンチＴの側面Ａ（併せて図１参照）に接している範囲では、反転抑制領域６１が形成されていない範囲のトレンチＴの外側のボディ層６０と同じ深さのボディ層６０が伸びている。したがって、ホール移動領域８０に接している範囲でのボディ層６０の最深部Ｄ１は、トレンチＴの側面Ａ（併せて図１参照）に接している範囲でのボディ層６０の最深部よりも深い。また、最深部Ｄ１は、トレンチゲート電極４５の最深部Ｄ２よりも深い。
半導体装置１ｋがオフ状態からオン状態に移行するときに、ホールが、p型のボディコンタクト領域２０（併せて図１参照）と、p型のボディ層６０と、p型のホール移動領域８０を介して、p型の埋込拡散領域９０に供給される。これによってオフ時に埋込拡散領域９０とドリフト層７０との境界から広がっていた空乏層が狭くなる。また、トレンチＴの側面Ａ（併せて図１参照）において薄い熱酸化膜５０を介してトレンチゲート電極４５と対向している範囲のボディ層６０に、n型のチャネル領域が形成される。トレンチＴの側面Ａでは、ボディ層６０にチャネル領域が形成されると、n型のソース領域１０からn型のチャネル領域を介してn型のドリフト層７０に電子が供給される。これによって半導体装置１ｋに電流が流れる。チャネル領域がソース領域１０（併せて図１参照）からドリフト層７０に至るまで確実に形成される必要がある。このために、トレンチＴの側面Ａでは、ボディ層６０は、その最深部がトレンチゲート電極４５の最深部Ｄ２よりも浅い。
従来は、半導体装置がオフ状態からオン状態に移行する際に、トレンチＴの端面４５ａにおいて薄い熱酸化膜５０を介してトレンチゲート電極４５に対向しているp型のホール移動領域８０にもチャネル領域が形成されていた。特に、薄い熱酸化膜５０に囲まれているトレンチゲート電極４５とn型のドリフト層７０との間に存在する範囲のホール移動領域８０は、導電型が極めて反転し易く、チャネル領域が形成され易かった。チャネル領域は、前述したホールの供給経路とは反対導電型である。ホール供給経路となる領域にチャネル領域が形成されると、ホールの供給経路が狭くなる。
本実施例の半導体装置１ｋでは、ホール移動領域８０に接している範囲のボディ層６０がp型の反転抑制領域６１を備えている。この範囲では、ボディ層６０の最深部Ｄ１が、トレンチＴの側面Ａ（併せて図１参照）に接している範囲のボディ層６０の最深部よりも深い。また、この範囲では、ボディ層６０の最深部Ｄ１が、トレンチゲート電極４５の最深部Ｄ２よりも深い。ホール移動領域８０が薄い熱酸化膜５０に囲まれているトレンチゲート電極４５とn型のドリフト層７０に挟まれている構造が存在しない。したがって、ホール移動領域８０に、ホールの移動を妨げるチャネル領域が形成され難い。半導体装置１ｋがオフ状態からオン状態に移行する際に、ホールを、ホール供給経路を介して埋込拡散領域９０に速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗にまで低下する時間を短縮化することができる。
図３０から図３２を参照して半導体装置１ｋの製造方法を説明する。
トレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させる工程までは、図４から図１０を参照して説明した第１実施例と同様であるので説明を省略する。なお、図６のトレンチＴを形成する工程において、トレンチＴを取り囲んでいる絶縁トレンチＺＴ１，ＺＴ２も同時に形成する。
図３０に示すように、トレンチＴ内と絶縁トレンチＺＴ１，ＺＴ２内が絶縁体Ｓ１によって充填される。
次に、図３１に示すように、表面２ａ上に堆積している絶縁体Ｓ１をエッチングする。その後に、トレンチＴ内を充填している絶縁体Ｓ１については、ボディ層６０よりも深い位置までエッチバックする（トレンチＴの形成範囲以外の表面２ａにマスクを形成する等の方法を用いる）。
次に、トレンチＴの端面４５ａにp型不純物イオンを斜め注入する。図３１では、ｐ型不純物イオンを模式的にバツ印で示している。
次に、図３２に示すように、注入したp型不純物イオンを、熱処理によって活性化させる。これにより、トレンチＴの端面４５ａに接する範囲のホール移動領域８０のp型不純物の濃度が濃くなるとともに、p型不純物イオンが拡散してp-型の反転抑制領域６１が形成される。なお、この時点でのホール移動領域８０のp型不純物濃度は濃くなるものの、ボディ層６０よりも薄く、なおかつ埋込拡散領域９０よりも薄くなるように、前記した工程でのp型不純物の注入条件を調整する。これにより、半導体装置１ｋがオン状態からオフ状態に移行する際には、ホール移動領域８０が迅速に空乏化され、半導体装置１の耐圧を確保することができる。反転抑制領域６１が形成されるのと同時に、熱処理によって、半導体層２の表面２ａとトレンチＴの端面４５ａとトレンチＴの側面Ａ(併せて図１参照）の熱酸化膜５０が形成される。このときに、トレンチＴの側面Ａに形成された熱酸化膜５０をゲート酸化膜として用いても良いし、一度除去して再び熱処理することによってゲート酸化膜となる熱酸化膜５０を形成しなおしてもよい。
次に、第１実施例の図１３と図１４と同様に、トレンチＴ内と表面２ａにポリシリコンＰ１を堆積させる。表面２ａに堆積したポリシリコンＰ１をパターンニングしてゲート導通層４０を形成する。
次に、既知の方法で、表面２ａ側にソース領域１０とボディコンタクト領域２０（併せて図１参照）を形成する。また、ソース領域１０とボディコンタクト領域２０の双方に導通するソース電極（図示していない）を形成する。
その後に、第１実施例の図１３と図１４と同様に、裏面側からn+型の半導体層７６を所定の厚みになるまで削り、ドレイン領域７２とする。ドレイン領域７２と導通するドレイン電極（図示していない）を形成する。
トレンチＴ内にＣＶＤ法によって絶縁体Ｓ１を堆積させる工程までは、図４から図１０を参照して説明した第１実施例と同様であるので説明を省略する。なお、図６のトレンチＴを形成する工程において、トレンチＴを取り囲んでいる絶縁トレンチＺＴ１，ＺＴ２も同時に形成する。
図３０に示すように、トレンチＴ内と絶縁トレンチＺＴ１，ＺＴ２内が絶縁体Ｓ１によって充填される。
次に、図３１に示すように、表面２ａ上に堆積している絶縁体Ｓ１をエッチングする。その後に、トレンチＴ内を充填している絶縁体Ｓ１については、ボディ層６０よりも深い位置までエッチバックする（トレンチＴの形成範囲以外の表面２ａにマスクを形成する等の方法を用いる）。
次に、トレンチＴの端面４５ａにp型不純物イオンを斜め注入する。図３１では、ｐ型不純物イオンを模式的にバツ印で示している。
次に、図３２に示すように、注入したp型不純物イオンを、熱処理によって活性化させる。これにより、トレンチＴの端面４５ａに接する範囲のホール移動領域８０のp型不純物の濃度が濃くなるとともに、p型不純物イオンが拡散してp-型の反転抑制領域６１が形成される。なお、この時点でのホール移動領域８０のp型不純物濃度は濃くなるものの、ボディ層６０よりも薄く、なおかつ埋込拡散領域９０よりも薄くなるように、前記した工程でのp型不純物の注入条件を調整する。これにより、半導体装置１ｋがオン状態からオフ状態に移行する際には、ホール移動領域８０が迅速に空乏化され、半導体装置１の耐圧を確保することができる。反転抑制領域６１が形成されるのと同時に、熱処理によって、半導体層２の表面２ａとトレンチＴの端面４５ａとトレンチＴの側面Ａ(併せて図１参照）の熱酸化膜５０が形成される。このときに、トレンチＴの側面Ａに形成された熱酸化膜５０をゲート酸化膜として用いても良いし、一度除去して再び熱処理することによってゲート酸化膜となる熱酸化膜５０を形成しなおしてもよい。
次に、第１実施例の図１３と図１４と同様に、トレンチＴ内と表面２ａにポリシリコンＰ１を堆積させる。表面２ａに堆積したポリシリコンＰ１をパターンニングしてゲート導通層４０を形成する。
次に、既知の方法で、表面２ａ側にソース領域１０とボディコンタクト領域２０（併せて図１参照）を形成する。また、ソース領域１０とボディコンタクト領域２０の双方に導通するソース電極（図示していない）を形成する。
その後に、第１実施例の図１３と図１４と同様に、裏面側からn+型の半導体層７６を所定の厚みになるまで削り、ドレイン領域７２とする。ドレイン領域７２と導通するドレイン電極（図示していない）を形成する。
（第６実施例）
次に、本発明を具現化した半導体装置の第６実施例を、図３３と図３４を参照して説明する。本実施例の半導体装置１ｍが、図２９に示した第５実施例の半導体装置１ｋと相違している構成を主に説明する。
図３３の要部断面図に示すように、半導体装置１ｍのボディ層６０では、トレンチＴの端面４５ａに接しているホール移動領域８０と絶縁トレンチＺＴ１に亘って形成されている領域６２が、他の領域よりも深くまで形成されている。領域６２の最深部Ｄ３は、その深さがトレンチゲート電極４５の最深部Ｄ２よりも深い。
図３４は、半導体装置１ｍを上面視した図である。複数本のトレンチＴを囲んで形成されている絶縁トレンチＺＴ１内の領域のうち、点線で囲んである領域６２がボディ層６０の他の領域よりも深くまで形成されている。深い領域６２を備えているボディ層６０は、図５に示すように表面２ａからp型不純物を注入した後に、例えば、領域６２以外の範囲の表面２ａをマスク等で覆い、領域６２のみに再度p型不純物を注入することによって形成することができる。
次に、本発明を具現化した半導体装置の第６実施例を、図３３と図３４を参照して説明する。本実施例の半導体装置１ｍが、図２９に示した第５実施例の半導体装置１ｋと相違している構成を主に説明する。
図３３の要部断面図に示すように、半導体装置１ｍのボディ層６０では、トレンチＴの端面４５ａに接しているホール移動領域８０と絶縁トレンチＺＴ１に亘って形成されている領域６２が、他の領域よりも深くまで形成されている。領域６２の最深部Ｄ３は、その深さがトレンチゲート電極４５の最深部Ｄ２よりも深い。
図３４は、半導体装置１ｍを上面視した図である。複数本のトレンチＴを囲んで形成されている絶縁トレンチＺＴ１内の領域のうち、点線で囲んである領域６２がボディ層６０の他の領域よりも深くまで形成されている。深い領域６２を備えているボディ層６０は、図５に示すように表面２ａからp型不純物を注入した後に、例えば、領域６２以外の範囲の表面２ａをマスク等で覆い、領域６２のみに再度p型不純物を注入することによって形成することができる。
本実施例の半導体装置１ｍでは、ボディ層６０の領域６２の最深部Ｄ３が、トレンチゲート電極４５の最深部Ｄ２よりも深い。ホール移動領域８０が、薄い熱酸化膜５０に囲まれているトレンチゲート電極４５とn型のドリフト層７０とに挟まれている構造が存在しない。したがって、ホール移動領域８０に、ホールの移動を妨げるチャネル領域が形成され難い。半導体装置１ｍがオフ状態からオン状態に移行する際に、ホールを、ホール供給経路を介して埋込拡散領域９０に速やかに供給することができる。主電極間の抵抗が定常状態のオン抵抗にまで低下する時間を短縮化することができる。
（第７実施例）
次に、本発明を具現化した半導体装置の第７実施例を、図３５を参照して説明する。本実施例の半導体装置１ｎが、図２９に示した第５実施例の半導体装置１ｋと相違している構成を主に説明する。
図３５の要部断面図に示すように、半導体装置１ｎは、トレンチＴの長手方向の端部に形成されている端部堆積絶縁体５２（併せて図２２と図２７参照）を備えている。端部堆積絶縁体５２は、端面４５ａに形成されている熱酸化膜５０に接している。端部堆積絶縁体５２が形成されている領域では、深部の埋込絶縁体９５と端部堆積絶縁体５２でトレンチＴが表面２ａまで絶縁体で充填されている。端部堆積絶縁体５２は、トレンチＴの側面Ａ（併せて図２２参照）を覆う熱酸化膜５０（ゲート絶縁膜）よりも厚い。
次に、本発明を具現化した半導体装置の第７実施例を、図３５を参照して説明する。本実施例の半導体装置１ｎが、図２９に示した第５実施例の半導体装置１ｋと相違している構成を主に説明する。
図３５の要部断面図に示すように、半導体装置１ｎは、トレンチＴの長手方向の端部に形成されている端部堆積絶縁体５２（併せて図２２と図２７参照）を備えている。端部堆積絶縁体５２は、端面４５ａに形成されている熱酸化膜５０に接している。端部堆積絶縁体５２が形成されている領域では、深部の埋込絶縁体９５と端部堆積絶縁体５２でトレンチＴが表面２ａまで絶縁体で充填されている。端部堆積絶縁体５２は、トレンチＴの側面Ａ（併せて図２２参照）を覆う熱酸化膜５０（ゲート絶縁膜）よりも厚い。
また、半導体装置１ｎでは、半導体層２の表面２ａに形成されている表面絶縁膜が、表面堆積絶縁体５１を備えている。表面堆積絶縁体５１は、表面２ａに形成されている熱酸化膜５０上に形成されている。表面堆積絶縁体５１は、トレンチＴの端面４５ａを超えてトレンチＴの上方に伸びている。表面堆積絶縁体５１は、トレンチＴの側面Ａ（併せて図２２参照）を覆う熱酸化膜５０（ゲート絶縁膜）よりも厚い。表面堆積絶縁体５１と端部堆積絶縁体５２は連続している。
本実施例の半導体装置１ｎは、トレンチＴの端面４５ａに形成されている端部堆積絶縁体５２と、前述した反転抑制領域６１の双方を備えている。反転抑制領域６１を備えていることによってホール移動領域８０にチャネル領域が形成され難い。また、図２７に示す第４実施例の半導体装置１ｅと同様に、厚い絶縁膜（熱酸化膜５０と端部堆積絶縁体５２）が形成されているトレンチの端面４５ａ近傍のホール移動領域８０には、チャネル領域が形成され難い。ホール供給経路のホール移動領域８０に、チャネル領域が一層形成され難い。したがって、半導体装置１ｎがオフ状態からオン状態に移行するときに、ホールを、ホール供給経路を介して埋込拡散領域９０に速やかに供給することができる。
また、半導体装置１ｎは、ゲート導通層４０と半導体層２の表面２ａとの間に形成されている表面堆積絶縁体５１を備えている。半導体層２が、ゲート導通層４０による電界の影響を受け難い。
また、半導体装置１ｎは、ゲート導通層４０と半導体層２の表面２ａとの間に形成されている表面堆積絶縁体５１を備えている。半導体層２が、ゲート導通層４０による電界の影響を受け難い。
（第８実施例）
次に、本発明を具現化した半導体装置の第８実施例を、図３６を参照して説明する。本実施例の半導体装置１ｐが、図３５に示した第７実施例の半導体装置１ｎと相違している構成について主に説明する。
本実施例の半導体装置１ｐの特徴は、表面２ａに形成されている表面堆積絶縁体５１ａと、トレンチＴの長手方向の端部に形成されている端部堆積絶縁体５２ａが離間していることである。
次に、本発明を具現化した半導体装置の第８実施例を、図３６を参照して説明する。本実施例の半導体装置１ｐが、図３５に示した第７実施例の半導体装置１ｎと相違している構成について主に説明する。
本実施例の半導体装置１ｐの特徴は、表面２ａに形成されている表面堆積絶縁体５１ａと、トレンチＴの長手方向の端部に形成されている端部堆積絶縁体５２ａが離間していることである。
端部堆積絶縁体５２ａは、トレンチＴの底面を覆う埋込絶縁体９５と連続している。そして端部堆積絶縁体５２ａは、半導体層２の表面２ａに至るまで伸びていない。
また、表面２ａに形成されている表面堆積絶縁体５１ａは、トレンチＴの端面４５ａを越えてトレンチＴの上方に伸びていない。これにより、表面堆積絶縁体５１ａと端部堆積絶縁体５２ａとが離間している。
また、表面２ａに形成されている表面堆積絶縁体５１ａは、トレンチＴの端面４５ａを越えてトレンチＴの上方に伸びていない。これにより、表面堆積絶縁体５１ａと端部堆積絶縁体５２ａとが離間している。
一般的に、トレンチＴを充填した絶縁体Ｓ１をパターンニングした後には、何らかの熱処理工程が実施される。例えば、図１２に示した絶縁体Ｓ１をパターンニングする工程の後に、トレンチＴの側面Ａ（併せて図２２参照）に、ゲート酸化膜として用いる熱酸化膜５０を形成するために熱処理工程を実施する。表面堆積絶縁体と端部堆積絶縁体が連続していると、この際に、表面堆積絶縁体と端部堆積絶縁体を構成する絶縁体Ｓ１と、半導体層２との熱膨張率の違い等に起因し、特に、トレンチＴの端面４５ａ近傍の半導体層２にクラックが発生することがある。本実施例の半導体装置１ｐによると、表面堆積絶縁体５１ａと端部堆積絶縁体５２ａとが離間している。トレンチＴの端面４５ａと、端面４５ａ近傍の表面２ａの双方が、連続する絶縁体Ｓ１で固定されていない。絶縁体Ｓ１と半導体層２の熱膨張率の違い等に起因して半導体層２にクラックが入り難い。
また、本実施例の半導体装置１ｐは、トレンチＴの端面４５ａに形成されている端部堆積絶縁体５２と、前述した反転抑制領域６１の双方を備えている。反転抑制領域６１を備えていることによってホール移動領域８０にチャネル領域が形成され難い。また、図２７に示す第４実施例の半導体装置１ｃと同様に、厚い絶縁膜（熱酸化膜５０と端部堆積絶縁体５２）が形成されているトレンチの端面４５ａ近傍のホール移動領域８０には、チャネル領域が形成され難い。ホール供給経路のホール移動領域８０に、チャネル領域が一層形成され難い。したがって、半導体装置１ｐがオフ状態からオン状態に移行するときに、ホールを、ホール供給経路を介して埋込拡散領域９０に、一層速やかに供給することができる。
表面堆積絶縁体５１ａと端部堆積絶縁体５２ａとが離間している構成は、半導体装置１ｐのように、端部堆積絶縁体５２ａが表面２ａに至るまで伸びていない構成に限定されるものではない。例えば、端部堆積絶縁体５２ａは表面２ａに至るまで伸びているが、表面堆積絶縁体５１ａがトレンチＴの端面４５ａの上方に至るまで形成されていないことによって表面堆積絶縁体５１ａと端部堆積絶縁体５２ａとが離間していてもよい。
第５実施例から第８実施例では、半導体装置１ｋ，１ｍ，１ｎ，１ｐのゲート導通層４０が上面視して略四角形状で形成されている場合について説明した。ゲート導通層４０は、図１に示す第１実施例のゲート導通層４０と同様に凸状部４１と凹状部４２を備えていても良い。
第５実施例から第８実施例では、半導体層２の複数本のトレンチＴが形成されている場合について説明した。本発明は、半導体層２のトレンチＴが１本形成されている場合にも適用することができる。
第５実施例から第８実施例では、半導体層２の複数本のトレンチＴが形成されている場合について説明した。本発明は、半導体層２のトレンチＴが１本形成されている場合にも適用することができる。
第５実施例から第８実施例では、ホール移動領域８０に接している範囲のボディ層６０の最深部Ｄ１，Ｄ３が、トレンチＴの側面Ａに接している範囲のボディ層６０の最深部Ｄ２よりも深い構成について説明した。半導体装置がオフ状態からオン状態に移行するときにホール移動領域８０にチャネル領域が形成されることを抑制するために、チャネル領域が形成され易い範囲ではホール移動領域８０のp型不純物の濃度を濃くしてもよい。すなわち、ホール移動領域８０のうち、薄い熱酸化膜５０に囲まれているトレンチゲート電極４５とドリフト層７０に挟まれている範囲のp型不純物の濃度を濃くしてもよい。この場合には、ボディ層６０の深さは均一であってもよい。
第１実施例から第８実施例では、図１に示すように、トレンチＴの深部が、埋込絶縁体９５で充填されている場合について説明した。半導体装置がオフ状態のときに、トレンチＴの底面を覆う厚い熱酸化膜５０によって主電極間に印加される電位差による電界のピークを分散することができる。半導体装置の耐圧を向上させることができる。また、ゲート容量を低減化することができる。しかしながら、本発明は、埋込絶縁体９５が形成されていない構成にも適用することができる。
第１実施例から第８実施例では、トレンチＴの長手方向の双方の端面近傍の表面に、ゲート導通層を形成することを説明したが、ゲート導通層は少なくとも一方の端面近傍に形成されていればよい。
また、第１実施例から第８実施例ではｎチャネルのＭＯＳＦＥＴについて説明したが、本発明は、ｐチャネルのＭＯＳＦＥＴにも適用することができる。この場合、埋込拡散領域９０とホール供給経路を形成する半導体領域がｎ型の半導体領域となる。オフ状態からオン状態に移行する際に、埋込拡散領域９０に供給する少数キャリアが電子となる。
また、各実施例では、本発明をＭＯＳＦＥＴに適用したが、本発明をＩＧＢＴに適用することもできる。ＩＧＢＴの場合には、キャリア供給領域をエミッタ領域という。ＩＧＢＴの場合には、半導体層２の裏面２ｂに、ｎ型のドレイン領域７２に代わってｐ型のコレクタ領域が形成されている。
また、第１実施例から第８実施例ではｎチャネルのＭＯＳＦＥＴについて説明したが、本発明は、ｐチャネルのＭＯＳＦＥＴにも適用することができる。この場合、埋込拡散領域９０とホール供給経路を形成する半導体領域がｎ型の半導体領域となる。オフ状態からオン状態に移行する際に、埋込拡散領域９０に供給する少数キャリアが電子となる。
また、各実施例では、本発明をＭＯＳＦＥＴに適用したが、本発明をＩＧＢＴに適用することもできる。ＩＧＢＴの場合には、キャリア供給領域をエミッタ領域という。ＩＧＢＴの場合には、半導体層２の裏面２ｂに、ｎ型のドレイン領域７２に代わってｐ型のコレクタ領域が形成されている。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体装置
２：半導体層
２ａ：表面
２ｂ：裏面
１０：ソース領域
２０：ボディコンタクト領域
３２：コンタクトホール
３２ａ：端部
４０：ゲート導通層
４１：凸状部
４２：凹状部
４３：端縁
４５：トレンチゲート電極
４５ａ：端面
５０：熱酸化膜
５２：端部堆積絶縁体
６０：ボディ層
６１：反転抑制領域
６２：領域
７０：ドリフト層
７２：ドレイン領域
７４：n-型の半導体層
７６：n+型の半導体層
８０：ホール移動領域
９０：埋込拡散領域
９５：埋込絶縁体
Ｍ：マスク
Ｎ：レジスト
Ｔ：トレンチ
Ｓ１：絶縁体
Ｐ１：ポリシリコン
Ｗ１：幅
Ｗ２：幅
２：半導体層
２ａ：表面
２ｂ：裏面
１０：ソース領域
２０：ボディコンタクト領域
３２：コンタクトホール
３２ａ：端部
４０：ゲート導通層
４１：凸状部
４２：凹状部
４３：端縁
４５：トレンチゲート電極
４５ａ：端面
５０：熱酸化膜
５２：端部堆積絶縁体
６０：ボディ層
６１：反転抑制領域
６２：領域
７０：ドリフト層
７２：ドレイン領域
７４：n-型の半導体層
７６：n+型の半導体層
８０：ホール移動領域
９０：埋込拡散領域
９５：埋込絶縁体
Ｍ：マスク
Ｎ：レジスト
Ｔ：トレンチ
Ｓ１：絶縁体
Ｐ１：ポリシリコン
Ｗ１：幅
Ｗ２：幅
Claims (5)
- トレンチと、ゲート絶縁膜と、トレンチゲート電極と、キャリア供給領域と、ボディコンタクト領域と、ボディ層と、ドリフト層と、トレンチ底面囲繞領域と、トレンチ端面対向領域を備えている半導体装置であり、
半導体層に、長手方向に伸びる側面と底面と、端面を備えているトレンチが形成されており、
ゲート絶縁膜は、トレンチの側面と底面と端面を覆っており、
トレンチゲート電極は、ゲート絶縁膜で覆われた状態でトレンチ内に収容されており、
キャリア供給領域は、第１導電型であり、ゲート絶縁膜を介してトレンチゲート電極に対向する範囲に形成されており、半導体層の表面の一部の範囲において露出しており、
ボディコンタクト領域は、第２導電型であり、半導体層の表面の前記一部の範囲とは異なる範囲において露出しており、
ボディ層は、第２導電型であり、キャリア供給領域とボディコンタクト領域を取囲むとともにキャリア供給領域とボディコンタクト領域に接しており、トレンチの側面に接している範囲では、トレンチゲート電極の最深部よりも浅い範囲に形成されており、
ドリフト層は、第１導電型であり、ボディ層によってキャリア供給領域とボディコンタクト領域から分離されており、ボディ層に接しており、ボディ層よりも半導体層の深部側に形成されており、
トレンチ底面囲繞領域は、第２導電型であり、ドリフト層内においてトレンチの底面を取り囲む範囲に形成されており、
トレンチ端面対向領域は、第２導電型であり、トレンチの端面にゲート絶縁膜を介して対向する範囲に形成されており、第２導電型のボディ層と第２導電型のトレンチ底面囲繞領域の双方に導通しており、
ボディコンタクト領域は、ボディ層及びトレンチ端面対向領域を介してトレンチ底面囲繞領域に接続されており、
トレンチ端面対向領域に接している範囲のボディ層の最深部が、トレンチの側面に接している範囲のボディ層の最深部よりも深いことを特徴とする半導体装置。 - 前記トレンチ端面対向領域に接している範囲のボディ層が、前記トレンチゲート電極の最深部よりも深く伸びていることを特徴とする請求項１に記載の半導体装置。
- 前記トレンチの底面を覆うゲート絶縁膜の膜厚が、前記トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚いことを特徴とする請求項１又は２に記載の半導体装置。
- 前記トレンチの端面を覆うゲート絶縁膜の少なくとも一部の範囲の膜厚が、前記トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚いことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
- 前記半導体層の表面を覆う表面絶縁膜が、さらに形成されており、
前記表面絶縁膜の少なくとも一部の範囲の膜厚が、前記トレンチの側面を覆うゲート絶縁膜の膜厚よりも厚く、
前記表面絶縁膜のうちの前記トレンチの側面を覆うゲート絶縁膜よりも厚い範囲と、前記トレンチの端面を覆うゲート絶縁膜のうちの前記トレンチの側面を覆うゲート絶縁膜よりも厚い範囲とが、離間していることを特徴とする請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008127524A JP5401826B2 (ja) | 2007-09-06 | 2008-05-14 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007231910 | 2007-09-06 | ||
| JP2007231910 | 2007-09-06 | ||
| JP2008127524A JP5401826B2 (ja) | 2007-09-06 | 2008-05-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009081412A JP2009081412A (ja) | 2009-04-16 |
| JP5401826B2 true JP5401826B2 (ja) | 2014-01-29 |
Family
ID=40655902
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008127524A Expired - Fee Related JP5401826B2 (ja) | 2007-09-06 | 2008-05-14 | 半導体装置 |
| JP2008127523A Expired - Fee Related JP5206107B2 (ja) | 2007-09-06 | 2008-05-14 | 半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008127523A Expired - Fee Related JP5206107B2 (ja) | 2007-09-06 | 2008-05-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP5401826B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5395309B2 (ja) | 2011-03-23 | 2014-01-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5884617B2 (ja) | 2012-04-19 | 2016-03-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5751213B2 (ja) * | 2012-06-14 | 2015-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| EP2924739B1 (en) * | 2012-11-21 | 2019-08-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP6219704B2 (ja) | 2013-12-17 | 2017-10-25 | トヨタ自動車株式会社 | 半導体装置 |
| JP6571467B2 (ja) * | 2015-09-24 | 2019-09-04 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング素子とその製造方法 |
| JP6606007B2 (ja) * | 2016-04-18 | 2019-11-13 | トヨタ自動車株式会社 | スイッチング素子 |
| JP2018060943A (ja) * | 2016-10-06 | 2018-04-12 | トヨタ自動車株式会社 | スイッチング素子 |
| JP7135819B2 (ja) * | 2018-12-12 | 2022-09-13 | 株式会社デンソー | 半導体装置 |
| JP7193371B2 (ja) | 2019-02-19 | 2022-12-20 | 株式会社東芝 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015733A (ja) * | 1999-07-02 | 2001-01-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP3964819B2 (ja) * | 2003-04-07 | 2007-08-22 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP4882212B2 (ja) * | 2003-08-20 | 2012-02-22 | 株式会社デンソー | 縦型半導体装置 |
| JP4404709B2 (ja) * | 2004-07-12 | 2010-01-27 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| TWI317971B (en) * | 2005-08-17 | 2009-12-01 | Int Rectifier Corp | A method for fabricating a semiconductor device |
-
2008
- 2008-05-14 JP JP2008127524A patent/JP5401826B2/ja not_active Expired - Fee Related
- 2008-05-14 JP JP2008127523A patent/JP5206107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009081412A (ja) | 2009-04-16 |
| JP5206107B2 (ja) | 2013-06-12 |
| JP2009081411A (ja) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5401826B2 (ja) | 半導体装置 | |
| US10115794B2 (en) | Semiconductor device comprising accumulation layer channel and inversion layer channel | |
| JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| US9024382B2 (en) | Semiconductor device | |
| US6118150A (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| CN110326109B (zh) | 功率半导体装置和用于制造功率半导体装置的方法 | |
| US10903202B2 (en) | Semiconductor device | |
| KR20140046018A (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| JP6606007B2 (ja) | スイッチング素子 | |
| WO2015098167A1 (ja) | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 | |
| JP5895947B2 (ja) | Ｉｇｂｔの製造方法 | |
| US9954096B2 (en) | Switching device and method of manufacturing the same | |
| JP2019079833A (ja) | スイッチング素子とその製造方法 | |
| US9847414B2 (en) | Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate | |
| US9190504B2 (en) | Semiconductor device | |
| JP6763727B2 (ja) | スイッチング装置とその製造方法 | |
| JP6563689B2 (ja) | 絶縁ゲート型スイッチング素子の製造方法 | |
| JP2017191817A (ja) | スイッチング素子の製造方法 | |
| JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
| JP2004200441A (ja) | 半導体装置とその製造方法 | |
| CN102956706B (zh) | 具有翼结构的晶体管 | |
| JP2020126932A (ja) | トレンチゲート型半導体装置 | |
| JP2016025324A (ja) | 半導体装置およびその制御方法 | |
| JP7405230B2 (ja) | スイッチング素子 | |
| JP7119922B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5401826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |