JP7135819B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１及び特許文献２には、半導体基板の上面に設けられているトレンチゲートを備えた半導体装置が開示されている。トレンチゲートは、半導体基板の上面に形成されたトレンチ内に設けられており、ゲート絶縁層とゲート電極を有している。半導体基板は、ｎ型のソース領域とｐ型のボディ領域とｎ型のドリフト領域を有している。ソース領域は、ゲート絶縁層の側面に接している。ボディ領域は、ソース領域の下側でゲート絶縁層の側面に接している。ドリフト領域は、ボディ領域の下側でゲート絶縁層の側面に接している。また、半導体基板は、ｐ型の底部領域とｐ型の接続領域を有している。底部領域は、トレンチの底面においてゲート絶縁層に接している。接続領域は、トレンチの側面において、底部領域とボディ領域の間を伸びており、底部領域とボディ領域を接続している。

特開２００７－２４２８５２号公報 特開２０１８－６０９４３号公報

この種の半導体装置がオフすると、ボディ領域とドリフト領域の接合面からドリフト領域内に空乏層が伸びる。この空乏層によって、半導体基板内における電界集中が緩和される。また、底部領域とドリフト領域の接合面からドリフト領域内にも空乏層が伸びる。この空乏層によって、トレンチ近傍における電界集中が緩和される。さらに、ドリフト領域と接続領域の接合面から接続領域内にも空乏層が伸びる。この空乏層によって底部領域がボディ領域から電気的に分離され、底部領域の電位がフローティングとなる。これにより、底部領域とドリフト領域の間に高い電位差が生じることが抑制される。

また、この種の半導体装置がオンすると、ボディ領域にチャネルが形成され、ドリフト領域内に広がっていた空乏層が収縮して半導体装置がオン状態となる。その過程で、接続領域内の空乏層も収縮し、接続領域を介して底部領域がボディ領域に電気的に接続される。すると、底部領域がボディ領域と略同電位となり、底部領域からドリフト領域に広がっていた空乏層が底部領域に向かって収縮する。このため、半導体装置がオンするときに短時間でドリフト領域の抵抗が低下する。したがって、この半導体装置は、損失が生じ難いという特徴を有している。

図１５は、この種の半導体装置の断面図を示している。なお、図１５において、破線は、半導体装置がオフしているときの空乏層の端部を示している。図１５においてドットによりハッチングされている半導体領域は、空乏化していない領域（以下、非空乏化領域という）であり、ハッチングされていない半導体領域は空乏層が広がっている領域である。半導体装置がオフすると、ｐ型領域（底部領域２００、接続領域２１０及びボディ領域２２０）とｎ型領域（ドリフト領域２３０）の接合面から空乏層が伸びる。底部領域２００は、ｐｎ接合近傍で空乏化される。トレンチ２５０の底面近傍において、底部領域２００内に非空乏化領域が残る。接続領域２１０は、底部領域２００に近い位置でその厚み方向全体に空乏化される。ボディ領域２２０に近い位置では、接続領域２１０内に非空乏化領域が残る。

接続領域２１０内の非空乏化領域の下端部２１０ａの曲率は、接続領域２１０の厚み及び不純物濃度等の製造ばらつきに依存して大きく変動する。このような非空乏化領域の下端部２１０ａの曲率の変動は、半導体装置の耐圧特性を変動させてしまう。半導体装置の耐圧特性を安定させるために、このような非空乏化領域の下端部２１０ａの曲率を制御する技術が必要とされている。なお、上述した説明では、ｎチャネル型の半導体装置について説明したが、ｐチャネル型の半導体装置でも同様の問題が生じる。

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に設けられたトレンチと、前記トレンチの内面を覆っているゲート絶縁層と、前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極と、を備えることができる。前記ゲート絶縁層は、前記ゲート電極の側面と前記半導体基板の間に設けられている側面絶縁層と、前記ゲート電極の底面と前記半導体基板の間に設けられている底面絶縁層と、を有することができる。前記半導体基板は、前記トレンチの側面において、前記側面絶縁層に対向している第１導電型の第１半導体領域と、前記トレンチの側面において、前記第１半導体領域の下側で前記側面絶縁層に対向している第２導電型の第２半導体領域と、前記トレンチの側面において、前記第２半導体領域の下側で前記側面絶縁層に対向しており、前記第２半導体領域によって前記第１半導体領域から分離されている第１導電型の第３半導体領域と、前記トレンチの底面において、前記底面絶縁層に対向している第２導電型の底部領域と、前記トレンチの側面において、前記第２半導体領域と前記底部領域の間を伸びており、前記第２半導体領域と前記底部領域を接続している第２導電型の接続領域と、前記接続領域よりも前記トレンチの側面側に設けられており、前記接続領域よりも不純物濃度が濃い第２導電型のストッパー領域と、を有することができる。前記ストッパー領域は、オフのときに前記第３半導体領域と前記接続領域の接合面から前記接続領域内に伸びる空乏層の広がりを抑制するように構成されている。なお、本明細書において、第１導電型と第２導電型の一方がｎ型であり、他方がｐ型である。上記半導体装置では、前記接続領域よりも不純物濃度が濃い前記ストッパー領域が設けられている。このため、前記半導体装置がオフしたときに、前記接続領域内に伸びる空乏層は、前記ストッパー領域の形状に沿ってその広がりが抑えられる。したがって、前記接続領域内の非空乏化領域の形状は、前記ストッパー領域の形状に依存させることができる。これにより、前記半導体装置がオフのときの前記接続領域内の非空乏化領域の下端部の曲率を制御することができる。

前記ストッパー領域は、前記トレンチの側面において、前記側面絶縁層と前記底面絶縁層の境界を含むように前記側面絶縁層と前記底面絶縁層の双方に接していてもよい。この半導体装置によると、前記側面絶縁層の絶縁破壊が抑えられる。

前記接続領域の厚みが、前記底部領域の厚みよりも薄くてもよい。ここで、前記接続領域の厚みは、前記接続領域が設けられている部分の前記トレンチの側面に対して垂直な方向における前記接続領域の寸法である。また、前記底部領域の厚みは、前記底部領域が設けられている部分の前記トレンチの底面に対して垂直な方向における前記底部領域の寸法である。前記接続領域の厚みが薄い場合、前記接続領域内の非空乏化領域の下端部の曲率が大きくなり、前記接続領域内の電界が集中する傾向にあるが、上記半導体装置では、そのような前記接続領域内の電界集中を緩和することができる。換言すると、上記半導体装置では、前記接続領域内の電界集中を抑えながら、前記接続領域の厚みを薄くすることができる。このように、上記半導体装置は、設計自由度が大きいという特徴を有している。

実施形態の半導体装置の上面側から見た平面図。 図１のＩＩ－ＩＩ線における半導体装置の断面図。 図１のＩＩＩ－ＩＩＩ線における半導体装置の断面図。 図２のＩＶ線における接続領域３８の断面図。 実施形態の半導体装置のオフ時における空乏層の分布を示す断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 実施形態の半導体装置の製造方法のうちのストッパー領域を形成する一工程の半導体装置の断面図。 従来の半導体装置のオフ時における空乏層の分布を示す断面図。

図１～３に示す実施形態の半導体装置１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体装置１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、ＳｉＣ（炭化シリコン）を主材料とするＳｉＣ基板である。

半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２は、上面１２ａにおいてｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。

図２、３に示すように、各トレンチ２２の内面は、ゲート絶縁層２４によって覆われている。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁層２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。

ゲート絶縁層２４は、底面絶縁層２４ａと側面絶縁層２４ｂを有している。底面絶縁層２４ａは、トレンチ２２の底部に設けられており、ゲート電極２６の底面と半導体基板１２の間に設けられている。換言すると、底面絶縁層２４ａは、トレンチ２２の底面と、その底面近傍のトレンチ２２の側面を覆っている。側面絶縁層２４ｂは、底面絶縁層２４ａよりも上側のトレンチ２２の側面を覆っており、ゲート電極２６の側面と半導体基板１２の間に設けられている。側面絶縁層２４ｂの厚みＴｃ（すなわち、ゲート電極２６の側面と半導体基板１２の間の間隔）は、底面絶縁層２４ａの厚みＴｂ（すなわち、底面絶縁層２４ａの上面と底面の間の幅）よりも薄い。

図２、３に示すように、半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。

図１～３に示すように、半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３４、ドレイン領域３５、複数の底部領域３６、複数の接続領域３８及び複数のストッパー領域３９が設けられている。

各ソース領域３０は、ｎ型領域である。図２、３に示すように、各ソース領域３０は、半導体基板１２の上面１２ａに臨む範囲に配置されており、上部電極７０にオーミック接触している。また、各ソース領域３０は、トレンチ２２の短手方向の側面（トレンチ２２の短手方向の端部に位置する側面であり、ｙ方向に沿って伸びる側面）において、側面絶縁層２４ｂに対向している。各ソース領域３０は、トレンチ２２の上端部において側面絶縁層２４ｂに接している。

ボディ領域３２は、ｐ型領域である。図２、３に示すように、ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、２つのソース領域３０に挟まれた範囲から各ソース領域３０の下側まで伸びている。ボディ領域３２は、高濃度領域３２ａと低濃度領域３２ｂを有している。高濃度領域３２ａは、低濃度領域３２ｂよりも高いｐ型不純物濃度を有している。高濃度領域３２ａは、２つのソース領域３０に挟まれた範囲に配置されている。高濃度領域３２ａは、上部電極７０にオーミック接触している。低濃度領域３２ｂは、トレンチ２２の短手方向の側面において、側面絶縁層２４ｂに対向している。低濃度領域３２ｂは、ソース領域３０の下側で側面絶縁層２４ｂに接している。ボディ領域３２の下端（すなわち、低濃度領域３２ｂの下端）は、ゲート電極２６の下端（すなわち、底面絶縁層２４ａの上面）よりも上側に配置されている。また、図１に示すように、低濃度領域３２ｂは、トレンチ２２の長手方向の側面（トレンチ２２の長手方向の端部に位置する側面であり、ｘ方向に沿って伸びる側面）に隣接する範囲にも配置されている。

ドリフト領域３４は、ｎ型領域である。図２、３に示すように、ドリフト領域３４は、ボディ領域３２の下側に配置されており、ボディ領域３２によってソース領域３０から分離されている。図３に示すように、ドリフト領域３４は、トレンチ２２の短手方向の側面の接続領域３８が設けられていない範囲において、側面絶縁層２４ｂ及び底面絶縁層２４ａに対向している。ドリフト領域３４は、ボディ領域３２の下側で側面絶縁層２４ｂ及び底面絶縁層２４ａに接している。

ドレイン領域３５は、ｎ型領域である。ドレイン領域３５は、ドリフト領域３４よりも高いｎ型不純物濃度を有している。図２、３に示すように、ドレイン領域３５は、ドリフト領域３４の下側に配置されている。ドレイン領域３５は、半導体基板１２の下面１２ｂに臨む範囲に配置されている。ドレイン領域３５は、下部電極７２にオーミック接触している。

各底部領域３６は、ｐ型領域である。図２、３に示すように、各底部領域３６は、対応するトレンチ２２の底面に臨む範囲に配置されている。各底部領域３６は、対応するトレンチ２２の底面において、底面絶縁層２４ａに対向している。各底部領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部領域３６は、対応するトレンチ２２の底面全域で底面絶縁層２４ａに接している。各底部領域３６の周囲は、ドリフト領域３４に囲まれている。接続領域３８が設けられている箇所を除いて、各底部領域３６は、ドリフト領域３４によってボディ領域３２から分離されている。

各接続領域３８は、ｐ型領域である。図１に示すように、各接続領域３８は、トレンチ２２の短手方向の側面に部分的に接するように設けられている。トレンチ２２の短手方向の側面に対して、複数の接続領域３８が配置されている。図２に示すように、接続領域３８は、ボディ領域３２からトレンチ２２の短手方向の側面に沿って下側に伸びている。接続領域３８の下端は、底部領域３６に接続されている。すなわち、接続領域３８は、トレンチ２２の短手方向の側面に沿ってボディ領域３２と底部領域３６の間を伸びており、ボディ領域３２と底部領域３６を接続している。

接続領域３８の厚みＴｃは、接続領域３８が設けられているトレンチ２２の側面に対して垂直な方向（本実施形態ではｘ方向）における接続領域３８の寸法である。なお、厳密には、図４に示すように、ｘｙ平面内における接続領域３８のｘ方向の寸法は一定ではない。このような場合、ｘｙ平面内における接続領域３８のｘ方向の寸法の最大値を、接続領域３８の厚みＴｃという。また、底部領域３６の厚みＴｂは、トレンチ２２の底面に対して垂直な方向（本実施形態ではｙ方向）における底部領域３６の寸法である。なお、底部領域３６のｚ方向の寸法は一定ではない。このような場合、底部領域３６のｚ方向の寸法の最大値を、底部領域３６の厚みＴｂという。接続領域３８の厚みＴｃは、底部領域３６の厚みＴｂよりも薄い。なお、接続領域３８の厚みＴｃは、ボディ領域３２から底部領域３６に至る範囲全体において略一定である。すなわち、接続領域３８は、ボディ領域３２から底部領域３６に至る範囲全体において、底部領域３６の厚みＴｂよりも薄い厚みを有している。

各ストッパー領域３９は、ｐ型領域である。図２に示すように、各ストッパー領域３９は、対応する接続領域３８内に設けられており、対応する接続領域３８よりもトレンチ２２側に配置されており、トレンチ２２の短手方向の側面に接するように設けられている。各ストッパー領域３９は、トレンチ２２の短手方向の側面において、側面絶縁層２４ｂと底面絶縁層２４ａの境界を含むように、すなわち、ゲート電極２６の底面近傍において側面絶縁層２４ｂと底面絶縁層２４ａの双方に接している。ストッパー領域３９のｐ型不純物の濃度は、接続領域３８のｐ型不純物の濃度よりも濃い。

次に、半導体装置１０の動作について説明する。半導体装置１０の使用時には、半導体装置１０と負荷（例えば、モータ）と電源が直列に接続される。半導体装置１０と負荷の直列回路に対して、電源電圧（本実施形態では、約８００Ｖ）が印加される。半導体装置１０のドレイン側（下部電極７２）がソース側（上部電極７０）よりも高電位となる向きで、電源電圧が印加される。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、側面絶縁層２４ｂに接する範囲のボディ領域３２（低濃度領域３２ｂ）にチャネル（反転層）が形成され、半導体装置１０がオンする。ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加すると、チャネルが消滅し、半導体装置１０がオフする。以下、半導体装置１０の動作について、詳細に説明する。

半導体装置１０をターンオフさせる場合には、ゲート電極２６の電位をゲートオン電位からゲートオフ電位に引き下げる。すると、チャネルが消失し、下部電極７２の電位が上昇する。図２に示すように底部領域３６は接続領域３８を介してボディ領域３２に接続されているので、底部領域３６はボディ領域３２と略同電位（すなわち、上部電極７０と略同電位）となっている。下部電極７２の電位が上昇する過程において、ドレイン領域３５及びドリフト領域３４の電位が上昇する。ドリフト領域３４の電位が上昇すると、ボディ領域３２、接続領域３８及び底部領域３６により構成されるｐ型領域とドリフト領域３４との界面のｐｎ接合８０に逆電圧が印加される。このため、図５に示すように、ｐｎ接合８０からその周囲に空乏層が広がる。なお、図５において、ドットによりハッチングされている半導体領域は非空乏化領域を表し、ハッチングされていない半導体領域は空乏層が広がっている領域を表す。図５に示すように、ドリフト領域３４の略全体に空乏層が広がる。これによって、半導体装置１０がオフする。特に、ドリフト領域３４と底部領域３６のｐｎ接合８０からドリフト領域３４内に空乏層が広がることで、ゲート絶縁層２４の近傍における電界集中が緩和される。底部領域３６内では、ｐｎ接合８０の近傍に空乏層が広がり、ゲート絶縁層２４近傍に非空乏化領域が残る。接続領域３８の下部（底部領域３６近傍の部分の接続領域３８）では、その厚み方向全体に空乏層が広がる。接続領域３８の上部（ボディ領域３２近傍の部分の接続領域３８）では、ｐｎ接合８０の近傍の領域が空乏化し、ゲート絶縁層２４近傍に非空乏化領域が残る。ドリフト領域３４内では上側（ボディ領域３２側）ほど電位が低くなるように電位が分布するので、接続領域３８の上部に非空乏化領域が残る。接続領域３８の下部が厚み方向全体に空乏化すると、底部領域３６がボディ領域３２から電気的に分離される。その結果、底部領域３６の電位がフローティングとなる。これによって、底部領域３６とドリフト領域３４の間の電位差が過大となることが防止される。

半導体装置１０をターンオンさせる場合には、ゲート電極２６の電位をゲートオフ電位からゲートオン電位に引き上げる。すると、ゲート絶縁層２４に接する範囲のボディ領域３２にチャネルが形成される。チャネルによって、図３に示す範囲において、ソース領域３０とドリフト領域３４が接続される。すると、ドリフト領域３４の電位が低下し、ボディ領域３２からドリフト領域３４に広がっていた空乏層が収縮する。このため、電子が、上部電極７０から、ソース領域３０、チャネル、ドリフト領域３４及びドレイン領域３５を介して下部電極７２へ流れる。また、ドリフト領域３４の電位が低下する過程において、接続領域３８に広がっている空乏層がｐｎ接合８０に向かって収縮し、接続領域３８の略全体が非空乏化領域となる。すると、接続領域３８によって底部領域３６とボディ領域３２とが電気的に接続され、底部領域３６がボディ領域３２と略同電位となる。このため、底部領域３６からドリフト領域３４に広がっている空乏層がｐｎ接合８０に向かって収縮する。したがって、ドリフト領域３４の抵抗が低下し、上部電極７０から下部電極７２に向かって電子が流れ易くなる。このため、ドリフト領域３４で生じる損失が抑制される。

次に、半導体装置１０がオフしている状態における電界分布について説明する。半導体装置１０がオフしていると、空乏化した半導体領域内に電界が発生する。非空乏化領域の端部近傍の空乏層内に、電界が集中し易い。特に、非空乏化領域の端部の曲率が大きい箇所の近傍で、電界が集中する。

背景技術において、図１５を参照して説明したように、接続領域内にストッパー領域が設けられていない場合、接続領域内の非空乏化領域の下端部の曲率が、接続領域の不純物濃度及び厚み等の製造ばらつきに依存して変動し、ひいては、半導体装置の耐圧特性を変動させてしまう。一方、図５に示すように、半導体装置１０では、接続領域３８内にストッパー領域３９が設けられている。ストッパー領域３９のｐ型不純物濃度が濃く調整されていることから、接続領域３８内に伸びる空乏層の広がりがこのストッパー領域３９によって抑制される。このため、接続領域３８内の非空乏化領域の下端部３８ａの形状が、ストッパー領域３９の形状に概ね一致した形状となる。このように、接続領域３８内にストッパー領域３９が設けられていると、非空乏化領域の下端部３８ａの曲率を制御することができ、ひいては、半導体装置１０の耐圧特性を安定させることができる。

さらに、半導体装置１０では、ストッパー領域３９が設けられていない場合の非空乏化領域の下端部３８ａの曲率と比較したときに、ストッパー領域３９は、非空乏化領域の下端部３８ａの曲率が低下するような形態を有している。具体的には、図５に示すように、ストッパー領域３９は、曲率半径の長さが所定値以上となる断面半円状である。しかしながら、これは一例であり、非空乏化領域の下端部３８ａの曲率が低下する限り、ストッパー領域３９には様々な形態が採用され得る。

上述したように、半導体装置１０では、ストッパー領域３９が設けられていることにより、半導体装置１０がオフしている状態において、接続領域３８内の非空乏化領域の下端部３８ａの曲率が小さくなっている。このため、半導体装置１０では、接続領域３８内の非空乏化領域の下端部３８ａ近傍の電界集中が緩和される。また、半導体装置１０では、接続領域３８内の非空乏化領域の下端部３８ａの曲率が、底部領域３６内の非空乏化領域の端部（横方向の端部）３６ａの曲率よりも小さくなるように、ストッパー領域３９の形態が調整されている。このため、下端部３８ａ近傍に発生する電界が、端部３６ａ近傍に発生する電界よりも小さい。したがって、上述したように、この半導体装置１０では、接続領域３８の厚みＴｃを底部領域３６の厚みＴｂよりも薄くすることができる。ストッパー領域３９が設けられていない場合、接続領域３８の厚みＴｃを薄くすると、接続領域３８内の非空乏化領域の下端部の電界が集中してしまう。半導体装置１０では、ストッパー領域３９が設けられていることにより、接続領域３８内の非空乏化領域の下端部の電界集中を緩和できる。換言すると、半導体装置１０では、ストッパー領域３９が設けられていることにより、接続領域３８内の電界集中を抑えながら、接続領域３８の厚みＴｃを底部領域３６の厚みＴｂよりも薄くすることができる。このため、半導体装置１０は、設計自由度が高いという特徴を有している。

また、半導体装置１０では、ストッパー領域３９が、トレンチ２２の短手方向の側面において、側面絶縁層２４ｂと底面絶縁層２４ａの境界を含むように、すなわち、ゲート電極２６の下面近傍において側面絶縁層２４ｂと底面絶縁層２４ａの双方に接している。このため、接続領域３８内の非空乏化領域の下端部３８ａの位置は、ゲート電極２６の下面よりも深い位置、すなわち、側面絶縁層２４ｂよりも深い位置となる。これにより、膜厚が薄い側面絶縁層２４ｂに隣接して非空乏化領域の下端部３８ａが位置することが避けられるので、側面絶縁層２４ｂの絶縁破壊が抑えられる。

次に、半導体装置１０の製造方法の一例を説明する。以下では、半導体装置１０の製造方法のうちのストッパー領域３９を形成する工程について説明する。ストッパー領域３９を形成する工程以外の工程については、既知の製造方法を採用することができる。なお、以下で説明する図面では、図示明瞭化を目的として一部のハッチングを省略している。

まず、図６に示すように、ドリフト領域３４と低濃度領域３２ｂが積層した半導体基板１２を準備する。低濃度領域３２ｂは、イオン注入技術を利用して、半導体基板１２の上面に向けてｐ型不純物を導入することにより、ドリフト領域３４上に形成することができる。

次に、図７に示すように、半導体基板１２の上面１２ａ上にマスク９２を成膜する。ここで、図７には、トレンチ２２が形成されるトレンチ形成範囲２２’とゲート電極２６が形成されるゲート電極形成範囲２６’が破線で示されている。マスク９２には、トレンチ形成範囲２２’が露出するように開口が形成されている。マスク９２の開口幅９２Ｗは、トレンチ形成範囲２２’の幅２２Ｗと一致するか、その幅２２Ｗよりも僅かに広くなるように設定される。

次に、図８に示すように、イオン注入技術を利用して、ｐ型不純物を半導体基板１２内に導入する。ｐ型不純物としては、例えばボロンが用いられる。ｐ型不純物の導入深さは、ゲート電極形成範囲２６’の下面近傍であり、下面と一致する深さか、その下面よりも僅かに浅くなるように設定される。なお、このイオン注入工程では、ｐ型不純物が異なる深さに多段で導入されてもよい。

次に、図９に示すように、アニール技術を利用して、導入したｐ型不純物を熱拡散させ、ストッパー領域３９を形成する。

次に、図１０に示すように、反応性イオンエッチング（Reactive Ion Etching）技術を利用して、半導体基板１２の上面１２ａからストッパー領域３９を超える深さのトレンチ２２を形成する。これにより、ストッパー領域３９の一部が、トレンチ２２の側面の一部に残存する。残存したストッパー領域３９の一部は、ｐ型不純物が熱拡散によって形成された部分であり、その輪郭は曲率の小さい形態である。この例では断面半円状である。このようにして、曲率の小さい輪郭を有するストッパー領域３９をトレンチ２２の側面の一部に形成することができる。

次に、半導体装置１０の製造方法の他の一例を説明する。なお、上記の図８までの工程は同一である。

次に、図１１に示すように、マスク９２を除去した後に、半導体基板１２の上面１２ａ上にマスク９４を成膜する。マスク９４には、トレンチ形成範囲２２’が露出するように開口が形成されている。マスク９４の開口幅９４Ｗは、図８に示すマスク９２の開口幅９２Ｗよりも広くなるように設定される。

次に、図１２に示すように、イオン注入技術を利用して、ｐ型不純物を半導体基板１２内に導入する。ｐ型不純物としては、例えばボロンが用いられる。ｐ型不純物の導入深さは、先に導入されたｐ型不純物よりも浅くなるように設定される。このように、このイオン注入工程で導入されるｐ型不純物は、先に導入されたｐ型不純物よりも浅く、面方向に広がって導入される。

次に、図１３に示すように、アニール技術を利用して、導入したｐ型不純物を熱拡散させ、ストッパー領域１３９を形成する。

次に、図１４に示すように、反応性イオンエッチング（Reactive Ion Etching）技術を利用して、半導体基板１２の上面１２ａからストッパー領域１３９を超える深さのトレンチ２２を形成する。これにより、ストッパー領域１３９の一部が、トレンチ２２の側面の一部に残存する。残存したストッパー領域１３９の一部は、ｐ型不純物が熱拡散によって形成された部分であり、その輪郭は曲率の小さい形態である。特に、この製造方法で形成されるストッパー領域１３９の下面側の輪郭は、図１０に示すストッパー領域３９に比して、さらに曲率が小さい形態を有することができる。このようにして、曲率の小さい輪郭を有するストッパー領域１３９をトレンチ２２の側面の一部に形成することができる。

また、上述した実施形態では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。上述した実施形態の各半導体領域のｐ型とｎ型を反転させることで、ｐチャネル型のＭＯＳＦＥＴを得ることができる。また、ＩＧＢＴに本明細書に開示の技術を適用してもよい。上述した実施形態においてドレイン領域３５に代えてｐ型のコレクタ領域を設けることで、ＩＧＢＴを得ることができる。

また、上述した実施形態ではｚ方向において接続領域３８の厚みが略一定であったが、ｚ方向において接続領域３８の厚みが変化していてもよい。また、上述した実施形態ではｙ方向（トレンチ２２の長手方向）において底部領域３６の厚みが略一定であったが、ｙ方向において底部領域３６の厚みが変化していてもよい。

上述した実施形態の構成要素と、特許請求の範囲に記載の構成要素との対応関係について説明する。実施形態のソース領域３０は、特許請求の範囲に記載の第１半導体領域の一例である。実施形態のボディ領域３２は、特許請求の範囲に記載の第２半導体領域の一例である。実施形態のドリフト領域３４は、特許請求の範囲に記載の第３半導体領域の一例である。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ ：半導体装置
１２ ：半導体基板
２２ ：トレンチ
２４ ：ゲート絶縁層
２６ ：ゲート電極
２８ ：層間絶縁膜
３０ ：ソース領域
３２ ：ボディ領域
３４ ：ドリフト領域
３５ ：ドレイン領域
３６ ：底部領域
３８ ：接続領域
３９ ：ストッパー領域
７０ ：上部電極
７２ ：下部電極

Claims (3)

1. 半導体装置であって、
   半導体基板と、
   前記半導体基板の上面に設けられたトレンチと、
   前記トレンチの内面を覆っているゲート絶縁層と、
   前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極と、を備えており、
   前記ゲート絶縁層は、前記ゲート電極の側面と前記半導体基板の間に設けられている側面絶縁層と、前記ゲート電極の底面と前記半導体基板の間に設けられている底面絶縁層と、を有しており、
   前記半導体基板は、
   前記トレンチの側面において、前記側面絶縁層に対向している第１導電型の第１半導体領域と、
   前記トレンチの側面において、前記第１半導体領域の下側で前記側面絶縁層に対向している第２導電型の第２半導体領域と、
   前記トレンチの側面において、前記第２半導体領域の下側で前記側面絶縁層に対向しており、前記第２半導体領域によって前記第１半導体領域から分離されている第１導電型の第３半導体領域と、
   前記トレンチの底面において、前記底面絶縁層に対向している第２導電型の底部領域と、
   前記トレンチの側面において、前記第２半導体領域と前記底部領域の間を伸びており、前記第２半導体領域と前記底部領域を接続している第２導電型の接続領域と、
   前記接続領域よりも前記トレンチの側面側に設けられており、前記トレンチの底面よりも浅い位置に設けられており、前記接続領域よりも不純物濃度が濃い第２導電型のストッパー領域と、を有しており、
   前記ストッパー領域は、オフのときに前記第３半導体領域と前記接続領域の接合面から前記接続領域内に伸びる空乏層の広がりを抑制するように構成されている、半導体装置。
2. 前記ストッパー領域は、前記トレンチの側面において、前記側面絶縁層と前記底面絶縁層の境界を含むように前記側面絶縁層と前記底面絶縁層の双方に接している、請求項１に記載の半導体装置。
3. 前記接続領域の厚みが、前記底部領域の厚みよりも薄い、請求項１又は２に記載の半導体装置。

Images