JP6219704B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6219704B2
JP6219704B2 JP2013259764A JP2013259764A JP6219704B2 JP 6219704 B2 JP6219704 B2 JP 6219704B2 JP 2013259764 A JP2013259764 A JP 2013259764A JP 2013259764 A JP2013259764 A JP 2013259764A JP 6219704 B2 JP6219704 B2 JP 6219704B2
Authority
JP
Japan
Prior art keywords
region
trench
gate
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013259764A
Other languages
English (en)
Other versions
JP2015118966A (ja
Inventor
秀史 高谷
秀史 高谷
渡辺　行彦
行彦 渡辺
佐智子 青井
佐智子 青井
敦也 秋葉
敦也 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2013259764A priority Critical patent/JP6219704B2/ja
Priority to US14/557,662 priority patent/US9214526B2/en
Publication of JP2015118966A publication Critical patent/JP2015118966A/ja
Application granted granted Critical
Publication of JP6219704B2 publication Critical patent/JP6219704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Description

本明細書に開示の技術は、トレンチゲート型の半導体装置に関する。詳細には、トレンチゲート電極を被覆するゲート酸化膜に印加される電界を緩和する技術に関する。
特許文献１は、ゲート電極への電圧印加によりドレインとソース間の導通をコントロールするトレンチゲート型の半導体装置（パワーＭＯＳ）を開示する。この半導体装置は、半導体基板の上面からボディ層を貫通してドリフト層内にまで伸びるゲートトレンチを備えている。ゲートトレンチの底部にはフローティング領域が形成され、フローティング領域はドリフト層によってボディ層から分離されている。この半導体装置は、ドレインとソースの間にドレイン側がソース側に対して高電圧となる電圧が印加している状態（すなわち、半導体装置に順バイアスの電圧が印加されている状態）で、ゲート電極に所定の閾値以上の電圧を印加するとドレインとソースの間に電流が流れる（いわゆる、オン状態）。その一方で、半導体装置に順バイアスの電圧が印加されている状態でゲート電極の電圧を所定の閾値未満にすると、ドレインとソース間に流れる電流が遮断される（いわゆる、オフ状態）。オフ状態となると、ドリフト層とボディ層のｐｎ接合箇所と、フローティング領域とドリフト層のｐｎ接合箇所において空乏層が拡がり、この２箇所のｐｎ接合箇所が電界強度のピークとなる。これによって、電界強度のピーク値が分散され、耐圧の向上が図られている。
特開２００５−１１６８２２号公報
近年、エネルギ効率の向上等の観点から、半導体装置の高耐圧化が進んでおり、半導体装置に印加される電圧も高電圧となっている。トレンチゲート型の半導体装置において、半導体装置に印加される電圧が高電圧となると、ゲート酸化膜に印加される電界も高くなる。特に、トレンチゲート電極の下端の角部には電界集中が生じ易く、この部分のゲート酸化膜に印加される電界が高くなる。特許文献１の半導体装置においても、この課題が依然と存在しており、その改善が求められている。
本明細書では、ゲート酸化膜に印加される電界を低減することができる技術を提供する。
本明細書で開示されるトレンチゲート型の半導体装置は、第１導電型のドリフト層と、ドリフト層の上面に接している第２導電型のボディ層と、ボディ層の上面の一部に配置され、ボディ層によってドリフト層と分離されている第１導電型の第１半導体領域と、ボディ層を貫通してドリフト層内に達するゲートトレンチの壁面に形成されているゲート絶縁膜と、ゲート絶縁膜内に配置され、ドリフト層と第１半導体領域とを分離する範囲のボディ層にゲート絶縁膜を介して対向するトレンチゲート電極が備えられている。さらに、ボディ層及び第１半導体領域と電気的に接続されている第１主電極と、ゲートトレンチの底部に設けられ、ドリフト層によって囲まれている第２導電型の第２半導体領域と、第２半導体領域とボディ層、又は、第２半導体領域と第１主電極とを電気的に接続し、半導体装置がオフ状態のときに第２半導体領域とボディ層又は第１主電極とを同電位とする導電体領域が備えられている。ここでオフ状態とは、第１主電極とドリフト層の間に順方向の電圧が印加されている状態で、トレンチゲート電極に印加される電圧が所定の閾値未満の状態を意味する。一方、第１主電極とドリフト層の間に順方向の電圧が印加されている状態で、トレンチゲート電極に印加される電圧が所定の閾値未満以上の状態をオン状態という。上記の閾値は半導体装置の特性で決まり、オフ状態になると第１主電極とドリフト層の間の電流が遮断され、オン状態になると第１主電極とドリフト層の間に電流が流れる。
この半導体装置では、オフ状態になると、第２半導体領域とドリフト層のｐｎ接合箇所から空乏層が拡がる。ここで、第２半導体領域は第１主電極又はボディ層と導通し、第１主電極又はボディ層と同電位となる。このため、第２半導体領域がフローティング領域である場合に比べて、このｐｎ接合箇所からの空乏層をより拡げることができ、ゲート酸化膜に印加される電界をより低減することができる。
第１実施例の半導体装置１の平面図。 図１のII−II線断面図。 図１のIII−III線断面図。 第２実施例の半導体装置１ａの断面図（図２のII−II線断面に相当する図）。 第２実施例の半導体装置１ａのトレンチゲートを平面視した図。 第３実施例の半導体装置１ｂの断面図（図２のII−II線断面に相当する図）。 第３実施例の半導体装置１ｂのトレンチゲートを平面視した図。 半導体装置１ａの製造方法を説明するための図（その１）。 半導体装置１ａの製造方法を説明するための図（その２）。 半導体装置１ａの製造方法を説明するための図（その３）。 半導体装置１ａの製造方法を説明するための図（その４）。 半導体装置１ａの他の製造方法を説明するための図（その１）。 半導体装置１ａの他の製造方法を説明するための図（その２）。 半導体装置１ａの他の製造方法を説明するための図（その３）。 半導体装置１ａの他の製造方法を説明するための図（その４）。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１） 本明細書で開示する半導体装置では、第２半導体領域は、ゲートトレンチの底部の全体に設けられていてもよい。導電体領域は、ゲートトレンチの側壁面の一部に沿って設けられていてもよい。導電体領域がゲートトレンチの側壁面の全体に設けられていないため、導電体領域によって電流の流れが過度に妨げられることを抑制することができる。あるいは、導電体領域はゲートトレンチ内に配置されてもよい。ゲートトレンチ内に配置することで、所望の位置に導電体領域を配置することができる。
（特徴２） 本明細書で開示する半導体装置では、導電体領域が、ゲートトレンチの側壁面の一部に沿って形成され、その一端が第２半導体領域に接続される一方で他端がボディ領域に接続されており、ゲート絶縁膜に接すると共にドリフト層と接している第２導電型の半導体領域であってもよい。さらに、導電体領域の第２導電型の不純物濃度は、第２半導体領域の第２導電型の不純物濃度より濃くてもよい。このような構成によると、トレンチ側壁面に注入する第２導電型の不純物の量を制御することにより、オフ状態のときに完全に空乏化することを防止し、トレンチの側壁面に沿って容易に導電体領域を形成することができる。
（特徴３） 本明細書に開示する半導体装置では、導電体領域が、ゲートトレンチ内の一部に配置され、その一端が第２半導体領域に接続される一方で他方が第１主電極に接続されるように形成されてもよい。導電体領域は、絶縁体によってドリフト層、ボディ層及びトレンチゲート電極から絶縁されている。このような構成によると、導電体領域をゲートトレンチ内の所望の位置に配置することができる。
（特徴４） 本明細書で開示する半導体装置では、ゲート絶縁膜はゲートトレンチの側面を被覆する部分の厚みより、ゲートトレンチの底面を被覆する部分の厚みの方が厚く形成されてもよい。このような構成によると、ゲートトレンチ底部に設けられた第２半導体領域が、ボディ層とドリフト層の境界から離れた位置に配置されるため、耐圧を高めながらオン抵抗を低減することができる。
（第１実施例）
以下、本実施例の半導体装置について図面を参照して説明する。図１に示すように、本実施例の半導体装置１は、半導体基板６０と、半導体基板６０の上面及び下面に形成された図示しない電極及び絶縁膜等を備えている。半導体基板６０は、ＳｉＣ基板であり、電流が流れるセルエリア４０と、セルエリア４０を取囲む終端エリア５０を備えている。セルエリア４０内には、複数のゲートトレンチ２が設けられている。複数のゲートトレンチ２は、ｘ方向に直線状に伸びており、ｙ方向に間隔を空けて配置されている。終端エリア５０内には、複数の終端トレンチ３が設けられている。終端トレンチ３は、セルエリア４０を囲むように環状に形成されている。終端トレンチ３の角部は、円弧状に形成されている。なお、本実施例では、半導体基板６０にＳｉＣ基板を用いたが、このような例に限られず、Ｓｉ基板を用いてもよい。
図２，３に示すように、セルエリア４０には、ソース領域１９、ボディコンタクト領域２０、ボディ層１２、ドリフト層１５、ドレイン層１６が形成されている。ソース領域１９は、半導体基板６０の上面に露出している。ソース領域１９は、ｎ型の半導体領域であり、ソース電極２１にオーミック接続されている。ソース領域１９は、ゲートトレンチ２の長手方向（ｘ方向）に沿って島状に形成されている。ボディコンタクト領域２０は、ソース領域１９に隣接して配置されており、半導体基板６０の上面に露出している。ボディコンタクト領域２０は、ｐ型の半導体領域であり、ソース電極２１にオーミック接続されている。
ボディ層１２は、ｐ型の半導体層であり、ソース領域１９及びボディコンタクト領域２０の下面に接している。ドリフト層１５は、ｎ型の半導体層であり、ボディ層１２の下面に接している。ドリフト層１５は、ボディ層１２によってソース領域１９から分離されている。ドレイン層１６は、ｎ型の半導体層であり、ドリフト層１５の下面に接している。ドレイン層１６は、ドリフト層１５によってボディ層１２から分離されている。ドレイン層１６のｎ型不純物濃度は、ドリフト層１５のｎ型不純物濃度より濃くされている。ドレイン層１６は、半導体基板６０の下面に露出している。ドレイン層１６は、ドレイン電極２２にオーミック接続されている。
ゲートトレンチ２は、半導体基板６０の上面からソース領域１９及びボディ層１２を貫通し、ドリフト層１５にまで伸びている。ゲートトレンチ２内には、ゲート絶縁膜１７と絶縁体１８とゲート電極１１が形成されている。絶縁体１８は、ゲートトレンチ２の底部に充填されている。絶縁体１８の上面は、ドリフト層１５の上面（すなわち、ボディ層１２の下面）の下方に位置している。ゲート絶縁膜１７は、ゲートトレンチ２の側壁面に形成されている。ゲート絶縁膜１７は、ソース領域１９及びボディ層１２に接している。ゲート絶縁膜１７の下端は、絶縁体１８の上面に接続している。ゲート絶縁膜１７の厚み（ｙ方向及びｘ方向の厚み）は、絶縁体１８の厚み（ｚ方向の厚み）よりも薄くされている。ゲート電極１１は、絶縁体１８及びゲート絶縁膜１７によって、その底面及び側面が覆われた状態でゲートトレンチ２内に配置されている。ゲート電極１１の下面（すなわち、絶縁体１８の上面）は、ボディ層１２の下面よりわずかに下方に位置している。したがって、ゲート電極１１は、ゲート絶縁膜１７を介して、ソース領域１９とドリフト層１５とを分離しているボディ層１２と対向している。ゲート電極１１の上面は、絶縁膜２３に覆われ、ソース電極２１と絶縁されている。
また、半導体基板６０には、拡散領域１４、トレンチ側面領域１３が形成されている。拡散領域１４は、ｐ型の半導体領域であり、ゲートトレンチ２の底面を覆うように形成されている。拡散領域１４は、ドリフト層１５内に位置している。拡散領域１４の周囲はドリフト層１５によって囲まれている。拡散領域１４は、ドリフト層１５によってボディ層１２から分離されている。拡散領域１４は、複数のゲートトレンチ２のそれぞれの底部の全域に形成されている。すなわち、ゲートトレンチ２の底部の全体に拡散領域１４が形成されている。トレンチ側面領域１３は、ｐ型の半導体領域であり、トレンチゲート２の長手方向（ｘ方向）の両端に位置する側面４に沿って形成されている。トレンチ側面領域１３の上端はボディ層１２と接続しており、トレンチ側面領域１３の下端は拡散領域１４と接続している。
トレンチ側面領域１３のｐ型不純物濃度は、拡散領域１４のｐ型不純物濃度より濃くされている。具体的には、トレンチ側面領域１３のｐ型不純物濃度及び厚みは、半導体装置１のドレイン電極２２とソース電極２１の間に設計上許容される最大電圧が印加されている状態でゲート電極１１に後述するオフ電圧が印加されたときに、トレンチ側面領域１３が完全には空乏化しないように形成されている。すなわち、本実施例の半導体装置１では、ソース電極２１とドレイン電極２２の間に定格電圧（ドレイン電極がソース電極に対して高電位となる定格電圧）が印加している状態において、トレンチ側面領域１３は完全に空乏化することがない。
一方、終端エリア５０には、半導体基板６０の下面側から順に、ドレイン層１５とドリフト層１５とボディ層１２が積層されている。終端トレンチ３は、半導体基板６０の上面からボディ層１２を貫通し、ドリフト層１５にまで伸びている。終端トレンチ３の下端の位置は、ゲートトレンチ２の下端の位置と同一とされている。終端トレンチ３内には絶縁体が充填されている。
なお、上述した半導体装置１は、従来の半導体装置と略同一の製造方法で製造することができる。すなわち、ゲートトレンチ２の底部に拡散領域１４を形成するための不純物イオンを注入する際に、ゲートトレンチ２の長手方向の両端面に斜めにイオン注入することによって、トレンチ側面領域１３を形成することができる。したがって、製造工程を新たに追加することなく、半導体装置１を製造することができる。
次に、半導体装置１の動作を説明する。半導体装置１は、ソース電極２１（すなわち、ソース領域１９及びボディコンタクト領域２０）を接地電位に接続し、ドレイン電極２２（すなわち、ドレイン層１６）を電源電位（接地電位より高い電位）に接続して用いられる。半導体装置１が電源電位及び接地電位に接続されている状態で、ゲート電極１１に閾値電圧（ボディ層１２にチャネルが形成される電圧）より高い電圧（以下、オン電圧）を印加すると、半導体装置１がオンとなり（以下、オン状態）、ソース電極２１とドレイン電極２２間に電流が流れる。一方、ゲート電極１１に閾値電位より低い電圧（以下、オフ電圧）を印加すると、半導体装置１がオフとなり（以下、オフ状態）、ソース電極２１とドレイン電極２２間に流れる電流が遮断される。
半導体装置１がオフ状態（半導体装置１に流れる電流が遮断された状態）では、ボディ層１２とドリフト層１５のｐｎ接合箇所、トレンチ側面領域１３とドリフト層１５のｐｎ接合箇所、拡散領域１４とドリフト層１５のｐｎ接合箇所から空乏層が広がる。このとき、トレンチ側面領域１３は完全空乏化しないため、拡散領域１４とボディ層１２はトレンチ側面領域１３を介して導通し、ともに同電位となっている。すなわち、拡散領域１４とボディ層１２は、ボディコンタクト領域２０及びソース電極２１を介して接地される。このため、拡散領域１４とドリフト層１５のｐｎ接合箇所からの空乏層の広がりが促進され、絶縁体１８及びゲート絶縁膜１７に印加される電界がより緩和される。このため、拡散領域１４がフローティング状態とされる従来技術と比較して、半導体装置１の電界緩和性能を向上することができる。
一方、ゲート電極にオン電位を印加して半導体装置１がオン状態となると、ボディ層１２のうち、ゲート酸化膜１７を介してゲート電極１１と対向する領域がｎ型に反転し、チャネル領域が形成される。ボディ層１２にチャネル領域が形成され、ソース領域１９とドリフト層１５がチャネル領域で接続されると、電子がソース領域１９からチャネル領域を介してドリフト層１５に移動することで、ソース電極２１とドレイン電極２２の間に電流が流れる。
また、トレンチ側面領域１３はゲートトレンチ２の長手方向（ｘ方向）の両側面４に沿って設けられている。そのため、ゲートトレンチ２の長手方向と直交する方向（ｙ方向）の両側面に沿って形成されるチャネル領域がトレンチ側面領域１３と干渉することは無い。よって、半導体装置１にトレンチ側面領域１３が形成されても、チャネル領域を縮小することなく、半導体装置１の性能を維持することができる。
なお、半導体基板にＳｉＣ基板を用いた場合、ＳｉＣはチャネル抵抗が大きいことから、低オン抵抗化をするためにはボディ層の厚みを小さくする必要がある。ボディ層の厚みを小さくすると、半導体装置に高電圧が印加されたときにパンチスルーが生じる虞がある。しかしながら、本実施例の半導体装置１では、ボディ層１２と拡散領域１４がトレンチ側面領域１３によって導通しているため、拡散領域１４とドリフト層１５のｐｎ接合箇所からの空乏層の広がりが促進され、パンチスルーが発生することを抑えることができる。そのため、ボディ層１２の厚みを小さくすることができ、低いオン抵抗を実現することができる。
ここで、上述した実施例と特許請求の範囲の記載の対応関係を説明する。トレンチ側面領域１３が「導電体領域」の一例であり、ソース領域１９が「第１半導体領域」の一例であり、拡散領域１４が「第２半導体領域」の一例である。
（第２実施例）
次に、第２実施例に係る半導体装置１ａを図４、５を参照して説明する。第２実施例の半導体装置１ａでは、第１実施例の半導体装置１と比較して、ゲートトレンチの底部の拡散領域がソース電極に接続されている点で相違し、その他の点については第１実施例の半導体装置１と同一の構成を備えている。以下、第１実施例と相違している点について詳細に説明する。なお、第１実施例の半導体装置１と同一構成の部分には、第１実施例と同一の参照番号を付している。
図４、５に示すように、半導体装置１ａは、ｐ型のボディ層１２、ｎ型のドリフト層１５、ｎ型のドレイン層１６が形成された半導体基板６０を備えている。半導体基板６０にはゲートトレンチ２ａが形成され、ゲートトレンチ２ａの底部にはｐ型の拡散領域１４が形成されている。
ゲートトレンチ２ａ内には、ゲート電極１１ａと、絶縁体（１７ａ、１７ｂ、１８ａ、１８ｂ）と、導電体領域３０が形成されている。ゲートトレンチ２ａの底部には、絶縁体１８ａが充填されている。絶縁体１８ａの上面には、ゲート電極１１ａが配置されている。ゲート電極１１ａは、ゲートトレンチ２ａを平面視したときに、ゲートトレンチ２ａの略中心に位置している。ゲート電極１１ａの側方は、絶縁材（１７ａ，１７ｂ）によって囲まれている。具体的には、ゲート電極１１ａの一方の側面（その長手方向に平行となる側面）は、ゲート絶縁膜１７ａに覆われており、ゲート絶縁膜１７ａを介してソース領域１９及びボディ層１２と対向している。ゲート電極の１１ａの他方の側面（その長手方向に直交する側面）は、絶縁体１７ｂに覆われている。
導電体領域３０は、導電性材料（例えば、ポリシリコン、金属（例えば、アルミニウム）等）によって形成され、ゲート電極１１ａの長手方向の両側にそれぞれ配置されている。導電体領域３０とゲート電極１１ａとの間には間隔が設けられ、両者の間には絶縁体１７ｂが配置されている。導電体領域３０は、絶縁体（１７ｂ，１８ｂ）によって、ゲート電極１１ａ、ソース領域１９、ボディ層１２及びドリフト層１５から絶縁されている。すなわち、絶縁体（１７ａ、１７ｂ、１８ａ、１８ｂ）には、半導体基板６０の上面からゲートトレンチ２ａの底面にまで達する貫通孔が形成され、その貫通孔内に導電体領域３０が形成されている。導電体領域３０の下端は拡散領域１４に接続され、導電体領域３０の上端は図示しないソース電極に接続されている。したがって、拡散領域１４は、導電体領域３０を介してソース電極に導通している。
上記の半導体装置１ａにおいても、拡散領域１４が導電体領域３０を介してソース電極（すなわち、接地電位）に接続されている。このため、半導体装置１ａがオフ状態のときに、拡散領域１４とドリフト層１５のｐｎ接合箇所から空乏層が広がり易くなり、半導体装置１ａの電界緩和性能を向上することができる。また、導電体領域３０は周囲を絶縁体（１７ｂ，１８ｂ）で囲まれ、ゲート電極１１ａ及びボディ層１２、ソース領域１９から絶縁されている。つまり、ゲート電極１１ａ、ボディ層１２、及びソース領域１９は、導電体領域３０からの影響を受けることがより抑制されている。したがって、導電体領域３０が半導体装置１ａの特性に影響を与えることをより抑制することができる。さらに、導電体領域３０はゲートトレンチ２ａの長手方向（ｘ方向）の両端に設けられている。そのため、ゲートトレンチ２ａに沿って形成されるチャネル領域を十分に確保しつつ導電体領域３０を設けることができる。
ここで、上記の半導体装置１ａの製造方法を、図８〜１１を参照して説明する。なお、ゲートトレンチ２ａ内に導電体領域３０を形成する工程以外については、従来の半導体装置の製造方法と同一であるため、導電体領域３０を形成する工程について主に説明する。
半導体装置１ａを製造するために、先ず、従来公知の方法で半導体基板６０を加工して、図８に示す状態とする。図８に示す状態では、半導体基板６０にドリフト層１５及びボディ層１２が形成され、半導体基板６０の上面にはゲートトレンチ２ａが形成されている。ゲートトレンチ２ａの下部には拡散領域１４が形成され、ゲートトレンチ２ａ内には絶縁体１８ｃ及び導電体（ポリシリコン）４０が充填されている。
次に、図９に示すように、半導体基板６０上にレジストリパターン４４を形成する。レジストパターン４４は、導電体領域３０を形成する領域に開口部４４ａを有する。次いで、レジストリパターン４４をマスクとして、絶縁体１８ｃ及び導電体４０をエッチングする。これによって、絶縁体１８ｃ及び導電体４０に導電体領域３０を形成するためのトレンチ４６が形成される。トレンチ４６が形成されると、レジストパターン４４は除去される。ここで、トレンチ４６が形成された後の残された導電体４０がゲート電極１１ａとなる。
次に、図１０に示すように、トレンチ４６の側面と底面を熱酸化することにより、この部分に酸化膜４２，４３を形成する。次に、図１１に示すように、マスクを用いたドライエッチングによりトレンチ４６の底面の酸化膜４３を除去する。これによって、トレンチ４６が拡散領域１４まで達する。その後、トレンチ４６内に導電体領域３０となる材料（例えば、ポリシリコン、金属等）を堆積させ、トレンチ４６内に導電体領域３０を形成する。その後は、従来の半導体装置と同様に製造することができる。
なお、図１０において、トレンチ４６の側面及び底面を熱酸化すると、側面に形成される酸化膜４２と、底面に形成される酸化膜４３の厚みが異なる。すなわち、ポリシリコンの酸化レートは、ＳｉＣの酸化レートと比較して１００倍程度高いことから、トレンチ４６の側面の酸化膜４２は厚く、トレンチ４６の底面の酸化膜４３は薄く形成される。このため、ゲート電極１１ａと導電体領域３０とが完全に分離され、互いに絶縁することができる。
第２実施例の半導体装置１ａは、図８〜１１に示す製造方法で製造できるが、これ以外にも、図１２〜１５に示す方法によっても製造できる。すなわち、図１２に示すように、まず、半導体基板６０にゲートトレンチ２ａを形成し、ゲートトレンチ２ａの底部に拡散領域１４を形成する。ゲートトレンチ２ａ及び拡散領域１４の形成は、従来と同様に行うことができる。
次に、図１３に示すように、ゲートトレンチ２ａ内に、ＣＶＤ法によって酸化シリコン４８を充填する。次に、図１４に示すように、ゲートトレンチ２ａ内に充填された酸化シリコン４８の一部をエッチングにより除去し、ゲート電極１１ａを形成するためのトレンチ５２を形成する。次に、図１５に示すように、酸化シリコン４８の一部をさらにエッチングによって除去し、導電体領域３０を形成するためのトレンチ５４を形成する。トレンチ５２，５４を形成すると、ＣＶＤ法によりトレンチ５２，５４内にポリシリコンを充填する。これによって、ゲート電極１１ａおよび導電体領域３０が同時に形成される。このような方法によっても、第２実施例の半導体装置１ａを製造することができる。この製造法では、ゲート電極１１ａおよび導電体領域３０を同時に形成することで工程数の増加を抑制することができる。また、ゲートトレンチ２ａ内に充填した酸化シリコン４８を加工してトレンチ５４を形成するため、導電体領域３０を被覆する酸化膜の厚みを容易に調整することができる。よって、半導体装置１ａの耐圧性能を容易に調整することができる。
上述した製造方法では、トレンチ５２，５４を形成してから、これらトレンチ５２，５４内にポリシリコンを充填したが、半導体装置１ａの製造方法はこのような方法に限られない。例えば、図１４に示すように、酸化シリコン４８にトレンチ５２を形成した後、まず、トレンチ５２内にポリシリコンを充填して、ゲート電極１１ａを形成する。次いで、トレンチ５４を形成し、トレンチ５４内に導電体領域３０を形成する。このような方法によると、ゲート電極１１ａと導電体領域３０の材料を変えることができ、例えば、導電体領域３０を金属材料で形成することができる。したがって、導電体領域３０を形成する際に、半導体基板６０の上面側に形成される配線層を形成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、第２実施例の半導体装置１ａでは、ゲート電極１１ａの長手方向の両側に導電体領域３０が形成されたが、ゲートトレンチ２ａ内に配置されるゲート電極と導電体領域の配置パターンは、このような例に限られない。例えば、図６，７に示す半導体装置１ｂのように、ゲートトレンチ２ｂ内に２つのゲート電極１１ｂを配置し、これら２つのゲート電極１１ｂの間に導電体領域３０ｂを配置してもよい。このような構成によっても、ゲートトレンチ２ｂの底部の拡散領域１４を、導電体領域３０ｂを介してソース電極に接続することができる。このような構成によれば、第２実施例に比べて、導電体領域３０ｂが占める領域を少なくすることができる。したがって、ゲートトレンチ２ｂに沿って形成されるチャネル領域を第２実施例に比べて広くすることができる。
また、上述した実施例では、セルエリアにＭＯＳＦＥＴが形成されていたが、セルエリアに形成される半導体素子としてはＩＧＢＴ等の他の半導体素子であってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体装置
２：ゲートトレンチ
３：終端トレンチ
１１：ゲート電極
１２：ボディ層
１３：トレンチ側面領域
１４：拡散領域
１５：ドリフト層
１６：ドレイン層
１７：ゲート酸化膜
１８：絶縁体
１９：ソース領域
２０：ボディコンタクト領域
３０：導電体領域
３１：絶縁膜

Claims (3)

  1. トレンチゲート型の半導体装置であり、
    第１導電型のドリフト層と、
    前記ドリフト層の上面に接している第２導電型のボディ層と、
    前記ボディ層の上面の一部に配置され、前記ボディ層によって前記ドリフト層と分離されている前記第１導電型の第１半導体領域と、
    前記ボディ層を貫通して前記ドリフト層内に達するゲートトレンチの壁面に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜内に配置され、前記ドリフト層と前記第１半導体領域とを分離する範囲の前記ボディ層に前記ゲート絶縁膜を介して対向するトレンチゲート電極と、
    前記ボディ層及び前記第１半導体領域と電気的に接続されている第１主電極と、
    前記ゲートトレンチの底部に設けられ、前記ドリフト層によって囲まれている前記第２導電型の第２半導体領域と、
    前記ゲートトレンチの側壁面の一部に沿って形成されており、その一端が前記第２半導体領域に接続される一方で他端が前記ボディ層に接続されており、前記ゲート絶縁膜に接すると共に前記ドリフト層と接している前記第２導電型の第３半導体領域であって、前記半導体装置がオフ状態のときに前記第２半導体領域と前記ボディ層を同電位とする第３半導体領域と、を備え、
    前記第３半導体領域の前記第２導電型の不純物濃度は、前記第２半導体領域の前記第２導電型の不純物濃度よりも濃い、半導体装置。
  2. 前記第２半導体領域は、前記ゲートトレンチの底部の全体に設けられている、請求項１に記載の半導体装置。
  3. 前記ゲート絶縁膜は、前記ゲートトレンチの側面を被覆する第１部分と、前記ゲートトレンチの底面を被覆する第２部分を有しており、
    前記第２部分の厚みが前記第１部分の厚みより厚い、請求項１又は２に記載の半導体装置。
JP2013259764A 2013-12-17 2013-12-17 半導体装置 Active JP6219704B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013259764A JP6219704B2 (ja) 2013-12-17 2013-12-17 半導体装置
US14/557,662 US9214526B2 (en) 2013-12-17 2014-12-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013259764A JP6219704B2 (ja) 2013-12-17 2013-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2015118966A JP2015118966A (ja) 2015-06-25
JP6219704B2 true JP6219704B2 (ja) 2017-10-25

Family

ID=53369508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013259764A Active JP6219704B2 (ja) 2013-12-17 2013-12-17 半導体装置

Country Status (2)

Country Link
US (1) US9214526B2 (ja)
JP (1) JP6219704B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039071A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置及びその製造方法
JP6192686B2 (ja) * 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置
JP6571467B2 (ja) 2015-09-24 2019-09-04 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその製造方法
CN105633137B (zh) * 2016-01-08 2019-02-01 电子科技大学 一种槽栅功率mosfet器件
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6763727B2 (ja) 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP6814652B2 (ja) * 2017-02-06 2021-01-20 株式会社豊田中央研究所 半導体装置
JP6754308B2 (ja) * 2017-02-06 2020-09-09 株式会社豊田中央研究所 半導体装置
JP6754310B2 (ja) * 2017-02-10 2020-09-09 株式会社豊田中央研究所 半導体装置
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
DE112017007186T5 (de) 2017-03-07 2019-12-24 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019079833A (ja) 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP7127279B2 (ja) 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
KR102334328B1 (ko) * 2020-05-28 2021-12-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102308153B1 (ko) * 2020-06-09 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
DE102021113470A1 (de) 2020-05-26 2021-12-02 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zur herstellung davon
KR102314771B1 (ko) * 2020-06-11 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102309431B1 (ko) * 2020-06-05 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102314770B1 (ko) * 2020-06-02 2021-10-20 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369053B1 (ko) * 2020-06-12 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102310148B1 (ko) * 2020-05-26 2021-10-08 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102334327B1 (ko) * 2020-05-28 2021-12-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102308154B1 (ko) * 2020-06-09 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
JP7472090B2 (ja) 2021-09-15 2024-04-22 株式会社東芝 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5206107B2 (ja) 2007-09-06 2013-06-12 トヨタ自動車株式会社 半導体装置
US8164139B2 (en) * 2008-04-29 2012-04-24 Force Mos Technology Co., Ltd. MOSFET structure with guard ring
US8598652B2 (en) * 2009-10-01 2013-12-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2011199041A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
DE112011104322T5 (de) * 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US9252261B2 (en) * 2011-04-19 2016-02-02 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method of the same
JP5878331B2 (ja) * 2011-10-18 2016-03-08 トヨタ自動車株式会社 半導体装置及びその製造方法
KR101439310B1 (ko) * 2012-11-21 2014-09-11 도요타 지도샤（주） 반도체 장치

Also Published As

Publication number Publication date
US9214526B2 (en) 2015-12-15
US20150171175A1 (en) 2015-06-18
JP2015118966A (ja) 2015-06-25

Similar Documents

Publication Publication Date Title
JP6219704B2 (ja) 半導体装置
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP5482886B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6666671B2 (ja) 半導体装置
JP6101183B2 (ja) 半導体装置
JP6193163B2 (ja) 絶縁ゲート型半導体装置
WO2013128833A1 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2017112161A (ja) 半導体装置
JP6208579B2 (ja) 半導体装置
US20110233607A1 (en) Semiconductor device and method for manufacturing same
JP2017162969A (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
JP2021052161A (ja) 半導体装置
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP7147510B2 (ja) スイッチング素子
JP7370781B2 (ja) 半導体装置
JP7159949B2 (ja) 半導体装置
JP2022553281A (ja) 縦型電界効果トランジスタおよびその形成方法
TWI429073B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R151 Written notification of patent or utility model registration

Ref document number: 6219704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250