JP4575713B2 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置 Download PDF

Info

Publication number
JP4575713B2
JP4575713B2 JP2004161359A JP2004161359A JP4575713B2 JP 4575713 B2 JP4575713 B2 JP 4575713B2 JP 2004161359 A JP2004161359 A JP 2004161359A JP 2004161359 A JP2004161359 A JP 2004161359A JP 4575713 B2 JP4575713 B2 JP 4575713B2
Authority
JP
Japan
Prior art keywords
region
channel
layer
gate
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004161359A
Other languages
English (en)
Other versions
JP2005347289A (ja
Inventor
佳史 友松
英樹 高橋
千広 田所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004161359A priority Critical patent/JP4575713B2/ja
Priority to TW094102297A priority patent/TWI256136B/zh
Priority to CNB2005100544798A priority patent/CN100459159C/zh
Priority to US11/076,889 priority patent/US7211837B2/en
Priority to DE102005014714A priority patent/DE102005014714B4/de
Priority to KR1020050038078A priority patent/KR100714857B1/ko
Publication of JP2005347289A publication Critical patent/JP2005347289A/ja
Application granted granted Critical
Publication of JP4575713B2 publication Critical patent/JP4575713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Description

本発明は絶縁ゲート型半導体装置に関し、特に、絶縁ゲートを有するバイポーラトランジスタおよびパワーＭＯＳＦＥＴ等において、例えば負荷短絡時にスイッチングしたときに発生するゲート・エミッタ間の電圧上昇を抑制することで、過剰な短絡電流を抑制した絶縁ゲート型半導体装置に関する。
一般にモータ等を駆動するパワーエレクトロニクスでは、スイッチング素子として、定格電圧が３００Ｖ以上の領域では、その特性から例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：以後「ＩＧＢＴ」と略記する）の電力用半導体素子が主に用いられている。中でも、トレンチゲートを有する絶縁ゲート型半導体装置、即ち、ゲート電極が半導体基体の一主面に形成された溝（トレンチ）の中に埋め込まれた構造を有する絶縁ゲート型半導体装置は、微細化が容易であり、集積度を高めることができる利点があるので注目を集めている。また、ＩＧＢＴチップは近年数百アンペア定格のチップまでラインアップされており、パワーモジュールの小型化を可能にしている。
図１３は従来のトレンチゲート型ＩＧＢＴ（Trench gate Bipolar Transistor：以後「ＴＩＧＢＴ」と略記する）の構造の一例を模式的に示す断面図であり、このＴＩＧＢＴ構成と動作について図１３を参照して以下に説明する。
同図に示す構成において、Ｐコレクタ層であるＰ＋基板１０１上にＮ＋バッファ層１０２が形成され、Ｐ＋基板１０１の裏面にはコレクタ電極１１２が形成されている。Ｎ＋バッファ層１０２上にＮ−半導体（ベース）層１０３が形成され、更に、ＴＩＧＢＴのセル領域では、Ｎ−半導体層１０３の表面上には、Ｐ型の不純物を拡散することによりＰベース領域１０４が選択的に形成されている。このＰベース領域１０４の表面上の一部または全面には、高濃度のＮ型の不純物を選択的に拡散することによりＮ＋エミッタ領域１０５が形成されている。
図１３の構成では、複数のトレンチ溝１０７がＮ＋エミッタ領域１０５と直交するように形成されている。各トレンチ溝はＮ＋エミッタ領域１０５の高さ位置からＮ−半導体層１０３内に達する深さにまで形成され、各トレンチ溝１０７の内部にはＭＯＳトランジスタのトレンチゲート電極１１０が絶縁性のゲート酸化膜１０８を介して埋め込まれている。ゲート電極１１０の周縁部で、Ｎ＋エミッタ領域１０５とＮ−半導体層１０３との間に介在するＰベース領域１０４がチャネル領域として機能する。ゲート電極１１０の上面は層間絶縁膜１０９で被膜され、さらにエミッタ電極１１１が形成されている。
図１４は、ＴＩＧＢＴの特性を改善するために本願発明者らが発案したキャリア蓄積型ＴＩＧＢＴ（Carrier Stored Trench-gate Bipolar Transistor：以後「ＣＳＴＢＴ」と略記する）の構造を模式的に示す断面図である。このＣＳＴＢＴでは、Ｐベース領域１０４とＮ−半導体（ベース）層１０３との間にキャリア蓄積用のキャリア蓄積領域１１３であるＮ−半導体層（以後「ＣＳ層」と略記する）が形成されている。
次に、図１３および図１４を参照して従来のＩＧＢＴの動作について説明する。エミッタ電極１１１とコレクタ電極１１２間に所定の正のコレクタ電圧ＶＣＥを印加した状態で、エミッタ電極１１１とゲート電極１１０間に所定の正のゲート電圧ＶＧＥを印加してゲートをオン状態とする。このときＰベース領域１０４のチャネル領域がＰ型からＮ型に反転してチャネルが形成され、このチャネルを通じてエミッタ電極１１１から、電子がＮ−半導体層１０３に注入される。この注入された電子によりＰ＋基板（コレクタ）１０１とＮ−半導体層１０３間が順バイアス状態とされ、Ｐ＋基板１０１から正孔（ホール）が注入される。これにより、Ｎ−半導体層１０３の抵抗が大幅に下がり、ＩＧＢＴのオン抵抗が大幅に下がり、電流容量は増大する。Ｐ＋基板１０１から正孔（ホール）が注入されることによりＮ−半導体層１０３の抵抗を下げている。
次に、ＩＧＢＴのオン状態からオフ状態にターンオフする場合の動作について説明する。図１３および図１４の構造において、エミッタ電極１１１とゲート電極１１０間にオン状態で印加されたゲート電圧ＶＧＥをゼロまたは負（逆バイアス）にすることにより、Ｎ型に反転したチャネル領域がＰ型領域にもどり、エミッタ電極１１１からのＮ−半導体層１０３に対する電子の注入が止まる。電子の注入の停止によりＰ＋基板１０１からの正孔（ホール）の注入も止まることになる。その後、Ｎ−半導体層１０３（およびＮ＋バッファ層１０２）に蓄積されていた電子と正孔（ホール）はそれぞれコレクタ電極１１２とエミッタ電極１１１へ回収されていくか、または互いに再結合して消滅する。
図１３に示すＴＩＧＢＴの場合は、平面ゲート型のＩＧＢＴに比べて表面もＭＯＳトランジスタを約１／１０程度に微細化できるので、特性の向上が図れる。また、平面型のＩＧＢＴでは表面でＰベース層に挟まれた領域に電流経路が形成され、この部分での電圧降下が大きかったが、上記ＴＩＧＢＴでは、ゲート１１０がＰベース層１０４を突き抜けて形成されるため、電流経路にはＰベース層に挟まれた領域がなくなり、特性の向上が図れる。
図１４に示すＣＳＴＢＴの場合では、Ｐベース領域１０４の下面にキャリア蓄積用のＣＳ層１１３が形成されている。これにより、Ｐ＋基板１０１からの正孔（ホール）がエミッタ電極１１１に通過するのを防止し、このＣＳ層１１３に正孔（ホール）が蓄積され、ＴＩＧＢＴの場合よりさらにオン電圧を低下させることができる。
しかし、図１３に示すＴＩＧＢＴの場合、セルサイズが平面ゲートの場合に比べて１／１０程度に縮小されているため、オン電圧が非常に低くできるという利点がある反面、ゲート容量および短絡電流が増大するという問題がある。この問題を解決するには、トレンチゲートを形成するピッチを大きくしてセルサイズを大きくすることが考えられるが、セルサイズを大きくすると、ＴＩＧＢＴではオン電圧の上昇を招くことになる。
一方、図１４に示すＣＳＴＢＴの場合は、セルサイズを大きくすると、オン電圧の上昇は抑制できるが、耐圧の低下を招くといった問題が生じる。特に、耐圧の低下はスイッチング素子として致命的となるので、単にセルサイズを大きくすることだけでは上記問題は解決しない。
図１５および図１６は、ＴＩＧＢＴとＣＳＴＢＴにおけるＰベース間隔（トレンチ間隔）を広げた場合の耐圧変化（図１５）とオン電圧変化（図１６）の依存性をデバイスシミュレーションを用いて計算した結果を示す。ここでは、従来のＴＩＧＢＴ、ＣＳＴＢＴはＰベース間隔を３μｍとして設計し、トレンチ間隔（Ｐベース間隔）を１１μｍまで変化させたときの結果を示している。トレンチ間隔が１１μｍの場合は、セルサイズは従来の３倍になり、ゲート容量は１／３になる。
図示のシミュレーション計算結果から、ＴＩＧＢＴ（●印で示す）では、トレンチ間隔を広げても耐圧はあまり変化しないが（図１５）、オン電圧は急激に増大する（図１６）。一方、ＣＳＴＢＴ（△印で示す）では、トレンチ間隔を広げてもオン電圧はあまり変化しないが（図１６）、耐圧は急激に低下し（図１５）、トレンチ間隔が５μｍの場合は耐圧は２００Ｖ未満、６μｍでは１００Ｖ以下となり、それ以上に広げると耐圧はほとんど０Ｖに近い値となった。このように、ゲート容量および短絡電流を低下させるためにトレンチ間隔を広げる（即ち、セルサイズを拡大する）と、オン電圧の上昇（ＴＩＧＢＴの場合）または耐圧の低下（ＣＳＴＢＴの場合）を招くことになることを示している。
そこで、従来の改良型として、図１７に示すＣＳＴＢＴように、例えばトレンチゲートを形成するピッチは変えずに、トレンチ溝内に形成されたゲート電極１１０とエミッタ電極１１１とを接続する構成部分の改良型が本願発明者らによって提案されている（例えば、特許文献１参照）。即ち、図１７の構成ではエミッタ電極と第２のゲート電極部１１０ｂ上面が接続されている。
上記構成において、エミッタ電極と接続された第２のゲート電極部１１０ｂのセルは、ゲート電圧ＶＧＥが０Ｖであり、ゲートとして機能しないダミーゲート領域であることを意味し、図１３および図１４に示す従来のＴＩＧＢＴおよびＣＳＴＢＴと同一のセルサイズでも耐圧の低下を招かないという利点がある。
図１８は上記従来のＣＳ層濃度（相対値）と閾値電圧（ＶGEth）の面内バラツキ（相対値）の関係を示すグラフである。
上記構成において、例えば、ストライプ状に形成されたトレンチゲート領域において、３本のトレンチゲートに対し２本をエミッタ電極と接続することで、ゲート容量および短絡電流を１／３に抑制することが可能となる。これは、ゲート容量および短絡電流を比較的自由に選択できることを意味している。このように、前述のデバイスシミュレーションの結果からも、ＴＩＧＢＴではオン電圧の上昇があるが、ＣＳＴＢＴではオン電圧の上昇が小さいため、ＣＳＴＢＴは非常に有望なデバイスであるといえる。
図１９乃至図２３は従来のＣＳＴＢＴの製造工程において、ＣＳ層形成からトレンチゲート形成までの製造フローを示す概略図である。以下に、ＣＳＴＢＴの製造工程について図１９乃至図２３を用いて説明する。
先ず、図１９に示すように、ＣＳ層形成のためのイオン注入工程では、例えばリンを選択的にイオン注入する。次に、図２０に示すように、熱拡散によりＣＳ層１１３を形成する。さらに、図２１に示すように、例えばボロンをイオン注入し、熱拡散を施すことでＰベース層１０４を形成する。次に、図２２に示すように、例えば砒素を選択的にイオン注入し、熱拡散を施すことでＮ＋エミッタ領域１０５を形成する。さらに、図２３に示すように、トレンチ溝１０７を形成後、絶縁ゲート酸化膜１０８を介して、例えばポリシリコンでゲート電極１１０をトレンチ溝内に形成してゲート領域とする。
図２４および図２５は、上記工程により得られたＣＳＴＢＴについて、図２３に示す断面部I-I, II-II におけるシミュレーションで濃度プロファイルを計算した結果をそれぞれ示すグラフ図である。同図に示すように、チャネル領域のＰベース層の不純物濃度と比較してセル中央部領域のＰベース層の不純物濃度が異なっており、ＣＳ層１１３の不純物濃度もセル中央部領域で低くなっていることが判る。
特開２００３−２２４２７８号公報
しかし、ＣＳＴＢＴにおいては、ＣＳ層を付加していることが構造上の特徴ポイントとなるが、図１８に示すＣＳ層濃度（相対値）と閾値電圧（ＶGEth）の面内バラツキ（相対値）の関係から明らかなように、ＣＳ層を追加形成することで閾値電圧（ＶGEth）のバラツキが大きくなるといった問題がある。
一方、ＴＩＧＢＴでは６００Ｖクラスの定格電圧ではＮ−半導体層１０３は不純物濃度が１．０Ｅ１４ｃｍ−３程度であり、Ｐベース領域１０４は不純物濃度が１．０Ｅ１７ｃｍ−３程度でのオーダであり、このＮ−半導体層１０３にＰベース領域１０４を例えばイオン注入と熱拡散によって形成するため、Ｎ−半導体層の濃度バラツキが発生してもＰベース領域の濃度バラツキにはほとんど影響を及ぼさない。
ＣＳＴＢＴの場合は、不純物濃度が例えば１．０Ｅ１７ｃｍ−３程度のオーダの比較的高濃度のＣＳ層に、不純物濃度が１．０Ｅ１７ｃｍ−３程度のオーダのＰベース領域を形成するため、ＣＳ層の濃度バラツキによりＰベース領域の濃度バラツキが発生してしまう。
そのため、ＴＩＧＢＴと比較すると、ＣＳＴＢＴでは閾値電圧（ＶGEth）のバラツキが大きくなるといった問題があり、このバラツキを改善するために、製造設備管理を従来よりも強化する必要がある。このように、ＣＳＴＢＴでは種々の観点から大きな利点がある反面、閾値電圧（ＶGEth）のバラツキを抑制することが重要な課題となる。
本発明は、上記課題を解決するためになされたもので、ＣＳＴＢＴにおいてゲート容量や短絡電流を制御でき、かつ、閾値電圧（ＶGEth）のバラツキを抑制した絶縁ゲート型半導体装置を提供することを目的とする。
また、従来のＣＳＴＢＴでは、チャネル直下のＣＳ層は、ゲート電圧印加時に電化蓄積により、Ｎ−層であったものがＮ＋層になるが、チャネル直下以外の領域はできるだけ高濃度のＣＳ層にすることが理想的であるが、図１９乃至図２３は従来のＣＳＴＢＴ従来の製造方法ではこれを実現することが困難であった。つまり、オン電圧低減の妨げになっていた。本発明ではこの問題も同時に解決することを目的とする。
上記目的を達成するために、本発明に係る絶縁ゲート型半導体装置は、第１導電型の半導体基体と、前記第１導電型の半導体基体の下主面に形成された第２導電型のコレクタ領域と、前記コレクタ領域と接続されたコレクタ電極と、前記第１導電型の半導体基体の上主面に選択的に形成された第２導電型のベース領域と、前記ベース領域と前記半導体基体の間に形成され、前記半導体基体より不純物濃度の高い第１導電型のキャリア蓄積層と、前記ベース領域内に選択的に形成された第１導電型のエミッタ領域とを備え、さらに、前記ベース領域内に選択的に形成され、前記第１導電型の半導体基体まで到達する深さを有するトレンチ溝と、前記トレンチ溝の内部に絶縁膜を介して埋設されたゲート電極と、前記ベース領域と前記エミッタ領域が共通に接続されたエミッタ電極とを備えた絶縁ゲート型半導体装置であって、前記ゲート電極周縁部の前記ベース領域部がチャネルとして機能し、前記キャリア蓄積層において、前記チャネル直下のキャリア蓄積層領域の不純物濃度をND1、チャネル直下以外のキャリア蓄積層領域の不純物濃度をND2としたとき、ND1 < ND2 となることを特徴とする。
上記構成において、好ましくは、前記チャネル直下のキャリア蓄積層領域の不純物濃度ND1とチャネル直下以外のキャリア蓄積層領域の不純物濃度ND2は、
ND1 < 7E16cm−３、ND2 < 3E17cm−３、ND2/ND1 > 5
であってもよい。
また、好ましくは、前記トレンチ溝は第１のトレンチ溝と第２のトレンチ溝とを有し、前記第１のトレンチ溝の内部に絶縁膜を介して第１のゲート電極が埋設され、前記第２のトレンチ溝の内部に絶縁膜を介して第２のゲート電極が埋設され、前記第１のゲート電極周縁部の前記ベース領域部のみチャネルとして作用し、前記第２のゲート電極周縁部の前記ベース領域部はチャネルとして作用しない構成としてもよい。
本発明によれば、上記構成により、ゲート容量や短絡電流を制御でき、かつ、閾値電圧（ＶGEth）のバラツキを抑制した絶縁ゲート型半導体装置を提供することが可能となり、また、ＣＳＴＢＴにおいて、チャネル直下のＣＳ層は、チャネル直下以外の領域はできるだけ高濃度のＣＳ層にすることが可能となり、オン電圧低減を実現できる。
以下、添付の図面を参照して本発明の実施の形態について説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。以下、図１乃至図１２を用いて本発明の実施の形態について、ＣＳＴＢＴを代表例として説明する。ただし、本発明はＣＳＴＢＴに限定されるものではなく、他のＩＧＢＴおよびＭＯＳトランジスタにも適用可能である。
（実施の形態１）
図１は本発明の実施の形態１に係るＣＳＴＢＴの一例を模式的に示した断面図である。本実施の形態１に係るＣＳＴＢＴでは、ＣＳ層１１３においてチャネル領域直下のＣＳ層領域を第１のＣＳ層領域１１３ａとし、それ以外のＣＳ層領域を第２のＣＳ層領域１１３ｂとして構成し、第１のＣＳ層領域１１３ａの不純物濃度を下げることにより、閾値電圧（ＶGEth）のバラツキを抑制するものである。また、チャネル直下以外の第２のＣＳ層領域１１３ｂを高濃度にすることで、キャリア蓄積の効果を保ち、オン電圧を低下させることを可能とするものである。
図１を参照して、以下にその構造について説明する。図示の構成において、コレクタ領域であるＰ＋基板１０１の上面にＮ＋バッファ層１０２が形成され、Ｐ＋基板１０１の裏面にはコレクタ電極１１２が形成されている。Ｎ＋バッファ層１０２の上面にＮ−半導体（ベース）層１０３が形成され、更に、セル領域では、Ｎ−半導体層１０３の表面上には、Ｎ−半導体層１０３より不純物濃度の高いキャリア蓄積用のＮ−半導体層であるキャリア蓄積領域（ＣＳ層）１１３が形成されている。キャリア蓄積領域１１３の上面には、Ｐ型の不純物を拡散することによりＰベース領域１０４が選択的に形成されている。このＰベース領域１０４の表面上の一部には、高濃度のＮ型の不純物を選択的に拡散することによりＮ＋エミッタ領域１０５が積層されている。
上記構成において、Ｐベース領域１０４とＮ−半導体層１０３との間にキャリア蓄積用のＮ−層（ＣＳ層）１１３を介在させ、複数のトレンチ溝１０７がＮ＋エミッタ領域１０５の長手方向と直交する方向に形成され、一定の間隔（ピッチ）をもって互いに平行に配列した構成である。Ｐベース層１０４の表面部分において、トレンチ溝１０７の外側の側壁上部に隣接するようにＮ＋エミッタ領域１０５が選択的に形成されている。
各トレンチ溝１０７はＮ＋エミッタ領域１０５の高さ位置からＮ−半導体層１０３内に達する深さにまで形成され、このトレンチ溝１０７の内部にはＭＯＳトランジスタのトレンチゲート電極１１０が埋め込まれている。即ち、トレンチ溝内にはゲート絶縁膜１０８を介してその内部にポリシリコン等のゲート電極１１０が埋設されている。Ｐベース領域１０４において、ゲート絶縁膜１０８を介してゲート電極１１０と対向する周縁部に位置し、Ｎ＋エミッタ領域１０５とキャリア蓄積領域（ＣＳ層）１１３との間に介在するＰベース領域１０４の部分がチャネル領域として機能する。
各ゲート電極１１０の上面全体およびＮ＋エミッタ領域１０５の表面の一部領域上には、マスクパターン設定により層間絶縁膜１０９を適宜形成して被膜し、Ｐベース領域１０４およびＮ＋エミッタ領域１０５の表面の一部領域（層間絶縁膜１０９で被膜されていない領域）上と層間絶縁膜１０９の表面領域上を覆うようにエミッタ電極１１１が形成される。このようにして、エミッタ電極１１１は、ベース領域１０４とエミッタ領域１０５に接続され、エミッタ電極１１１とコレクタ電極１１２が一対の主電極として機能する。
図１に示すＣＳＴＢＴの場合は、平面ゲート型のＩＧＢＴに比べて表面もＭＯＳを約１／１０程度に微細化できるので特性の向上が図れる。また、平面型のＩＧＢＴでは表面でＰベース層に挟まれた領域に形成された電流経路を電流が流れ、この部分での電圧降下が大きかったが、本実施の形態のＣＳＴＢＴでは、ゲート電極１１０がＰベース層１０４およびキャリア蓄積領域（ＣＳ層）１１３を突き抜けて形成されるため、電流経路にはＰベース層に挟まれた領域がなくなり、特性の向上が図れる。
また、Ｐベース領域１０４の下面にキャリア蓄積用のＮ−層であるキャリア蓄積領域（ＣＳ層）１１３が形成されていることにより、Ｐ＋基板１０１からの正孔（ホール）がエミッタ電極に通過するのを防止し、Ｐベース領域１０４の下面側に位置するキャリア蓄積領域（ＣＳ層）１１３に正孔（ホール）が蓄積され、キャリア蓄積領域を持たないＴＩＧＢＴの場合よりさらにオン電圧を低下させることができる。
なお、従来技術の説明で用いた図１５および図１６に示すデバイスシミュレーションの結果からも、ＴＩＧＢＴではオン電圧の上昇をもたらすが、ＣＳＴＢＴではオン電圧の上昇が小さいため、ＣＳＴＢＴの方が電力用半導体素子として好ましい。
上記構成において、本実施の形態では、キャリア蓄積層（ＣＳ層）におけるチャネル直下の第１のＣＳ層領域１１３ａの不純物濃度をND1、チャネル直下以外の第２のＣＳ層領域１１３ｂの不純物濃度をND2としたとき、ND1 < ND2 としている。具体的には、ND1 < 5E16cm−３、ND2 < 1E17cm−３、ND2/ND1 > 5 とし、好ましくは、ND1 < 7E16cm−３、ND2 < 3E17cm−３、ND2/ND1 > 5 となるように構成している。上記関係式は、ＣＳ層を形成する際に、ユニットセル内に選択的にＣＳ層を形成することで達成できる。上記構成により、オン電圧の増加を抑制し、閾値電圧（ＶGEth）のバラツキを大幅に改善することができる。
（実施の形態２）
図２は本発明の実施の形態２に係るＣＳＴＢＴの一例を模式的示した断面図であり、図３乃至図７は本実施の形態２に係るＣＳＴＢＴの製造工程において、ＣＳ層形成からトレンチゲート形成までの製造フローを示す概略図である。本実施形態２に係るＣＳＴＢＴでは、ＣＳ層１１３においてチャネル領域直下でトレンチ溝側壁近傍のＣＳ層領域を第１のＣＳ層領域１１３ａとし、それ以外のＣＳ層領域を第２のＣＳ層領域１１３ｂとしたとき、第１のＣＳ層領域１１３ａの層厚を第２のＣＳ層領域１１３ｂの層厚よりも薄く構成している。上記構成により、第１のＣＳ層領域１１３ａの不純物濃度を下げることにより、閾値電圧（ＶGEth）のバラツキを抑制するものである。
また、チャネル直下以外の第２のＣＳ層領域１１３ｂを第１のＣＳ層領域１１３ａの不純物濃度よりも高濃度にすることで、キャリア蓄積の効果を保ち、オン電圧を低下させることが可能となる。よって、閾値電圧（ＶGEth）のバラツキを効果的に改善することができる。
以下に、本発明の実施の形態２に係るＣＳＴＢＴの製造工程について図３乃至図７を用いて説明する。先ず、図３に示すように、ＣＳ層形成のためのイオン注入工程では、レジスト１１４を介して、例えばリンを選択的にイオン注入する。次に、図４に示すように、熱拡散によりレジスト直下部の厚みが薄くなるようにＣＳ層１１３が形成される。さらに、図５に示すように、例えばボロンをイオン注入し、熱拡散を施すことでＰベース層１０４を形成し、中央部が厚くなった複数のＣＳ層領域部１１３が形成される。
次に、図６に示すように、例えば砒素を選択的にイオン注入し、熱拡散を施すことでＮ＋エミッタ領域１０５を、各ＣＳ層領域間に対応するＰベース層１０４の上面内に形成する。図５，６から明らかなように、従来はセル領域部には全面イオン注入していたが、本実施の形態ではレジストを介して部分的にイオン注入したことにより、各ＣＳ層領域１１３の中央部が厚く、端部が薄くなった複数のＣＳ層領域１１３を形成している。
次に、図７に示すように、トレンチ溝１０７をＣＳ層領域１１３間に形成した後、絶縁ゲート酸化膜１０８をトレンチ溝１０７内壁部に形成し、例えばポリシリコンのゲート電極１１０をトレンチ溝１０７内に埋設してゲート領域とする。
一般に、トレンチ溝形成後において、チャネル領域となるトレンチ溝側壁部を清浄化処理し、ダメージ層の除去および回復のために熱酸化処理を行っている。これにより、チャネル領域のボロンが偏析して実効的なＰベース濃度が下がる。
図示の構成から明らかなように、最終的にトレンチゲート側壁部近傍に形成されるチャネル領域直下のＣＳ層領域１１３ａの不純物濃度が他領域（中央部）１１３ｂの不純物濃度に比べて低濃度になる。
図８〜図１０は、上記工程により得られたＣＳＴＢＴについて、図７に示す各断面位置I−I，II−II，III−IIIでの濃度プロファイルをシミュレーションで計算した結果をそれぞれ示すグラフ図である。同図に示すように、チャネル直下のＣＳ層（断面位置I−I）の不純物濃度が低く、それ以外のセル中央部領域（断面位置II−II，III−III）のＣＳ層の不純物濃度が高くなり、これは従来型のものと逆の関係となっていることが判る。
即ち、チャネル直下のＣＳ層領域１１３ａは、ゲート電圧印加時に電化蓄積により、Ｎ−層であったものがＮ＋層になるが、本実施の形態により、チャネル直下以外の領域１１３ｂはできるだけ高濃度のＣＳ層にすることが実現可能となる。よって、閾値電圧（ＶGEth）のバラツキを効果的に抑制するとともに、オン電圧の低下を可能とするものである。
（実施の形態３）
図１１は本発明の実施の形態３に係るＣＳＴＢＴの一例を模式的示した断面図である。本実施の形態３に係るＣＳＴＢＴは、図１に示す実施の形態１において第２のトレンチゲートをダミーのトレンチゲートとした変形例である。即ち、第２のゲート電極部１１０ｂのセルはエミッタ電極１１１と接続され、ゲート電圧ＶＧＥが０Ｖであり、ゲートとして機能しないダミーゲート領域であり、従来のＴＩＧＢＴおよびＣＳＴＢＴと同一のセルサイズでも耐圧の低下を招かないという利点がある。
例えば、ストライプ状に形成されたトレンチゲート領域において、３本のトレンチゲートに対し２本をエミッタ電極１１１と接続すると、ゲート容量および短絡電流を１／３に抑制することができる。つまり、ゲート容量および短絡電流は比較的自由に選択できることを意味している。
図示のように、第１及び第３のゲート電極１１０ａ，１１０ｃ上に形成される層間絶縁膜１０９の形成は、例えば、第１又は第３のゲート電極上の絶縁酸化膜を形成する際に、マスクパターンを変更設定することで容易にゲート容量および短絡電流を自由に選択でき、設計自由度の向上が図れる。
具体的には、第１、第２及び第３のトレンチ溝１０７ａ，１０７ｂ，１０７ｃがＰベース領域１０４内に選択的に形成され、第１、第２及び第３のゲート電極１１０ａ，１１０ｂ，１１０ｃが、それぞれ第１、第２及び第３のトレンチ溝１０７ａ，１０７ｂ，１０７ｃの内部にゲート酸化絶縁膜１０８を介して埋設されている。各トレンチ溝は、Ｎ−半導体（ベース）層１０３まで到達する深さを有し、さらに、第１及び第３のトレンチ溝１０７ａ，１０７ｃの上部側壁近傍にエミッタ領域１０５が形成され、エミッタ電極１１１には、Ｐベース領域１０４とエミッタ領域１０５が共通に接続されている。
上記構成のＣＳＴＢＴにおいて、第１及び第３のゲート電極１１０ａ，１１０ｃに沿ったＰベース領域のみチャネルとして作用し、第２のゲート電極１１０ｂに沿ったＰベース領域はチャネルとして作用しないダミートレンチであり、このようなダミーの第２のゲート電極１１０ｂが複数個規則的に配列されている。
また、キャリア蓄積領域（ＣＳ層）１１３において、チャネル直下のキャリア蓄積層（ＣＳ層）領域１１３ａの不純物濃度をND1、チャネル直下以外のキャリア蓄積層（ＣＳ層）領域１１３ｂの不純物濃度をND2としたとき、ND1 < ND2 となるように構成している。具体的には、ND1 < 5E16cm−３、ND2 < 1E17cm−３、ND2/ND1 > 5
となるように構成している。上記関係式は、ＣＳ層を形成する際に、ユニットセル内に選択的にＣＳ層を形成することで達成できる。これにより、実施の形態１と同じ効果が得られる。
なお、図１１に示す構成ではダミートレンチゲート電極１１０ｂをエミッタ電極１１１と同電位にすることで寄生動作防止の効果がある。ただし、本発明はこれに限定されるものではなく、エミッタ電極１１１と異なる電位としてもよい。
（実施の形態４）
図１２は本発明の実施の形態４に係るＣＳＴＢＴの一例を模式的示した断面図である。本実施の形態４に係るＣＳＴＢＴは、図２に示す実施の形態２のＣＳＴＢＴにおいて、第２のトレンチゲートをダミーとした変形例である。
即ち、第１、第２及び第３のトレンチ溝１０７ａ，１０７ｂ，１０７ｃはＰベース領１０４域内に選択的に形成され、かつ、Ｎ−半導体（ベース）層１０３まで到達する深さを有する。第１、第２及び第３のゲート電極１１０ａ，１１０ｂ，１１０ｃはそれぞれ第１、第２及び第３のトレンチ溝１０７ａ，１０７ｂ，１０７ｃの内部に絶縁膜１０８を介して埋設されている。第１及び第３のトレンチ溝１０７ａ，１０７ｃの上部側壁近傍にエミッタ領域１０５が形成され、エミッタ電極１１１には、Ｐベース領域１０４とエミッタ領域１０５が共通に接続されている。
上記構成のＣＳＴＢＴにおいて、第１及び第３のゲート電極１１０ａ，１１０ｃに沿ったＰベース領域１０４の部位のみチャネルとして作用している。一方、第２のゲート電極１１０ｂをエミッタ電極１１１と同電位にすることで、第２のゲート電極１１０ｂに沿った領域はチャネルとして作用しない構成としている。
キャリア蓄積領域（ＣＳ層）１１３は、チャネル直下のキャリア蓄積層（ＣＳ層）１１３ａの不純物濃度をND1、チャネル直下以外のキャリア蓄積層（ＣＳ層）１１３ｂの不純物濃度をND2としたとき、ND1 < ND2 となるように構成している。上記関係式は、ＣＳ層を形成する際に、ユニットセル内に選択的にＣＳ層を形成することで達成できる。具体的には、トレンチゲート側壁部近傍に形成されるチャネル領域直下のＣＳ層１１３ａの不純物濃度が他領域（セル中央部）１１３ｂの不純物濃度に比べて低濃度になるように、第１のＣＳ層領域１１３ａの層厚を第２のＣＳ層領域１１３ｂの層厚よりも薄く構成している。
即ち、チャネル直下のＣＳ層領域１１３ａは、ゲート電圧印加時に電化蓄積により、Ｎ−層であったものがＮ＋層になるが、本実施の形態により、チャネル直下以外の領域１１３ｂはできるだけ高濃度のＣＳ層にすることが実現可能となる。よって、閾値電圧（ＶGEth）のバラツキを効果的に抑制するとともに、オン電圧の低下を可能とするものである。これにより、実施の形態２と同じ効果が得られる。
また、本実施の形態４によれば、エミッタ電極１１１と接続された第２のゲート電極部１１０ｂのセルは、ダミーゲート領域であり、従来のＴＩＧＢＴおよびＣＳＴＢＴと同一のセルサイズでも耐圧の低下を招かないという利点があり、ゲート容量および短絡電流は比較的自由に選択できる構成である。
なお、図１２に示す構成ではダミートレンチをエミッタ電極と同電位にすることで寄生動作防止の効果がある。ただし、本発明はこれに限定されるものではなく、エミッタ電極と異なる電位であってもよい。
本発明の活用例として、ゲート容量や短絡電流を制御でき、かつ、閾値電圧（ＶGEth）のバラツキを抑制した絶縁ゲート型半導体装置を提供できる。また、本発明のＣＳＴＢＴでは、チャネル直下のＣＳ層は、ゲート電圧印加時に電化蓄積により、Ｎ−層であったものがＮ＋層になるが、チャネル直下以外の領域はできるだけ高濃度のＣＳ層にすることが可能となり、オン電圧低減を実現した絶縁ゲート型半導体装置に適用できる。
本発明の実施の形態１に係るＣＳＴＢＴの一例を模式的に示した断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの一例を模式的に示した断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの製造工程を説明するための概略断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの製造工程を説明するための概略断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの製造工程を説明するための概略断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの製造工程を説明するための概略断面図である。 本発明の実施の形態２に係るＣＳＴＢＴの製造工程を説明するための概略断面図である。 図７に示すＣＳＴＢＴについて、断面位置I−Iでの濃度プロファイルのシミュレーション結果を示すグラフ図である。 図７に示すＣＳＴＢＴについて、断面位置II−IIでの濃度プロファイルのシミュレーション結果を示すグラフ図である。 図７に示すＣＳＴＢＴについて、断面位置III−IIIでの濃度プロファイルのシミュレーション結果を示すグラフ図である。 本発明の実施の形態３に係るＣＳＴＢＴの一例を模式的示した断面図である。 本発明の実施の形態４に係るＣＳＴＢＴの一例を模式的示した断面図である。 従来のＴＩＧＢＴの構造の一例を示す断面図である。 従来のＣＳＴＢＴを模式的に示した断面図である。 従来のＴＩＧＢＴとＣＳＴＢＴにおけるトレンチ間隔と耐圧変化の関係を示すグラフ図である。 従来のＴＩＧＢＴとＣＳＴＢＴにおけるトレンチ間隔とオン電圧値の関係を示すグラフ図である。 従来の改良ＣＳＴＢＴを模式的に示した断面図である。 従来のＣＳ層濃度と閾値電圧の面内バラツキの関係を示すグラフである。 従来のＣＳＴＢＴの製造工程を説明するための概略断面図である。 従来のＣＳＴＢＴの製造工程を説明するための概略断面図である。 従来のＣＳＴＢＴの製造工程を説明するための概略断面図である。 従来のＣＳＴＢＴの製造工程を説明するための概略断面図である。 従来のＣＳＴＢＴの製造工程を説明するための概略断面図である。 図２３に示す断面位置I-Iにおけるシミュレーションで濃度プロファイル結果を示すグラフ図である。 図２３に示す断面位置II-IIにおけるシミュレーションで濃度プロファイル結果を示すグラフ図である。
符号の説明
１０１ Ｐ＋基板
１０２ Ｎ＋バッファ層
１０３ Ｎ−半導体層
１０４ Ｐベース領域
１０５ Ｎ＋エミッタ領域
１０７ トレンチ溝
１０８ ゲート絶縁膜
１０９ 層間絶縁膜
１１０ ゲート電極
１１１ エミッタ電極
１１２ コレクタ電極
１１３ キャリア蓄積領域
１１４ レジスト

Claims (8)

  1. 第１導電型の半導体基体と、
    前記第１導電型の半導体基体の下主面に形成された第２導電型のコレクタ領域と、
    前記コレクタ領域と接続されたコレクタ電極と、
    前記第１導電型の半導体基体の上主面に選択的に形成された第２導電型のベース領域と、
    前記ベース領域と前記半導体基体の間に形成され、前記半導体基体より不純物濃度の高い第１導電型のキャリア蓄積層と、
    前記ベース領域内に選択的に形成された第１導電型のエミッタ領域と、
    前記ベース領域内に選択的に形成され、かつ前記第１導電型の半導体基体まで到達する深さを有するトレンチ溝と、
    前記トレンチ溝の内部に絶縁膜を介して埋設されたゲート電極と、
    前記ベース領域と前記エミッタ領域が共通に接続されたエミッタ電極と、を備えた絶縁ゲート型半導体装置であって、
    前記ゲート電極周縁部の前記ベース領域部がチャネルとして機能し、前記キャリア蓄積層において、前記チャネル直下のキャリア蓄積層領域の不純物濃度をND1、チャネル直下以外のキャリア蓄積層領域の不純物濃度をND2としたとき、ND1 < ND2 となることを特徴とする絶縁ゲート型半導体装置。
  2. 前記チャネル直下のキャリア蓄積層領域の不純物濃度ND1とチャネル直下以外のキャリア蓄積層領域の不純物濃度ND2は、
    ND1 < 7E16cm−３、ND2 < 3E17cm−３、ND2/ND1 > 5
    であることを特徴とする請求項１記載の絶縁ゲート型半導体装置。
  3. 前記トレンチ溝は第１のトレンチ溝と第２のトレンチ溝とを有し、前記第１のトレンチ溝の内部に絶縁膜を介して第１のゲート電極が埋設され、
    前記第２のトレンチ溝の内部に絶縁膜を介して第２のゲート電極が埋設され、
    前記第１のゲート電極周縁部の前記ベース領域部のみチャネルとして作用し、前記第２のゲート電極周縁部の前記ベース領域部はチャネルとして作用しないことを特徴とする請求項１記載の絶縁ゲート型半導体装置。
  4. 前記チャネル直下のキャリア蓄積層領域の不純物濃度ND1とチャネル直下以外のキャリア蓄積層領域の不純物濃度ND2は、
    ND1 < 7E16cm−３、ND2 < 3E17cm−３、ND2/ND1 > 5
    であることを特徴とする請求項３記載の絶縁ゲート型半導体装置。
  5. 前記第２のゲート電極が複数個規則的に配置されたことを特徴とする請求項３記載の絶縁ゲート型半導体装置。
  6. 前記チャネル直下のキャリア蓄積層領域の不純物濃度ND1とチャネル直下以外のキャリア蓄積層領域の不純物濃度ND2は、
    ND1 < 5E16cm−３、ND2 < 1E17cm−３、ND2/ND1 > 5
    であることを特徴とする請求項５記載の半導体装置。
  7. 前記第２のゲート電極を前記エミッタ電極と同電位にすることで、前記第２のゲート電極周縁部の前記ベース領域部はチャネルとして作用しないことを特徴とする請求項３記載の絶縁ゲート型半導体装置。
  8. 前記キャリア蓄積層は、ユニットセル内に選択的に形成されたことで、前記関係式 ND1 < ND2 を得ることを特徴とする請求項１乃至７のいずれか１項に記載の絶縁ゲート型半導体装置。
JP2004161359A 2004-05-31 2004-05-31 絶縁ゲート型半導体装置 Active JP4575713B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004161359A JP4575713B2 (ja) 2004-05-31 2004-05-31 絶縁ゲート型半導体装置
TW094102297A TWI256136B (en) 2004-05-31 2005-01-26 Insulated gate semiconductor device
CNB2005100544798A CN100459159C (zh) 2004-05-31 2005-03-08 绝缘栅型半导体器件
US11/076,889 US7211837B2 (en) 2004-05-31 2005-03-11 Insulated gate semiconductor device
DE102005014714A DE102005014714B4 (de) 2004-05-31 2005-03-31 Halbleitervorrichtung mit isoliertem Gate
KR1020050038078A KR100714857B1 (ko) 2004-05-31 2005-05-06 절연 게이트형 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004161359A JP4575713B2 (ja) 2004-05-31 2004-05-31 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2005347289A JP2005347289A (ja) 2005-12-15
JP4575713B2 true JP4575713B2 (ja) 2010-11-04

Family

ID=35424249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161359A Active JP4575713B2 (ja) 2004-05-31 2004-05-31 絶縁ゲート型半導体装置

Country Status (6)

Country Link
US (1) US7211837B2 (ja)
JP (1) JP4575713B2 (ja)
KR (1) KR100714857B1 (ja)
CN (1) CN100459159C (ja)
DE (1) DE102005014714B4 (ja)
TW (1) TWI256136B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130007B2 (en) 2013-09-06 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法
DE102021133285A1 (de) 2021-02-04 2022-08-04 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
JP2007266133A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP4292427B2 (ja) * 2006-12-04 2009-07-08 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
US8766317B2 (en) * 2007-06-18 2014-07-01 Rohm Co., Ltd. Semiconductor device
DE102007029121B3 (de) 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112009000253B8 (de) 2008-01-29 2020-06-10 Denso Corporation Halbleitervorrichtung
US7977768B2 (en) * 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
EP2294621B1 (en) * 2008-06-30 2017-11-15 NXP USA, Inc. Method of forming a power semiconductor device and power semiconductor device
KR101052737B1 (ko) * 2008-09-03 2011-07-29 주식회사 동부하이텍 반도체 소자 및 이를 위한 제조 방법
JP5533202B2 (ja) * 2010-04-30 2014-06-25 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP5361808B2 (ja) 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
JP2012178389A (ja) * 2011-02-25 2012-09-13 Renesas Electronics Corp 半導体装置
KR101933242B1 (ko) * 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 트랜지스터 및 그 제조 방법
CN102280475A (zh) * 2011-08-08 2011-12-14 上海宏力半导体制造有限公司 绝缘栅双极晶体管
CN102254935A (zh) * 2011-08-08 2011-11-23 上海宏力半导体制造有限公司 绝缘栅双极晶体管
JP5891023B2 (ja) * 2011-12-07 2016-03-22 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
CN102779847A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种载流子存储的沟槽双极型晶体管
CN103579321B (zh) * 2012-07-23 2016-02-10 三垦电气株式会社 半导体装置
CN103579296B (zh) * 2012-08-06 2016-09-07 三垦电气株式会社 半导体装置及其制造方法
KR101376892B1 (ko) 2012-10-29 2014-03-20 삼성전기주식회사 반도체 소자
KR20140124898A (ko) * 2012-12-06 2014-10-28 삼성전기주식회사 반도체 소자
JP2014160720A (ja) * 2013-02-19 2014-09-04 Sanken Electric Co Ltd 半導体装置
JP2014160746A (ja) * 2013-02-20 2014-09-04 Sanken Electric Co Ltd 半導体装置
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US20160211334A1 (en) * 2013-10-04 2016-07-21 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
CN103715085A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种cstbt的制造方法
JP2016048770A (ja) * 2014-08-28 2016-04-07 株式会社東芝 半導体装置
JP6515484B2 (ja) * 2014-10-21 2019-05-22 株式会社デンソー 半導体装置
JP6720569B2 (ja) 2015-02-25 2020-07-08 株式会社デンソー 半導体装置
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
US9780202B2 (en) 2015-08-31 2017-10-03 Ixys Corporation Trench IGBT with waved floating P-well electron injection
US10367085B2 (en) 2015-08-31 2019-07-30 Littelfuse, Inc. IGBT with waved floating P-Well electron injection
US9780168B2 (en) 2015-08-31 2017-10-03 Ixys Corporation IGBT with waved floating P-well electron injection
CN105097508A (zh) * 2015-08-31 2015-11-25 上海华虹宏力半导体制造有限公司 电荷存储型igbt的制造方法
CN105140121B (zh) * 2015-09-14 2017-12-12 江苏物联网研究发展中心 具有载流子存储层的沟槽栅igbt制备方法
CN106684134B (zh) * 2015-11-10 2019-12-27 株洲南车时代电气股份有限公司 一种功率半导体器件及其制作方法
DE102016102861B3 (de) * 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US10164078B2 (en) * 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
CN106098760A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) * 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
JP6737336B2 (ja) * 2016-07-19 2020-08-05 富士電機株式会社 半導体装置
JP6621925B2 (ja) * 2016-07-19 2019-12-18 三菱電機株式会社 半導体装置及びその製造方法
JP7251914B2 (ja) * 2016-10-17 2023-04-04 富士電機株式会社 半導体装置
CN109075202B (zh) 2016-11-17 2021-08-31 富士电机株式会社 半导体装置
WO2018105744A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置
CN106783988A (zh) * 2017-01-05 2017-05-31 江苏中科君芯科技有限公司 具有高抗短路能力的igbt器件
JP6708269B2 (ja) 2017-02-13 2020-06-10 富士電機株式会社 半導体装置
JP6729478B2 (ja) * 2017-04-27 2020-07-22 株式会社デンソー 半導体装置
JP6780777B2 (ja) 2017-05-31 2020-11-04 富士電機株式会社 半導体装置
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
CN107731898B (zh) * 2017-10-20 2020-09-15 电子科技大学 一种cstbt器件及其制造方法
JP6513168B2 (ja) * 2017-11-29 2019-05-15 三菱電機株式会社 半導体装置
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
JP6973510B2 (ja) 2018-01-17 2021-12-01 富士電機株式会社 半導体装置
CN110137249A (zh) 2018-02-09 2019-08-16 苏州东微半导体有限公司 Igbt功率器件及其制造方法
CN110416073A (zh) * 2018-04-28 2019-11-05 上海先进半导体制造股份有限公司 Igbt和其制造方法
CN110600537B (zh) * 2019-08-22 2020-12-29 电子科技大学 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN113519062A (zh) 2019-09-13 2021-10-19 富士电机株式会社 半导体装置
US11088254B2 (en) * 2020-01-10 2021-08-10 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
CN115394834B (zh) * 2022-07-29 2024-01-09 安世半导体科技(上海)有限公司 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法
CN115985943A (zh) * 2023-03-21 2023-04-18 晶艺半导体有限公司 Igbt半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127286A (ja) * 1999-10-27 2001-05-11 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2003224278A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置とその製造方法
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325752B2 (ja) * 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
KR100555444B1 (ko) * 1999-08-25 2006-03-03 페어차일드코리아반도체 주식회사 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
US6683331B2 (en) * 2002-04-25 2004-01-27 International Rectifier Corporation Trench IGBT

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127286A (ja) * 1999-10-27 2001-05-11 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2003224278A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置とその製造方法
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130007B2 (en) 2013-09-06 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device
US9318588B2 (en) 2013-09-06 2016-04-19 Kabushiki Kaisha Toshiba Semiconductor device
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法
JPWO2016113865A1 (ja) * 2015-01-14 2017-07-13 三菱電機株式会社 半導体装置及びその製造方法
DE102021133285A1 (de) 2021-02-04 2022-08-04 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2005347289A (ja) 2005-12-15
DE102005014714B4 (de) 2008-11-27
CN1705136A (zh) 2005-12-07
TW200539453A (en) 2005-12-01
DE102005014714A1 (de) 2005-12-22
US7211837B2 (en) 2007-05-01
KR100714857B1 (ko) 2007-05-08
CN100459159C (zh) 2009-02-04
KR20060045940A (ko) 2006-05-17
US20050263853A1 (en) 2005-12-01
TWI256136B (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4575713B2 (ja) 絶縁ゲート型半導体装置
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN107924942B (zh) 半导体装置
KR100778352B1 (ko) 반도체 장치 및 그 제조 방법
JP5047805B2 (ja) トレンチゲートパワー半導体装置
US20180197854A1 (en) Power semiconductor device having trench gate type igbt and diode regions
US10186606B2 (en) Semiconductor device
JP6531589B2 (ja) 半導体装置
JP4626131B2 (ja) 絶縁ゲート型半導体装置
JP6102092B2 (ja) 半導体装置及びその製造方法
JP5941448B2 (ja) 半導体装置
JP2012064849A (ja) 半導体装置
US20110233607A1 (en) Semiconductor device and method for manufacturing same
JP2011199041A (ja) 半導体装置
JP2018152426A (ja) 半導体装置
KR20140072729A (ko) 전력 반도체 소자 및 그 제조 방법
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
JPH11274516A (ja) 電力用半導体装置
JP6869791B2 (ja) 半導体スイッチング素子及びその製造方法
JP2012059734A (ja) 半導体装置及びその製造方法
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
WO2018198575A1 (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
JP5568904B2 (ja) 半導体装置
JP2016028405A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100820

R150 Certificate of patent or registration of utility model

Ref document number: 4575713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250