一种载流子存储的沟槽双极型晶体管
技术领域
本发明属于半导体功率器件技术领域,涉及绝缘栅双极型晶体管(Insulate Gate BipolarTransistor,简称IGBT),尤其涉及载流子存储的沟槽双极型晶体管(carrier stored trench bipolartransistor,简称CSTBT)。
背景技术
近年来,随着社会经济的快速发展,能源的消耗与日俱增和能源供需之间的严重矛盾已成为社会经济发展的一个瓶颈。社会经济的进一步发展一方面需大力发展新能源,如风能,核能,潮汐能等等,另一方面需大力发展节能产业与技术。电力电子技术在节能方面扮演着重要的角色,它是机械自动化,控制智能化,能源节约化的关键部件。因此,大力发展电力电子器件是节约能源的重要措施,而IGBT(Insulate Gate Bipolar Transistor,绝缘栅双极型晶体管)作为电力电子器件的代表是整机提高性能指标和节能指标的首选产品。
IGBT是未来功率器件的主流发展方向,它既有功率MOSFET易于驱动、控制简单、开关频率高的优点。又有功率晶体管的导通电压低、通态电流大、损耗小的优点。正是由于这些技术和功能上的优势,IGBT产品逐步实现了对以往功率器件产品的替代。IGBT产品集合了高频、高压、大电流三大技术优势,同时IGBT能够实现节能减排,具有很好的环境保护效益,IGBT广泛应用于电力领域、消费电子、汽车电子、新能源等传统和新兴领域,市场前景非常广阔。
到目前为止,IGBT已经有六代产品进入市场,IGBT器件结构也经历了从穿通型绝缘栅双极型晶体管(PT-IGBT)到非穿通型绝缘栅双极型晶体管(NPT-IGBT),再到电场终止型绝缘栅双极性晶体管(FS-IGBT)的变化;也经历了从平面型绝缘栅双极型晶体管(Planar-IGBT)到沟槽型绝缘栅双极型晶体管(Trench-IGBT)的变化。最初所提出的PT-IGBT由于存在N型缓冲层,电场在N型缓冲层中将得到终止,从而形成一个梯形的电场分布,故可利用较薄的N型基区即可得到较高的击穿电压,有利于降低导通电阻,从而降低静态功耗,但是由于P+衬底相对较厚,浓度很高,使得背发射结的注入效率很高,关断时电子基本不能从背发射区流出,只靠在基区的复合消失,从而其关断时间很长,增大了开关损耗。针对PT-IGBT的缺点,人们开发了NPT-IGBT,它最主要的变革是:采用了高电阻率的FZ(区熔)单晶替换昂贵的外延片,晶体完整性和均匀性得到充分满足,在硅片背面采用注入和退火的方法形成发射效率较低且较薄的P区。这一般称之为透明集电区,采用此技术,可以使得绝缘栅双极型晶体管在关断时,N型基区的大量过剩电子可以以扩散的方式穿透极薄的P区,而达到快速关断的效果。由于采用了透明集电区技术,使得NPT-IGBT与PT-IGBT相比,具有以下主要性能优点:导通压降呈正温度系数,功耗和电流拖尾随温度的变化小;由于对纵向PNP的发射效率有所降低和控制,明显改善了关态的延迟;而且因不用外延片和不用寿命控制技术而成本低。但是,由于NPT-IGBT的N型基区太厚,导致NPT-IGBT的实际关断损耗要比由通常所定义的关断损耗所得的计算值要大得多,所以有必要进一步降低NPT-IGBT的关断损耗。另一方面,非穿通型绝缘栅双极型晶体管在采用透明集电区技术提高开关速度的同时,由于没有了N型缓冲层,电场将终止于N型基区,从而形成一个三角形的电场分布,故为了保证耐压必须采用相对较宽的N型基区,导致导通电阻的增大,也就增加了静态损耗。特别是在承受高电压时,电导调制效应将会明显减弱,特别是在靠近发射极的N-基区和JFET区,导通损耗增加将更为显著。所以,只通过降低背发射区注入效率来折衷导通压降和关断损耗的矛盾关系,其作用是很有限的,要实现正向导通压降和关断损耗之间较好的优化,这和载流子在N-基区的分布密切相关,增大发射极一侧载流子的浓度,降低集电极一侧载流子的浓度有利于实现它们之间更好的优化。为了更好的实现导通压降和关断损耗之间的折衷,人们又提出了一种电场终止型绝缘栅双极型晶体管(FS-IGBT),它采用离子注入的方法在硅片背面先制造一个N型缓冲层,再注硼形成P型集电区,由于N型缓冲层的存在,电场将终止于N型缓冲层,从而形成一个梯形的电场分布,故可使得N型基区可以作的较薄。FS-IGBT具有正温度效应,由于梯形电场的分布,有利于降低导通电阻,减少通态压降,而且集电P区很薄,可以减少关断时间,降低关断电流,进一步降低了关断损耗。FS-IGBT,正因为其诸多优点,尤其是在高压领域,越来越受到广泛的应用。然而,节能减排、低碳环保的时代要求使得IGBT的导通损耗和关断损耗需进一步降低,Trench型IGBT由于其高电流密度和更小的导通损耗正逐步取代Planar型IGBT成为IGBT的主流方向,而图1所示的载流子存储的沟槽双极型晶体管(carrier stored trench bipolar transistor,简称CSTBT),在传统Trench-IGBT基础上,增加一层载流子储存层,能进一步优化载流子浓度分布,从而进一步降低导通损耗,增加器件的电流能力,更好的实现了导通损耗与关断损耗折中关系,使得器件的性能进一步提高,已经逐步成为IGBT的主流方向。
发明内容
本发明提供一种新型载流子存储的沟槽双极型晶体管,在传统CSTBT基础上,在P-base区域6沟道末端用一层薄N+层结构21来取代牺牲的少量P-base区域,从而进一步提高载流子储存层与漂移区的电子浓度,在有效减小IGBT导通压降的同时却不影响器件的耐压值和关断特性,从而可以更好的改善导通损耗和关断损耗的折中关系。
本发明技术方案如下:
一种载流子存储的沟槽双极型晶体管,其元胞结构如图2所示,包括金属栅电极1,有源发射极2,金属集电极3,N+有源区4,P+体区5,P-base区6,N载流子储存层7,栅介质层8,N-漂移区9,N+电场截止层10,P+发射区11和多晶硅栅12。从下层往上层依次是金属集电极3、P+发射区11、N+电场截止层10、N-漂移区9、N载流子储存层7、P-base区6、P+体区5和有源发射极2;其中N+有源区4位于P-base区6顶部两侧,N+有源区4与P+体区5相接触,且有源发射极2位于N+有源区4和P+体区5表面。金属栅电极1、多晶硅栅12和栅介质层8共同构成沟槽栅结构,其中金属栅电极1位于多晶硅栅12表面,多晶硅栅12向下穿过P-base区6和N载流子储存层7并延伸入N-漂移区9,多晶硅栅12通过沟槽内壁的栅介质层8与N+有源区4、P+体区5、P-base区6、N载流子储存层7和N-漂移区9实现隔离。所述P-base区6底部两侧还分别具有一个与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21。
本发明的工作原理如下:
本发明所提供的一种新型CSTBT,能有效减少器件的导通损耗,其基本结构如图2所示,与传统CSTBT如图1所示相比,牺牲小部分P base区域,在沟道末端用N+层结构21来代替,当器件开启时,大量电子从N+有源区4经沟道流向N-漂移区9,与传统CSTBT结构不同的是,在电子流经沟道末端,由于用N+层结构21来取代牺牲的小部分P base区域,一方面沟道电阻减少了,另一方面载流子浓度在沟道末端增加,增大浓度的载流子进入N-漂移区9,电导调制效应进一步增强,电阻率减少,使得导通压降比传统CSTBT的要进一步减少。
本发明在传统CSTBT基础上,在P-base区6底部两侧分别增加一个与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21,即采用与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21取代少量牺牲掉的P-base区。所述与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21的形状和浓度可根据实际情况进行优化设计。所述与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21能够进一步提高N载流子储存层7与N-漂移区9的电子浓度,改善载流子浓度分布,从而能有效减少器件的导通压降;同时N+层结构21的增加仅仅牺牲了沟道末端一小部分P base区域,所以对器件的耐压值基本毫无影响,更好地实现了器件导通损耗和关断损耗的折中。
附图说明
图1是传统CSTBT结构示意图。
图2是本发明提供的一种新型CSTBT结构示意图。
图1至图2中:1是金属栅电极,2是有源发射极,3是金属集电极,4是N+有源区,5是P+体区,6是P-base区,7是N载流子储存层,8是栅介质层,9是N-漂移区,10是N+电场截止层,11是P+发射区,12是多晶硅栅,21是与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构。
图3是本发明提供的一种新型CSTBT与传统CSTBT在常温下的导通压降特性比较图。
图4是本发明提供的一种新型CSTBT与传统CSTBT在常温下的击穿电压特性比较图。
图5是是本发明提供的一种新型CSTBT与传统CSTBT在常温下关断时阳极电流变化趋势比较图。
图6是是本发明提供的一种新型CSTBT与传统CSTBT导通压降和关断时间的折中关系比较图。
图3至图6中:Conventional CSTBT是指传统载流子沟槽双极型晶体管,New CSTBT是指本发明提供的新型载流子沟槽双极型晶体管。
具体实施方式
一种载流子存储的沟槽双极型晶体管,其元胞结构如图2所示,包括金属栅电极1,有源发射极2,金属集电极3,N+有源区4,P+体区5,P-base区6,N载流子储存层7,栅介质层8,N-漂移区9,N+电场截止层10,P+发射区11和多晶硅栅12。从下层往上层依次是金属集电极3、P+发射区11、N+电场截止层10、N-漂移区9、N载流子储存层7、P-base区6、P+体区5和有源发射极2;其中N+有源区4位于P-base区6顶部两侧,N+有源区4与P+体区5相接触,且有源发射极2位于N+有源区4和P+体区5表面。金属栅电极1、多晶硅栅12和栅介质层8共同构成沟槽栅结构,其中金属栅电极1位于多晶硅栅12表面,多晶硅栅12向下穿过P-base区6和N载流子储存层7并延伸入N-漂移区9,多晶硅栅12通过沟槽内壁的栅介质层8与N+有源区4、P+体区5、P-base区6、N载流子储存层7和N-漂移区9实现隔离。所述P-base区6底部两侧还分别具有一个与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21。
本发明所提供的一种新型CSTBT,能有效减少器件的导通损耗,其基本结构如图2所示,与传统CSTBT如图1所示相比,牺牲小部分P base区域,在沟道末端用N+层结构21来代替,当器件开启时,大量电子从N+有源区4经沟道流向N-漂移区9,与传统CSTBT结构不同的是,在电子流经沟道末端,由于用N+层结构21来取代牺牲的小部分P base区域,一方面沟道电阻减少了,另一方面载流子浓度在沟道末端增加,增大浓度的载流子进入N-漂移区9,电导调制效应进一步增强,电阻率减少,使得导通压降比传统CSTBT的要进一步减少。
借助MEDICI仿真软件可得,对所提供的如图1所示的传统CSTBT和图2所示的新型CSTBT进行了仿真比较,仿真模拟薄片工艺制造的1200V CSTBT,传统CSTBT的仿真参数为P+发射区11掺杂浓度为1×1018cm-3、厚度为1μm;N-漂移区9掺杂浓度为5×1013cm-3、厚度为119μm;N载流子存储层7浓度为1×1015cm-3;栅氧化层材料为SiO2、厚度为100nm,N+源区4掺杂浓度为1×1020cm-3,P-base区6掺杂浓度为2×1016cm-3,P+体区5掺杂浓度为2×1019cm-3,仿真元胞宽度为10μm。而本发明所提供的新型CSTBT与传统CSTBT在仿真参数上全部一样,本次仿真,N+层结构21浓度也与N载流子存储层7一样为1×1015cm-3,当然为了更加突出效果,此N+层浓度可在1×1015cm-3到1×1016cm-3之间优化到更加合理的浓度,从而进一步增加载流子浓度,减少导通损耗。如图3所示是传统CSTBT与新型CSTBT导通压降的比较示意图,从图中我们看出,新型CSTBT可以明显降低器件的导通损耗,在电流密度为100A/cm2时,传统CSTBT的导通压降为1.76V,新型CSTBT的导通压降为1.58V,导通压降的减少幅度可到10.3%;当电流密度为300A/cm2时,传统CSTBT的导通压降为3.68V,新型CSTBT的导通压降为2.86V,导通压降的减少幅度可到22.3%。由图3可进一步得到,随着电流密度的增加,新型CSTBT导通压降的改善越来越明显。图4是传统CSTBT和新型CSTBT的击穿电压比较图,结合图4和仿真结果可以得到,传统CSTBT和新型CSTBT的击穿电压相同,均为1377V,由于新型结构仅仅是牺牲沟道末端很小一部分P基区,所以对器件的击穿电压无影响。图5是传统CSTBT和新型CSTBT的关断特性比较示意图,由图5可得,传统CSTBT和新型CSTBT的关断特性相同,关断时间的定义为IGBT关断时,集电极电流从90%降到10%所需要的时间,经仿真验证,传统CSTBT和新型CSTBT关断时间均为2μs左右。由于新型CSTBT结构没有影响P+发射区11的空穴发射效率,所以在体现其有益效果的同时不会影响器件的关断特性。图6是传统CSTBT和新型CSTBT的导通压降和关断时间的折中曲线关系比较图,借助MEDICI仿真工具,改变P+发射区11的空穴发射效率,P+发射区11的掺杂浓度从8e17变到5e18,选取上述7个点的导通压降和关断时间为变量作出上图6,由图6可以得出,新型CSTBT能更好的实现了导通损耗与关断损耗折中关系。
综上所述,本发明在传统CSTBT基础上,在P-base区6底部两侧分别增加一个与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21,即采用与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21取代少量牺牲掉的P-base区。所述与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21的形状和浓度可根据实际情况进行优化设计。所述与P-base区6、N载流子储存层7和栅介质层8均接触的N+层结构21能够进一步提高N载流子储存层7与N-漂移区9的电子浓度,改善载流子浓度分布,从而能有效减少器件的导通压降;同时N+层结构21的增加仅仅牺牲了沟道末端一小部分P base区域,所以对器件的耐压值基本毫无影响,更好地实现了器件导通损耗和关断损耗的折中。
在实施的过程中,根据具体器件的设计要求,可以改变沟道末端N+层的形状大小结构以及掺杂浓度,其截面形状结构可以是矩形、三角形、也可以是半圆形,其掺杂浓度可与N载流子层7的掺杂浓度相同,也可高于N载流子层7的掺杂浓度。根据实际情况优化后的结构和掺杂浓度,可更好地优化漂移区载流子浓度,进一步起到减少导通损耗的目的,优化器件的导通特性。制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。