CN105702718A - 反向导通绝缘栅双极性晶体管 - Google Patents

反向导通绝缘栅双极性晶体管 Download PDF

Info

Publication number
CN105702718A
CN105702718A CN201510918997.3A CN201510918997A CN105702718A CN 105702718 A CN105702718 A CN 105702718A CN 201510918997 A CN201510918997 A CN 201510918997A CN 105702718 A CN105702718 A CN 105702718A
Authority
CN
China
Prior art keywords
region
semiconductor layer
barrier
distance
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510918997.3A
Other languages
English (en)
Other versions
CN105702718B (zh
Inventor
平林康弘
细川博司
安田佳史
添野明高
妹尾贤
町田悟
山下侑佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105702718A publication Critical patent/CN105702718A/zh
Application granted granted Critical
Publication of CN105702718B publication Critical patent/CN105702718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种对两步式导通现象的产生进行抑制的反向导通绝缘栅双极性晶体管。反向导通绝缘栅双极性晶体管(1)的半导体层(10)具备n型的势垒区(18)，所述势垒区(18)被设置在体区(15)内，并且通过从半导体层(10)的表面(10B)延伸的柱区(19)而与发射极(24)电连接。势垒区(18)具有第一势垒部分区域(18a)及第二势垒部分区域(18b)，其中，所述第一势垒部分区域(18a)到漂移区(14)的距离为第一距离(18Da)，所述第二势垒部分区域(18b)到漂移区(14)的距离为与第一距离(18Da)相比较长的第二距离(18Db)。第二势垒部分区域(18b)与绝缘沟槽栅部(30)的侧面相接。

Description

反向导通绝缘栅双极性晶体管
技术领域
本说明书所公开的技术涉及一种反向导通IGBT(ReverseConductingInsulatedGateBipolarTransistor,反向导通绝缘栅双极性晶体管)。
背景技术
开发了一种使二极管内置在形成有IGBT的半导体层内的反向导通IGBT。这种反向导通IGBT较多地被用于构成三相逆变器的六个晶体管中，并且二极管作为续流二极管(FreeWheelingDiode：FWD)而动作。
期待通过对被内置于反向导通IGBT中的二极管的反向恢复特性进行改善，从而减少反向导通IGBT的开关损耗。为了改善内置二极管的反向恢复特性，对在内置二极管被正向偏置时从体区(内置二极管中的阳极区)注入的空穴量进行抑制。
专利文献1中提出了改善内置二极管的反向恢复特性的技术。在图6中，图示了专利文献1中所公开的反向导通IGBT100的概要。该反向导通IGBT100为了对从体区115注入的空穴量进行抑制，而具备被设置在p型的体区115内的n型的势垒区118。将被配置在与势垒区118相比靠上方的体区115称为上侧体区115a，将被配置在与势垒区118相比靠下方的体区115称为下侧体区115b。势垒区118通过从半导体层的表面延伸并且与发射极124肖特基接触的n型的柱区119而与发射极124电连接。
当内置二极管被正向偏置时，势垒区118与发射极124通过柱区119而短路。此时，势垒区118的电位与发射极124的电位相比降低了与柱区119和发射极124的肖特基结的正向电压相当的量。肖特基结的正向电压小于由上侧体区115a与势垒区118构成的PN二极管的内建电压。因此，当设置有势垒区118时，由于在由上侧体区115a与势垒区118构成的PN二极管上未施加有足够的正向电压，因此抑制了从上侧体区115a注入的空穴量。
在先技术文献
专利文献
专利文献1：日本特开2013-48230号公报
发明内容
发明所要解决的课题
如图6的虚线所示，在反向导通IGBT100中，由于势垒区118与绝缘沟槽栅部130的侧面相接，因此，由势垒区118、下侧体区115b、漂移区114构成的寄生的NMOS存在于绝缘沟槽栅部130的侧面。因此，当向绝缘沟槽栅部130施加正电压时，在达到阈值之前，寄生NMOS将先导通。由此，如图7所示，相对于栅极电压Vg的增加，集电极电流Ic分两次上升(以下，将该现象称为“两步式导通现象”)。这样的两步式导通现象成为误动作、噪声以及不良品判断失误的原因。
本说明书提供一种两步式导通现象被抑制的反向导通IGBT。
用于解决课题的方法
在本说明书中所公开的反向导通IGBT的一个实施方式具备：半导体层；发射极，其对半导体层的一个主面进行覆膜；绝缘沟槽栅部，其从半导体层的一个主面朝向半导体层板内延伸。半导体层具有第一导电型的漂移区、第二导电型的体区以及第一导电型的势垒区。漂移区与绝缘沟槽栅部相接。体区被设置在漂移区上，并与绝缘沟槽栅部相接。势垒区被设置在体区内，并通过从半导体层的一个主面延伸的柱部而与发射极电连接。势垒区具有第一势垒部分区域以及第二势垒部分区域。第一势垒部分区域到漂移区的距离为第一距离。第二势垒部分区域到漂移区的距离为与第一距离相比较长的第二距离。第二势垒部分区域与绝缘沟槽栅部的侧面相接。
在上述实施方式的反向导通IGBT中，到漂移区的距离较长的第二势垒部分区域以与绝缘沟槽栅部的侧面相接的方式而被配置。因此，由势垒区、体区、漂移区构成的寄生的NMOS的沟道电阻升高。因此，在上述实施方式的反向导通IGBT中，两步式导通现象被抑制。
附图说明
图1模式化地表示实施例的反向导通IGBT的主要部分剖视图。
图2模式化地表示与图1的Ⅱ-Ⅱ线对应的主要部分剖视图。
图3表示实施例的反向导通IGBT的Ic-Vg特性。
图4模式化地表示改变例的反向导通IGBT的主要部分剖视图。
图5表示改变例的反向导通IGBT的Ic-Vg特性。
图6模式化地表示现有的反向导通IGBT的主要部分剖视图。
图7表示现有的反向导通IGBT的Ic-Vg特性。
具体实施方式
以下，对在本说明书中所公开的技术特征进行整理。另外，以下所记载的事项分别单独地具有技术上的有用性。
本说明书中所公开的反向导通IGBT的一个实施方式可以具备：半导体层；发射极，其对半导体层的一个主面进行覆膜；以及绝缘沟槽栅部，其从半导体层的一个主面朝向半导体层内延伸。半导体层所使用的材料并不被特别地限定。例如，半导体层可以使用硅、碳化硅、氮化物半导体或其他的化合物半导体。半导体层也可以具有第一导电型的漂移区、第二导电型的体区以及第一导电型的势垒区。漂移区与绝缘沟槽栅部相接。体区被设置在漂移区上，并与绝缘沟槽栅部相接。势垒区被设置在体区内，并且被构成为能够通过从半导体层的一个主面延伸的柱部而与发射极电连接。柱部被构成为，以对在反向导通IGBT导通时从体区注入的载流子量进行抑制的方式，而将势垒区与发射极电连接并对势垒区的电位进行调节。例如，柱部也可以为与发射极肖特基接触的第一导电型的半导体区域。势垒区具有第一势垒部分区域以及第二势垒部分区域。第一势垒部分区域到漂移区的距离为第一距离。第二势垒部分区域到漂移区的距离为与第一距离相比较长的第二距离。第二势垒部分区域与绝缘沟槽栅部的侧面相接。
半导体层还可以具有第二导电型的高浓度区域。高浓度区域被设置在体区内，并且被配置在第二势垒部分区域的下方，其杂质浓度与体区的杂质浓度相比较浓。根据该实施方式，由势垒区、体区、漂移区构成的寄生的NMOS的阈值升高。因此，在该实施方式的反向导通IGBT中，两步式导通现象进一步被抑制。
实施例1
以下，参照附图，对反向导通IGBT1进行说明。反向导通IGBT1被用于构成三相逆变器的六个晶体管中，并且内置的二极管作为续流二极管(FreeWheelingDiode：FWD)而动作。
如图1所示，反向导通IGBT1具备：单晶硅的半导体层10；对半导体层10的背面10A进行覆膜的集电极22(二极管中的阴极电极)；对半导体层10的表面10B进行覆膜的发射极24(二极管中的阳极电极)；以及被形成在半导体层10的表层部中的多个绝缘沟槽栅部30。半导体层10具备p型的集电区11、n型的阴极区12、n型的缓冲区13、n型的漂移区14、p型的体区15(二极管中的阳极区)、n型的发射区16、p型的体接触区17、n型的势垒区18以及n型的柱区19。
集电区11被配置在半导体层10的背层部中，并露出于半导体层10的背面10A。集电区11以高浓度含有硼，并且与集电极22欧姆接触。集电区11例如通过利用离子注入技术从半导体层10的背面10A向半导体层10的背层部的一部分导入硼，从而被形成。
阴极区12被配置在半导体层10的背层部中，并露出于半导体层10的背面10A。阴极区12以高浓度含有磷，并且与集电极22欧姆接触。阴极区12例如通过利用离子注入技术从半导体层10的背面10A向半导体层10的背层部的一部分导入磷，从而被形成。
反向导通IGBT1的特征在于，在半导体层10的背层部中形成有集电区11以及阴极区12。集电区11以及阴极区12在半导体层10的背层部中，被配置在同一平面内。由此，反向导通IGBT1能够作为IGBT而动作，并且也能够作为二极管而动作。另外，半导体层10的背层部中的集电区11与阴极区12的布局并不被特别地限定，能够采用各种各样的布局。
缓冲区13被配置在半导体层10的背层部中。缓冲区13被配置在集电区11以及阴极区12上。缓冲区13通过利用离子注入技术从半导体层10的背面10A向半导体层10的背层部的一部分导入磷，从而被形成。缓冲区13的杂质浓度与漂移区14的杂质浓度相比较浓。
漂移区14被配置在缓冲区13与体区15之间。漂移区14为在半导体层10上形成了各半导体区域后的剩余部分，杂质浓度较低。
体区15被配置在半导体层10的表层部中。体区15被配置在漂移区14上，并包围发射区16、体接触区17、势垒区18以及柱区19。体区15通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入硼，从而被形成。体区15被划分为，被配置在与势垒区18相比靠上方的上侧体区15a以及被配置在与势垒区18相比靠下方的下侧体区15b。
发射区16被配置在半导体层10的表层部中。发射区16被配置在体区15上，并露出于半导体层10的表面10B。发射区16以高浓度含有磷，并与发射极24欧姆接触。发射区16通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入磷，从而被形成。
体接触区17被配置在半导体层10的表层部中。体接触区17被配置在体区15上，并露出于半导体层10的表面10B。体接触区17以高浓度含有硼，并与发射极24欧姆接触。体接触区17通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入硼，从而被形成。
绝缘沟槽栅部30被形成在从半导体层10的表面10B起贯穿发射区16以及体区15并到达漂移区14的沟槽内。绝缘沟槽栅部30与漂移区14、体区15以及发射区16相接。绝缘沟槽栅部30具有沟槽栅电极以及对该沟槽栅电极进行覆膜的栅极绝缘膜。如图2所示，在从与半导体层10的表面10B正交的方向进行观察时，绝缘沟槽栅部30被配置为条纹状。此为一个示例，绝缘沟槽栅部30的布局并不被特别地限定，能够采用各种各样的布局。
势垒区18被配置在半导体层10的表层部中。势垒区18被配置在体区15内，并通过体区15而与漂移区14、发射区16以及体接触区17隔开。势垒区18通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入磷，从而被形成。势垒区18被划分为配置在半导体层10的不同深度处的两个区域，具有到漂移区14的距离为第一距离18Da的第一势垒部分区域18a以及到漂移区14的距离为第二距离18Db的第二势垒部分区域18b。第二距离18Db与第一距离18Da相比较长。第一势垒部分区域18a在半导体层10的预定深度处的表面内延伸，并且在从与半导体层10的表面10B正交的方向进行观察时，具有沿着绝缘沟槽栅部30的长边方向延伸的形态。第二势垒部分区域18b在半导体层10的不同于第一势垒部分区域18a所存在的深度的预定深度处的表面内延伸，并且在从与半导体层10的表面10B正交的方向进行观察时，具有沿着绝缘沟槽栅部30的长边方向延伸的形态。第二势垒部分区域18b被配置在与第一势垒部分区域18a相比靠绝缘沟槽栅部30侧的位置处，并且与绝缘沟槽栅部30的侧面相接。
柱区19被配置在半导体层10的表层部中。柱区19从半导体层10的表面10B起贯穿体接触区17以及上侧体区15a而延伸至势垒区18。柱区19含有磷，并与发射极24肖特基接触。柱区19通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入磷，从而被形成。
接下来，对反向导通IGBT1的动作进行说明。当在集电极22上施加正电压，在发射极24上施加接地电压，在绝缘沟槽栅部30上施加正电压时，在绝缘沟槽栅部30的侧面的体区15中将形成反转层，电子将经由该反转层而从发射区16被注入到漂移区14中。另一方面，空穴从集电区11被注入到漂移区14中。由此，反向导通IGBT1成为导通状态，从而集电极电流在集电极22与发射极24之间流动。
如在背景技术中所说明的那样(参照图6)，当势垒区18与绝缘沟槽栅部30的侧面相接时，由势垒区18、下侧体区15b、漂移区14构成的寄生的NMOS在达到阈值之前先导通，从而产生两步式导通现象。尤其是，由于体区15作为扩散区域而被形成，因此下侧体区15b的杂质浓度与上侧体区15a相比较稀。因此，寄生的NMOS在被施加在绝缘沟槽栅部30上的正电压小于阈值时导通。此外，虽然为了对从体区15注入的空穴量进行抑制，而优选将势垒区18形成在体区15的较深的位置处，但当采用这种方式时，两步式导通现象将较强地显现。
在本实施例的反向导通IGBT1中，势垒区18被划分为两个区域，对于与绝缘沟槽栅部30的侧面相接的第二势垒部分区域18b，到漂移区14的距离被形成为较长。因此，寄生的NMOS的沟道电阻升高。如图3所示，在本实施例的反向导通IGBT1中，由于寄生的NMOS的沟道电阻升高，因此在第一阶段导通时流通的集电极电流Ic较小。因此，本实施例的反向导通IGBT1的Ic-Vg特性(实线)与图6所示的现有的反向导通IGBT100的Ic-Vg特性(虚线)相比，两步式导通现象未较强地显现，从而两步式导通现象被抑制。
接下来，当在发射极24上施加与集电极22相比较高的电压，在绝缘沟槽栅部30上施加接地电压时，由体区15、漂移区14、缓冲区13、阴极区12构成的内置二极管被正向偏置。当内置二极管被正向偏置时，势垒区18与发射极24通过柱区19而短路。由于柱区19与发射极24肖特基接触，因此势垒区18的电位与发射极24的电位相比降低了与柱区19和发射极24的肖特基结的正向电压相对应的量。肖特基结的正向电压小于由上侧体区15a和势垒区18构成的PN二极管的内建电压。因此，当设置有势垒区18时，在由上侧体区15a和势垒区18构成的PN二极管上未施加有足够的正向电压，因此抑制了从上侧体区15a注入的空穴量。在本实施例的反向导通IGBT1中，由于第一势垒部分区域18a被形成在体区15的较深的位置处，因此上侧体区15a在体区15中所占的体积较大，因此抑制了从体区15注入的空穴量。如此，在本实施例的反向导通IGBT1中，能够同时实现两步式导通现象的抑制与空穴注入量的抑制。
接下来，当在集电极22上施加有正电压，在发射极24上施加有接地电压，在绝缘沟槽栅部30上施加有接地电压时，内置二极管将被反向偏置。如上所述，在内置二极管中，由于抑制了在正向偏置时从上侧体区15a注入的空穴量，因此反向恢复电流较小，从而反向恢复时间较短。如此，具有势垒区18的反向导通IGBT1能够在不实施漂移区14的寿命控制的条件下，获得较低的开关损耗。
改变例
在图4中图示了改变例的反向导通IGBT2。反向导通IGBT2的半导体层10的特征在于，具备p型的高浓度区域42。高浓度区域42被配置在半导体层10的表层部中。高浓度区域42被配置在体区15内，且被配置在第二势垒部分区域18b的下方，并且与绝缘沟槽栅部30的侧面相接。高浓度区域42通过利用离子注入技术从半导体层10的表面10B向半导体层10的表层部的一部分导入硼，从而被形成。高浓度区域42的杂质浓度与体区15的杂质浓度相比较浓。
高浓度区域42被配置在形成寄生的NMOS的沟道的部分处。因此，当设置有高浓度区域42时，寄生的NMOS的阈值升高。如图5所示，在本实施例的反向导通IGBT1中，由于寄生的NMOS的阈值升高，因此第一阶段的栅电压Vg升高。因此，本实施例的反向导通IGBT1的Ic-Vg特性(实线)与图6所示的现有的反向导通IGBT100的Ic-Vg特性(虚线)相比，两步式导通现象未较强地显现，从而两步式导通现象被抑制。
以上，虽然对本发明的具体例进行了详细说明，但这些只不过是例示，并不对权利要求书的范围进行限定。在权利要求书中所记载的技术中，包括对在上文中所例示的具体例进行了各种改变、变更的内容。此外，在本说明书或附图中所说明的技术要素通过单独或各种组合的方式来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，在本说明书或附图中所例示的技术能够同时实现多个目的，并且实现其中一个目的本身便具有技术上的有用性。
符号说明
10：半导体层；10A：背面；10B：表面；11：集电区；12：阴极区；13：缓冲区；14：漂移区；15：体区；16：发射区；17：体接触区；18：势垒区；18a：第一势垒部分区域；18b：第二势垒部分区域；19：柱区；22：集电极；24：发射极；30：绝缘沟槽栅部；42：高浓度区域。

Claims (2)

1.一种反向导通绝缘栅双极性晶体管，具备：
半导体层；
发射极，其对所述半导体层的一个主面进行覆膜；
绝缘沟槽栅部，其从所述半导体层的一个主面朝向所述半导体层内延伸，
所述半导体层具备：
第一导电型的漂移区，其与所述绝缘沟槽栅部相接；
第二导电型的体区，其被设置在所述漂移区上，并且与所述绝缘沟槽栅部相接；
第一导电型的势垒区，其被设置在所述体区内，并且通过从所述半导体层的一个主面延伸的柱部而与所述发射极电连接，
所述势垒区具有：
第一势垒部分区域，其到所述漂移区的距离为第一距离；
第二势垒部分区域，其到所述漂移区的距离为与所述第一距离相比较长的第二距离；
所述第二势垒部分区域与所述绝缘沟槽栅部的侧面相接。
2.如权利要求1所述的反向导通绝缘栅双极性晶体管，其中，
所述半导体层还具有第二导电型的高浓度区域，所述第二导电型的高浓度区域被设置在所述体区内，且被配置在所述第二势垒部分区域的下方，并且杂质浓度与所述体区的杂质浓度相比较浓。
CN201510918997.3A 2014-12-12 2015-12-10 反向导通绝缘栅双极性晶体管 Active CN105702718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014252013A JP6063915B2 (ja) 2014-12-12 2014-12-12 逆導通ｉｇｂｔ
JP2014-252013 2014-12-12

Publications (2)

Publication Number Publication Date
CN105702718A true CN105702718A (zh) 2016-06-22
CN105702718B CN105702718B (zh) 2018-10-30

Family

ID=56082620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510918997.3A Active CN105702718B (zh) 2014-12-12 2015-12-10 反向导通绝缘栅双极性晶体管

Country Status (4)

Country Link
US (1) US9520487B2 (zh)
JP (1) JP6063915B2 (zh)
CN (1) CN105702718B (zh)
DE (1) DE102015121516B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686789A (zh) * 2017-10-18 2019-04-26 丰田自动车株式会社 半导体装置
CN116632053A (zh) * 2023-07-25 2023-08-22 深圳市美浦森半导体有限公司 一种rc-igbt器件及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164201B2 (ja) * 2014-11-17 2017-07-19 トヨタ自動車株式会社 半導体装置
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6213522B2 (ja) * 2015-06-03 2017-10-18 トヨタ自動車株式会社 半導体装置
JP6441192B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
WO2018220879A1 (ja) 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
JP6740986B2 (ja) 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
JP7003688B2 (ja) 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件
US7358565B2 (en) * 2006-05-19 2008-04-15 Mitsubishi Electric Corporation Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
CN102779847A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种载流子存储的沟槽双极型晶体管
CN103035521A (zh) * 2012-11-05 2013-04-10 上海华虹Nec电子有限公司 实现少子存储层沟槽型igbt的工艺方法
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5768395B2 (ja) * 2010-07-27 2015-08-26 株式会社デンソー 半導体装置およびその制御方法
WO2014188569A1 (ja) 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
WO2015029116A1 (ja) 2013-08-26 2015-03-05 トヨタ自動車株式会社 半導体装置
JP5941448B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件
US7358565B2 (en) * 2006-05-19 2008-04-15 Mitsubishi Electric Corporation Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN102779847A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种载流子存储的沟槽双极型晶体管
CN103035521A (zh) * 2012-11-05 2013-04-10 上海华虹Nec电子有限公司 实现少子存储层沟槽型igbt的工艺方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686789A (zh) * 2017-10-18 2019-04-26 丰田自动车株式会社 半导体装置
CN109686789B (zh) * 2017-10-18 2021-09-24 株式会社电装 半导体装置
CN116632053A (zh) * 2023-07-25 2023-08-22 深圳市美浦森半导体有限公司 一种rc-igbt器件及其制造方法
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Also Published As

Publication number Publication date
US9520487B2 (en) 2016-12-13
CN105702718B (zh) 2018-10-30
US20160172471A1 (en) 2016-06-16
JP6063915B2 (ja) 2017-01-18
DE102015121516B4 (de) 2019-07-18
JP2016115766A (ja) 2016-06-23
DE102015121516A1 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105702718A (zh) 反向导通绝缘栅双极性晶体管
CN107210299B (zh) 半导体装置
CN104900690B (zh) 半导体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
US20120061723A1 (en) Semiconductor device
US20150206960A1 (en) Semiconductor device
JP6606007B2 (ja) スイッチング素子
JP2013251395A (ja) 半導体装置
JP2019079833A (ja) スイッチング素子とその製造方法
CN109509789A (zh) 半导体装置
CN106783849B (zh) 半导体器件
CN105900245A (zh) 半导体装置
WO2016114131A1 (ja) 半導体装置
US10672902B2 (en) Bidirectional power MOSFET structure with a cathode short structure
CN112673466A (zh) 半导体装置
KR101994728B1 (ko) 전력 반도체 소자
JP6889829B2 (ja) 半導体装置
JP2014212252A (ja) 半導体装置
JP3193413U (ja) 半導体装置
US20240162353A1 (en) Semiconductor device
JP6814652B2 (ja) 半導体装置
CN106024886A (zh) 金属氧化物半导体场效应晶体管
TW201608719A (zh) 半導體裝置
CN103794646A (zh) 半导体器件
KR102013226B1 (ko) 절연 게이트 바이폴라 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200921

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right