CN103794646A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103794646A
CN103794646A CN201310024226.0A CN201310024226A CN103794646A CN 103794646 A CN103794646 A CN 103794646A CN 201310024226 A CN201310024226 A CN 201310024226A CN 103794646 A CN103794646 A CN 103794646A
Authority
CN
China
Prior art keywords
semiconductor region
gate electrode
injection unit
hole injection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310024226.0A
Other languages
English (en)
Inventor
朴在勋
张昌洙
宋寅赫
严基宙
徐东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103794646A publication Critical patent/CN103794646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件，包括：第一半导体区，具有第一导电类型；第二半导体区，具有第二导电类型，并且形成在第一半导体区的一个表面上；第三半导体区，具有第一导电类型，并且形成在第二半导体区的一个表面上；栅极电极，形成在穿过第二半导体区和第三半导体区以到达第一半导体区的内部的沟槽中；以及空穴注入单元，形成在栅极电极和第一半导体区之间。

Description

半导体器件
相关申请的交叉引用
本申请要求于2012年10月29日向韩国知识产权局提交的韩国专利申请No.10-2012-0120725的优先权，将其公开文本通过引证结合于此。
技术领域
本发明涉及一种半导体器件。
背景技术
近来，已要求减少由功率转换器消耗的功率。因此，已积极进行对用于降低在功率转换器中起重要作用的功率半导体器件的功耗的技术的研究。
具体地，已积极进行对功率半导体器件中的绝缘栅双极晶体管（IGBT）的研究。IGBT可以通过电导调制效应减小接通电压并且增加电流密度。
在电流密度增加的情况下，饱和电压（Vce，sat）可减小。此外，在电流密度增加的情况下，在相同的电流速率下，芯片尺寸可显著减小，从而可降低芯片制造成本。
IGBT可包括平面型IGBT、沟槽型IGBT等。平面型IGBT具有栅极电极形成在晶片表面上的结构。沟槽型IGBT具有氧化膜被置于在竖直方向上形成在晶片表面下方的沟槽中并且栅极电极被埋在其中的结构。
由于沟槽型IGBT具有形成在沟槽的两个内壁中的通道，因此其具有比平面型IGBT的通道密度高的通道密度。因此，沟槽型IGBT可增加导电调制效应。
因此，已积极进行对IGBT（特别是沟槽型IGBT）的研究。
然而，在普通IGBT的情况下，应该接通IGBT下方的p-n结。也就是，仅在向IGBT施加具有阈值或更大的电压的情况下，IGBT可工作。因此，在具有等于阈值或更小的电压的电压区内，IGBT不能使用。
相关技术文献
（专利文献1）日本专利特开No.JP2001-313393。
发明内容
本发明的一个方面提供了一种绝缘栅双极晶体管（IGBT），其能够不受阈值限制的情况下工作。
本发明的另一方面提供了一种半导体器件，其具有改进的电流密度。
根据本发明的一个方面，提供了一种半导体器件，包括：第一半导体区，具有第一导电类型；第二半导体区，具有第二导电类型，并且形成在第一半导体区的一个表面上；第三半导体区，具有第一导电类型，并且形成在第二半导体区的一个表面上；栅极电极，形成在穿过第二半导体区和第三半导体区以到达第一半导体区的内部的沟槽中；以及空穴注入单元，形成在栅极电极和第一半导体区之间。
空穴注入单元可允许，当施加栅电压时将空穴注入到第一半导体区中。
空穴注入单元可与第一半导体区形成异质结。
半导体器件可还包括形成在栅极电极和第一半导体区至第三半导体区之间的绝缘层。
第一半导体区可包括具有比第一半导体区的杂质浓度高的杂质浓度的第一导电类型缓冲层。
第一半导体区可包括具有接触第二半导体区的上表面并且具有比于第一半导体区的杂质浓度高的杂质浓度的第一导电类型本体层。
第一导电类型可以是n-型，并且第二导电类型可以是p-型。
半导体器件可还包括：层间绝缘膜，形成在沟槽之上；以及发射极电极（emitter electrode），形成在层间绝缘膜上。
发射极电极可导电地接触第三半导体区和第二半导体区。
半导体器件可还包括形成在第一半导体区的另一表面上的集电极电极（collector electrode）。
根据本发明的另一方面，提供了一种半导体器件，包括：第一半导体区，具有第一导电类型；第二半导体区，具有第二导电类型，并且形成在第一半导体区的一个表面上；第三半导体区，具有第一导电类型，并且形成在第二半导体区的一个表面上，栅极电极，形成在穿过第二半导体区和第三半导体区以到达第一半导体区的内部的沟槽中；以及空穴注入单元，设置在栅极电极下方，并且与第一半导体区形成异质结。
空穴注入单元可形成在栅极电极和第一半导体区之间。
空穴注入单元可允许，当施加栅电压时，将空穴注入到第一半导体区中。
根据本发明的另一方面，提供了一种半导体器件，包括：第一半导体区，具有第一导电类型；第二半导体区，具有第二导电类型，并且形成在第一半导体区的一个表面上；第三半导体区，具有第一导电类型，并且形成在第二半导体区的一个表面上；栅极电极，形成在穿过第二半导体区和第三半导体区以到达第一半导体区的内部的沟槽中；以及空穴注入单元，设置在栅极电极，并且允许将空穴注入到第一半导体区中。
附图说明
从以下结合附图的详细说明，将更清楚地理解本发明的以上以及其他方面、特征以及其他优点，其中：
图1是沟槽型绝缘栅双极晶体管（IGBT）的横截面图；
图2是示意性地示出了根据本发明的一个实施例的沟槽型IGBT的横截面图；
图3是示出了根据本发明的该实施例的空穴注入单元和第一半导体区之间的结合面（junction surface）上的带隙的视图；
图4是示出了根据本发明的该实施例的IGBT中的集电极-发射极电压（VCE）和集电极电流（Ic）之间关系的视图；
图5是示意性地示出了根据本发明的另一实施例的IGBT的横截面图；以及
图6是示意性地示出了根据本发明的另一实施例的IGBT的横截面图。
具体实施方式
在下文中，将参照附图详细说明本发明的实施例。然而，本发明可以多种不同的形式体现，并且不应被解释为限于本文中阐述的实施例。相反地，提供这些实施例，使得该公开将是透彻且完整的，并且将向本领域技术人员充分地传达本发明的范围。在附图中，为了清楚起见，可放大元件的形状和尺寸，并且通篇将使用相同的参考表号指代相同或相似的元件。
可通过功率金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）、多种类型的闸流晶体管中的任一者实现功率切换。将基于IGBT描述本文中公开的大部分新技术。然而，本文中公开的本发明的不同实施例不限于IGBT，也可应用至不同类型的功率切换技术，包括功率MOSFET以及除二极管之外的不同类型的闸流晶体管。此外，在本发明的不同实施例中，描述了IGBT包括特定的p-型区和n-型区。然而，如本文中所公开的，本发明的实施例可同样地应用于包括具有相反导电类型的不同区的器件。
此外，如本文中所使用的，可将术语n-型和p-型限定为第一导电类型或第二导电类型。同时，第一导电类型和第二导电类型可表示不同的导电类型。
此外，一般来说，“+”指的是高浓度掺杂状态，并且“-”指的是低浓度掺杂状态。
图1是沟槽型IGBT的横截面图。
如图1中所示，普通沟槽型IGBT100可包括：p-型半导体区10；n-型半导体区22，形成在p-型半导体区10的一个表面上；n-型半导体区24、形成在n型半导体区22的一个表面上并且以低浓度掺杂；p-型半导体区30，形成在n-型半导体区24的一个表面上并且以低浓度掺杂；n-型半导体区40，形成在p-型半导体区30的一个表面上上并且以高浓度掺杂。
此外，沟槽型IGBT100可包括存在于沟槽中的栅极电极60，该沟槽形成为在深度方向上穿过p-型半导体区30和以高浓度掺杂的n-型半导体区40，以到达以低浓度掺杂的n-型半导体区24。
此外，沟槽型IGBT100可包括形成在栅极电极60和沟槽的内侧表面之间的绝缘层62。
也就是，沟槽型IGBT100可包括形成在栅极电极60和以高浓度掺杂的n-型半导体区40、栅极电极60和p-型半导体区30、以及栅极电极60和以低浓度掺杂的n-型半导体区24之间的绝缘层62。
覆盖在沟槽之上的层间绝缘膜70可使发射极电极90和栅极电极60彼此绝缘。
形成在层间绝缘膜70上的发射极电极90可形成为，通过利用安装在层间绝缘膜70中的敞开窗口，通常导电地接触以高浓度掺杂的n-型半导体区40和p-型半导体区30。
此外，在p-型半导体区10的另一表面上可形成集电极电极80。
为了接通图1中的沟槽型IGBT，需要在这样的状态中对栅极电极60施加具有预定值或更高的电压：在该状态中，施加至集电极电极80的电压大于施加至发射极电极90的电压。
通过上述电压，使电荷积聚在栅极电极60中，并且同时，作为栅极氧化膜的绝缘层62被置于栅极电极60和p-型半导体区30之间，从而在p-型半导体区30的面向栅极电极60的表面上形成n-型反型沟槽（inversionchannel）（未示出）。
通过n-型反型沟槽，将电子从以高浓度掺杂的n-型半导体区40注入到以低浓度掺杂的n-型半导体区24中。通过注入的电子正向偏压集电极结（n-型半导体区22和p-型半导体区10之间的结），并且在向上方向上从p-型半导体区10引入空穴，从而接通沟槽型IGBT。
同时，当正向偏压集电极结时，由于p-n结，出现压降。
这种接通状态中的集电极电极和发射极电极之间的压降值与接通电压对应。
如果将IGBT从接通状态转换成断开状态，施加至栅极电极60的电压需要达到预定值或更小。
通过上面提到的过程，积聚在栅极电极60中的电荷通过栅极电阻排放至栅极驱动电路。在此，由于n-型反型沟槽被转换成p-型反型沟槽，所以不存在电子通过的路径。因此，电子未供应至以低浓度掺杂的n-型半导体区24。因此，由于未从p-型半导体区10引入空穴，积聚在以低浓度掺杂的n-型半导体区24中的电子和空穴被排放至集电极电极80和发射极电极90，或者彼此再结合。因此，电流消失，并且IGBT断开。
图2是示意性地示出了根据本发明的一个实施例的沟槽型IGBT的横截面图。
参照图2，沟槽型IGBT1000可包括：以低浓度掺杂的n-型半导体区200；p-型半导体区300，形成在以低浓度掺杂的n-型半导体区200的一个表面上；以及n-型半导体区400，形成在p-型半导体区300的一个表面上并且以高浓度掺杂。
同时，为了便于解释，可将以低浓度掺杂的n-型半导体区200限定为第一半导体区。此外，可将p-型半导体区300限定为第二半导体区。此外，可将n-型半导体区400限定为第三半导体区。
此外，沟槽型IGBT1000可包括存在于沟槽中的栅极电极600，该沟槽形成为在深度方向上穿过p-型半导体区300和以高浓度掺杂的n-型半导体区400，以到达以低浓度掺杂的n-半导体区200。
此外，沟槽型IGBT1000可包括形成在栅极电极600和沟槽的内侧表面之间的绝缘层620。
也就是，沟槽型IGBT1000可包括形成在栅极电极600和以高浓度掺杂的n-型半导体区400、栅极电极600和p-型半导体区300、以及栅极电极600和以低浓度掺杂的n-型半导体区200之间的绝缘层620。
覆盖在沟槽之上的层间绝缘膜700可使发射极电极900和栅极电极600彼此绝缘。
形成在层间绝缘膜700上的发射极电极900可形成为，利用待安装在层间绝缘膜700中的敞开窗口，通常导电地接触以高浓度掺杂的n-型半导体区400和p-型半导体区300。
此外，在以低浓度掺杂的n-型半导体区200的另一表面上可形成集电极电极800。
根据本发明的该实施例，在栅极电极600和限定为第一半导体区的n-型半导体区200（在下文中，称为第一半导体区200）之间可形成空穴注入单元500。
空穴注入单元500可具有栅极电极600与之接触的表面。此外，空穴注入单元500可具有第一半导体区200与之接触的表面。此外，空穴注入单元500可具有绝缘层620与之接触的表面。
空穴注入单元500可与第一半导体区200形成异质结。
可在第一半导体区200的带隙区中形成空穴注入单元500的带隙区。
例如，空穴注入单元500的导带的最低能级可低于形成第一半导体区200的材料的导带的最低能级。此外，空穴注入单元500的价带的最高能级高于形成第一半导体区200的材料的价带的最高能级。
根据本发明的该实施例，当向集电极电极800和发射极电极900之间的间隔施加预定电压时，向栅极电极600施加预定电压，空穴注入单元500可将空穴注入到第一半导体区200中。
图3是示出了根据本发明的该实施例的空穴注入单元500和第一半导体区200之间的结合面上的带隙的视图。
图3A示出了当没有施加电压时，空穴注入单元500和第一半导体区200之间的结表面上的带隙。
参照图3A，空穴注入单元500的导带的最低能级I低于形成第一半导体区200材料的导带的最低能级II。在此，将两个能级（I和II）之间的差值限定为Ec。
此外，空穴注入单元500的价带的最高能级III高于形成第一半导体区200材料的价带的最高能级IV。在此，将两个能级（III和IV）之间的差值限定为Ev。
图3B示出了当施加电压时，空穴注入单元500和第一半导体区200之间的结合面上的带隙。
如图3B所示，由于施加电压，空穴注入单元500的带隙可总体减小。例如，空穴注入单元500的导带的最低能级I和价带的最高能级III可分别降低预定量值Vg。
参照图3B，与施加电压之前的情况相比，空穴注入单元500的导带的最低能级I和形成第一半导体区材料200的材料的导带的最低能级II之间的差值增大。也就是，将两个能级（I和II）之间的差值限定为Ec和Vg的和，也就是，Ec+Vg。
此外，与施加电压之前的情况相比，空穴注入单元500的价带的最高能级III和形成第一半导体区200的材料的价带的最高能级IV之间的差值减小。也就是，将两个能级（III和IV）之间的差值限定为Ev-Vg。
参照图3B中示出的带隙，可以理解的是，当施加电压时，进一步抑制从空穴注入单元500至第一半导体区200的空穴的注入。
此外，参照图3B中示出的带隙，可以理解的是，当施加电压时，进一步激活从空穴注入单元500至第一半导体区200的空穴的注入。
图4是示出了根据本发明的该实施例的IGBT中的集电极-发射极电压（VCE）和集电极电流（Ic）之间关系的视图。
在根据现有技术的IGBT中，将电子从n+型发射极区注入到n-型漂移层中。此外，由于需要注入的电子正向偏压集电极结，因此在向IGBT施加具有阈值或更大的电压的情况下，集电极电流Ic可流动。
根据本发明的该实施例，即使不施加具有阈值或更大的电压，空穴注入单元500可通过空穴注入单元500与第一半导体区200之间的异质结将空穴注入到第一半导体区200中。
因此，如图4中所示，集电极电流Ic可从集电极-发射极电压VCE为0或更大的位置开始增加。也就是，根据本发明，电压在根据现有技术的IGBT的p-n结处不会下降。
同时，根据本发明的该实施例，由于直接从空穴注入单元500提供空穴，因此与处于低电压区中的MOSFET的情况相比，可利用更高的电流驱动IGBT。
此外，由于直接从空穴注入单元500供应空穴，因此可改进IGBT的工作电压范围。
图5是示意性地示出了根据本发明的另一实施例的IGBT的横截面图。
参照图5，第一半导体区200包括以低浓度掺杂的n-型半导体区240、以及具有比该n-型半导体区的杂质浓度相对高的杂质浓度的n-型缓冲层220。
缓冲层220可形成在n-型半导体区240下方。
缓冲层220可提供视场光阑（field stop）作用。因此，在根据本发明的该实施例的IGBT中，可在与没有缓冲层的情况相比相同的内部压力条件下，薄地形成以低浓度掺杂的n-型半导体区240。
此外，在根据该实施例的IGBT中，可进一步减小接通电压。
图6是示意性地示出了根据本发明的另一实施例的IGBT的横截面图。
参照图6，第一半导体区200包括以低掺杂浓度的n-型半导体区240、以及具有比该n-型半导体区的杂质浓度相对高的杂质浓度的n-型本体层260。
本体层260可形成在n-型半导体区240上。
在这种情况下，由于n-型本体层260的施主离子所产生的排斥，因此可限制对发射极电极的空穴的泄漏，将空穴从以低浓度掺杂的n-型半导体区240引入至p-型半导体区300。
因此，由于上述结构，环绕发射极的沟槽下方的载流子浓度可增加，并且进一步减小接通电压。
如上所述，根据本发明的该实施例，可提供能够不受阈值限制而工作的IGBT。
此外，根据本发明的该实施例，可提供具有改进的电流密度的半导体器件。
虽然已经结合实施例示出并说明了本发明，但对于本领域普通技术人员显而易见的是，在不背离由所附权利要求限定的本发明的精神和范围的前提下，可以做出修改和变型。

Claims (14)

1.一种半导体器件，所述半导体器件包括：
第一半导体区，所述第一半导体区具有第一导电类型；
第二半导体区，所述第二半导体区具有第二导电类型并且形成在所述第一半导体区的一个表面上；
第三半导体区，所述第三半导体区具有第一导电类型并且形成在所述第二半导体区的一个表面上；
栅极电极，所述栅极电极形成在穿过所述第二半导体区和所述第三半导体区以到达所述第一半导体区的内部的沟槽中；以及
空穴注入单元，所述空穴注入单元形成在所述栅极电极与所述第一半导体区之间。
2.根据权利要求1所述的半导体器件，其中，所述空穴注入单元允许当施加栅极电压时将空穴注入到所述第一半导体区中。
3.根据权利要求1所述的半导体器件，其中，所述空穴注入单元与所述第一半导体区形成异质结。
4.根据权利要求1所述的半导体器件，还包括形成在所述栅极电极与所述第一半导体区至所述第三半导体区之间的绝缘层。
5.根据权利要求1所述的半导体器件，其中，所述第一半导体区包括具有比所述第一半导体区的杂质浓度高的杂质浓度的第一导电类型缓冲层。
6.根据权利要求1所述的半导体器件，其中，所述第一半导体区包括具有接触所述第二半导体区的上表面并且具有比所述第一半导体区的杂质浓度高的杂质浓度的第一导电类型本体层。
7.根据权利要求1所述的半导体器件，其中，所述第一导电类型为n-型，并且所述第二导电类型为p-型。
8.根据权利要求1所述的半导体器件，还包括：
层间绝缘膜，所述层间绝缘膜形成在所述沟槽之上；以及
发射极电极，所述发射极电极形成在所述层间绝缘膜上。
9.根据权利要求8所述的半导体器件，其中，所述发射极电极导电地接触所述第三半导体区和所述第二半导体区。
10.根据权利要求1所述的半导体器件，还包括形成在所述第一半导体区的另一表面上的集电极电极。
11.一种半导体器件，所述半导体器件包括：
第一半导体区，所述第一半导体区具有第一导电类型；
第二半导体区，所述第二半导体区具有第二导电类型，并且形成在所述第一半导体区的一个表面上；
第三半导体区，所述第三半导体区具有第一导电类型，并且形成在所述第二半导体区的一个表面上；
栅极电极，所述栅极电极形成在穿过所述第二半导体区和所述第三半导体区以到达所述第一半导体区的内部的沟槽中；以及
空穴注入单元，所述空穴注入单元设置在所述栅极电极下方，并且与所述第一半导体区形成异质结。
12.根据权利要求11所述的半导体器件，其中，所述空穴注入单元形成在所述栅极电极与所述第一半导体区之间。
13.根据权利要求11所述的半导体器件，其中，所述空穴注入单元允许当施加栅极电压时将空穴注入到所述第一半导体区中。
14.一种半导体器件，所述半导体器件包括：
第一半导体区，所述第一半导体区具有第一导电类型；
第二半导体区，所述第二半导体区具有第二导电类型，并且形成在所述第一半导体区的一个表面上；
第三半导体区，所述第三半导体区具有第一导电类型，并且形成在所述第二半导体区的一个表面上；
栅极电极，所述栅极电极形成在穿过所述第二半导体区和所述第三半导体区以到达所述第一半导体区的内部的沟槽中；以及
空穴注入单元，所述空穴注入单元设置在所述栅极电极，并且允许将空穴注入到所述第一半导体区中。
CN201310024226.0A 2012-10-29 2013-01-22 半导体器件 Pending CN103794646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120120725A KR101376892B1 (ko) 2012-10-29 2012-10-29 반도체 소자
KR10-2012-0120725 2012-10-29

Publications (1)

Publication Number Publication Date
CN103794646A true CN103794646A (zh) 2014-05-14

Family

ID=50546216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024226.0A Pending CN103794646A (zh) 2012-10-29 2013-01-22 半导体器件

Country Status (3)

Country Link
US (1) US20140117405A1 (zh)
KR (1) KR101376892B1 (zh)
CN (1) CN103794646A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041120B2 (en) * 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311998A (ja) * 1999-04-08 2000-11-07 Rockwell Sci Center Llc 絶縁ゲートターンオフサイリスタ
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US20040251503A1 (en) * 2003-06-16 2004-12-16 Nissan Motor Co., Ltd. Insulated gate drive semiconductor device
US7199403B2 (en) * 2003-07-30 2007-04-03 Infineon Technologies Ag Semiconductor arrangement having a MOSFET structure and a zener device
US20110089483A1 (en) * 2008-06-30 2011-04-21 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN102201437A (zh) * 2010-03-25 2011-09-28 力士科技股份有限公司 一种沟槽绝缘栅双极型晶体管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
DE102006024504B4 (de) 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
JP5454073B2 (ja) 2009-10-19 2014-03-26 トヨタ自動車株式会社 半導体モジュールとその制御方法
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311998A (ja) * 1999-04-08 2000-11-07 Rockwell Sci Center Llc 絶縁ゲートターンオフサイリスタ
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US20040251503A1 (en) * 2003-06-16 2004-12-16 Nissan Motor Co., Ltd. Insulated gate drive semiconductor device
US7199403B2 (en) * 2003-07-30 2007-04-03 Infineon Technologies Ag Semiconductor arrangement having a MOSFET structure and a zener device
US20110089483A1 (en) * 2008-06-30 2011-04-21 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN102201437A (zh) * 2010-03-25 2011-09-28 力士科技股份有限公司 一种沟槽绝缘栅双极型晶体管及其制造方法

Also Published As

Publication number Publication date
US20140117405A1 (en) 2014-05-01
KR101376892B1 (ko) 2014-03-20

Similar Documents

Publication Publication Date Title
CN108198851B (zh) 一种具有载流子存储效应的超结igbt
CN107785415B (zh) 一种soi-rc-ligbt器件及其制备方法
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
CN108183130B (zh) 带有p型埋层的双栅载流子储存性igbt器件
US9000479B2 (en) Semiconductor device
US11211485B2 (en) Trench power transistor
US20150187877A1 (en) Power semiconductor device
JP6947915B6 (ja) Ｉｇｂｔパワーデバイス
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
JP2020532120A (ja) パワーｍｏｓｆｅｔデバイス
CN117497601A (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN107393954A (zh) 一种GaN异质结纵向场效应管
US20150187922A1 (en) Power semiconductor device
CN210984733U (zh) 元胞结构及其应用的半导体组件
US9209287B2 (en) Power semiconductor device
CN103794646A (zh) 半导体器件
CN109065626B (zh) 一种具有介质阻挡层的槽栅dmos器件
CN109994549B (zh) 半导体功率器件
US20150144993A1 (en) Power semiconductor device
CN109755298B (zh) 一种沟槽型igbt功率器件
US20150187869A1 (en) Power semiconductor device
WO2017193321A1 (zh) 绝缘栅双极晶体管结构
CN210984732U (zh) 元胞结构及其应用的半导体组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514

WD01 Invention patent application deemed withdrawn after publication