CN116632053A - 一种rc-igbt器件及其制造方法 - Google Patents

一种rc-igbt器件及其制造方法 Download PDF

Info

Publication number
CN116632053A
CN116632053A CN202310914937.9A CN202310914937A CN116632053A CN 116632053 A CN116632053 A CN 116632053A CN 202310914937 A CN202310914937 A CN 202310914937A CN 116632053 A CN116632053 A CN 116632053A
Authority
CN
China
Prior art keywords
region
electrode
conductivity type
barrier layer
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310914937.9A
Other languages
English (en)
Other versions
CN116632053B (zh
Inventor
蒋礼聪
何昌
王海强
袁秉荣
陈佳旅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Meipusen Semiconductor Co ltd
Original Assignee
Shenzhen City Meipusen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Meipusen Semiconductor Co ltd filed Critical Shenzhen City Meipusen Semiconductor Co ltd
Priority to CN202310914937.9A priority Critical patent/CN116632053B/zh
Publication of CN116632053A publication Critical patent/CN116632053A/zh
Application granted granted Critical
Publication of CN116632053B publication Critical patent/CN116632053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种RC‑IGBT器件及其制造方法，器件包括：漂移区，其具有第二导电类型；势垒层，其位于漂移区上方，具有第二导电类型；基区，其位于势垒层的上方，具有第一导电类型，与第一电极电连接；阳极区，与第一电极电连接；第一柱区，其位于势垒层上方，具有第二导电类型；势垒层通过第一柱区与第一电极电连接，第一柱区的掺杂浓度小于发射区且与第一电极形成肖特基接触；第一底区，其具有第一导电类型，位于漂移区与势垒层之间；第一沟槽栅穿通基区、势垒层并延伸到漂移区；第二沟槽栅穿通基区、势垒层并延伸到漂移区；发射区，其具有第二导电类型，形成在基区上且与第一沟槽栅接触，与第一电极电连接。本申请可以提高RC‑IGBT器件的性能。

Description

一种RC-IGBT器件及其制造方法
技术领域
本发明涉及RC-IGBT器件技术领域，具体涉及一种RC-IGBT器件及其制造方法。
背景技术
反向导通IGBT（简称RC-IGBT）是一种将IGBT与FRD（快恢复二极管）集成在一个芯片上，有效提高功率系统的功率密度，减少芯片生产成本。
传统的RC-IGBT在IGBT背面的集电极引入了N+短路区，从而形成一个寄生二极管，该二极管与IGBT反向并联，当IGBT发射极正偏置，集电极0或接地时，二极管导通，电流从IGBT正面发射经过PN结流到背面的N+区集电极。但由于IGBT正向导通时，即IGBT发射极0或接地，背面集电极正偏置时，IGBT的漂移区处于大注入的情况，切换为FRD工作状态时，体内的大量的非平衡少子完全复合导致了大的反向恢复电荷与反向恢复电流，过大的反向恢复电流将会降低电力电子系统的可靠性。
另外一些传统的RC-IGBT采用与FRD相同的载流子寿命控制技术，减少了体内载流子寿命，从而降低反向恢复电流，但这将导致器件电阻率增高，VF（IGBT的正向管压降）和Vcesat（饱和电压）增加。
可见，现有的RC-IGBT存在器件性能不足的问题。
发明内容
本发明主要解决的技术问题是现有的RC-IGBT存在器件性能不足的问题。
根据第一方面，一种实施例中提供一种RC-IGBT器件，包括至少一个元胞，其特征在于，元胞包括第一电极、第二电极以及位于第一电极和第二电极之间的半导体单元，半导体单元包括：
漂移区，其具有第二导电类型；
势垒层，其位于漂移区上方，具有第二导电类型；
基区，其位于势垒层的上方，具有第一导电类型，与第一电极电连接；
阳极区，基区部分或全部作为阳极区，与第一电极电连接；
第一柱区，其位于势垒层上方，具有第二导电类型；势垒层通过第一柱区与第一电极电连接，第一柱区的掺杂浓度小于发射区且与第一电极形成肖特基接触；
第一底区，其具有第一导电类型，位于漂移区与势垒层之间；
第一沟槽栅，第一沟槽栅穿通基区、势垒层并延伸到漂移区，用于连接第一控制信号，在第一控制信号下开启或关断；
第二沟槽栅，第二沟槽栅穿通基区、势垒层并延伸到漂移区，用于连接第二控制信号，在第二控制信号下开启或关断；第一控制信号与第二控制信号为不同的两个控制信号；
发射区，其具有第二导电类型，形成在基区上且与第一沟槽栅接触，与第一电极电连接；第一导电类型和第二导电类型属于不同的半导体导电类型；
RC-IGBT器件具有第一工作状态与第二工作状态；
在第一工作状态中，第一沟槽栅开启，第二沟槽栅开启，第一电极连接低电平；第一电极通过阳极区以及势垒层连通第一底区，通过第一底区将漂移区中靠近阳极区的空穴抽取；
在第二工作状态中，第一沟槽栅关断，第二沟槽栅关断，第一电极连接高电平；第一电极通过第一柱区连通势垒层，第一底区用于减少第一电极从漂移区抽取电子，以增强RC-IGBT器件的注入增强效应。
根据第二方面，一种实施例中提供一种RC-IGBT器件的制造方法，包括：
提供一衬底，衬底的部分或全部作为RC-IGBT器件的漂移区，衬底具有第二导电类型；
在衬底的正面形成第一沟槽与第二沟槽，在第一沟槽上形成第一沟槽栅，在第二沟槽上形成第二沟槽栅；
在漂移区上形成第一底区、势垒层、第一柱区以及基区，势垒层与第一柱区均具有第二导电类型且掺杂浓度大于漂移区的掺杂浓度；第一底区与基区具有第一导电类型，基区部分或全部作为RC-IGBT器件的阳极区；
在基区上形成发射区，发射区形成在第一沟槽栅的一侧并与第一沟槽栅接触，其具有第二导电类型；
在RC-IGBT器件的正面形成第一电极，第一电极分别与发射区、第一柱区、基区电连接；其中，第一柱区的掺杂浓度小于发射区且与第一电极形成肖特基接触，第一导电类型和第二导电类型属于不同的半导体导电类型。
根据第三方面，一种实施例中提供一种RC-IGBT器件，采用第二方面所述的制造方法制成。
根据第四方面，一种实施例中提供一种RC-IGBT器件，包括至少一个元胞，元胞包括第一电极、第二电极以及位于第一电极和第二电极之间的半导体单元，半导体单元包括：
漂移区，其具有第二导电类型；
势垒层，其位于漂移区上方，具有第二导电类型；
基区，其位于势垒层的上方，具有第一导电类型，与第一电极电连接；
阳极区，基区部分或全部作为阳极区，与第一电极电连接；
第一柱区，其位于势垒层上方，具有第二导电类型；势垒层通过第一柱区与第一电极电连接，第一柱区的掺杂浓度小于发射区且与第一电极形成肖特基接触；
第一沟槽栅，第一沟槽栅穿通基区、势垒层并延伸到漂移区；
发射区，其具有第二导电类型，形成在基区上且与第一沟槽栅接触，与第一电极电连接；第一导电类型和第二导电类型属于不同的半导体导电类型；
第一底区，其具有第一导电类型，位于漂移区与势垒层之间，第一底区的掺杂浓度小于阳极区的掺杂浓度；
RC-IGBT器件还具有二极管工作状态；第一底区用于降低RC-IGBT器件在二极管工作状态时的空穴注入效率；
在二极管工作状态中，第一电极连接高电平，第一电极通过阳极区以及第一底区同时向漂移区注入空穴，第一电极还通过第一柱区与势垒层收集第二电极向漂移区注入的电子，以减少RC-IGBT器件中的非平衡载流子。
依据上述实施例的RC-IGBT器件及其制造方法，通过在引入控制栅极、第一柱区、势垒层以及第一底区，使得RC-IGBT器件具有第一工作状态以及第二工作状态，分别在二极管工作状态以及IGBT工作状态之前分别实现抽取空穴以及注入电子的效果，可以减少非平衡载流子积累以及增强注入增强效应，降低反向恢复电流以及降低开关损耗。
附图说明
图1为现有的RC-IGBT器件的结构示意图；
图2为本申请一种实施例提供的RC-IGBT器件的第一结构示意图；
图3为本申请一种实施例提供的工作状态的示意图；
图4为本申请一种实施例提供的空穴抽取的示意图；
图5为本申请一种实施例提供的二极管工作状态的示意图；
图6为本申请一种实施例提供的IGBT工作状态的示意图；
图7为本申请一种实施例提供的RC-IGBT器件的第二结构示意图；
图8为本申请一种实施例提供的RC-IGBT器件的第三结构示意图；
图9为本申请一种实施例提供的RC-IGBT的制造方法的流程图；
图10为本申请一种实施例提供的RC-IGBT的制造方法的第一过程示意图；
图11为本申请一种实施例提供的RC-IGBT的制造方法的第二过程示意图；
图12为本申请一种实施例提供的RC-IGBT的制造方法的第三过程示意图；
图13为本申请一种实施例提供的RC-IGBT的制造方法的第四过程示意图；
图14为本申请一种实施例提供的RC-IGBT的制造方法的第五过程示意图。
附图标记：1-漂移区；2-基区；3-阳极区；4-第一沟槽栅；5-第二沟槽栅；6-发射区；7-势垒层；8-第一柱区；9-第一底区；10-缓冲层；11-集电区；12-阴极区；13-钝化层；14-欧姆接触区；30-第一掺杂区；70-第二掺杂区；100-第一电极；200-第二电极；401-第一沟槽；501-第二沟槽。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。
在本申请中，第一导电类型和第二导电类型属于不同的半导体导电类型，第一导电类型为N型或P型，第二导电类型为P型或N型；当第一导电类型为N型时，第二导电类型则为P型，反之亦然。在本申请中以第一导电类型为P型，第二导电类型为N型为例进行说明。
在本申请中，IGBT器件的衬底一般指硅片，但根据实际的器件应用也可以采用其他材料，如碳化硅、氮化镓等。衬底可以为N型、P型或无掺杂，用于器件制作过程的起始材料或起始结构层。衬底在对应不同的器件的类型时，在器件制作完毕后，可以作为器件的集电区、缓冲层或漂移区等结构。基底（或称基片）为对衬底进行掺杂、外延、热氧化等处理后得到的结构，外形结构还是以单晶硅为主体的片状结构，一般也可以称为晶圆或者硅片，或依旧称为衬底。在批量化生产中，多种器件可能采用相同的衬底进行相同的处理，因此，可以形成标准化的基底用于生产，不需要从头对衬底处理，可以节省时间。具体对应IGBT器件的类型而定，IGBT器件可以为PT (punch through)型、NPT(non-punch through)型或FS（fieldstop）型IGBT器件。针对器件的类型可以选用不同的基底。
在现有的RC-IGBT器件中，具有IGBT工作状态以及二极管工作状态，在IGBT工作状态中，器件的集电区连接高电平，发射区连接低电平，器件的漂移区处于大注入的情况，漂移区会积累大量非平衡载流子。在切换到二极管工作状态时，阳极区接高电平，阴极区接低电平，体内的大量的非平衡少子完全复合导致了大的反向恢复电荷与反向恢复电流，过大的反向恢复电流将会降低电力电子系统的可靠性。
为了提高器件的性能，需要降低反向恢复电流以及开关损耗，通过在RC-IGBT器件的基础上引入势垒层7与第一底区9，并通过第一柱区8与第一电极100形成肖特基接触，用过控制栅极实现除了IGBT工作状态与二极管工作状态以外的两种工作状态的切换，分别可以实现空穴抽取以及加强注入增强效应，最终实现减少非平衡载流子以及降低Vcesat，降低反向恢复电流以及降低开关能耗。
实施例一
如图2所示，本申请实施例提供一种RC-IGBT器件，可以包括至少一个元胞，元胞可以包括第一电极100、第二电极200以及位于第一电极100和第二电极200之间的半导体单元，其中，根据器件实际使用的工作状态，第一电极100可以称为发射极或阳极，第二电极200可以称为集电极或阴极。半导体单元可以包括：
漂移区1，其具有第二导电类型，用于在RC-IGBT器件处于正向耐压过程中作为耗尽层。例如，可以采用N型的单晶硅衬底作为器件的漂移区1。在一些实施例中，漂移区1可以包括衬底的部分或全部，还可以包括外延形成在衬底上的外延层。
势垒层7，其位于漂移区1上方，具有第二导电类型。势垒层7的掺杂浓度大于漂移区1的掺杂浓度且小于发射区6的掺杂浓度，并通过第一柱区8与第一电极100电连接，在第一电极100连接高电平时，第一电极100与第一柱区8导通，势垒层7与第一电极100连接，势垒层7可以具有较低的电阻率，并起到收集过剩电子的作用，从而降低非平衡载流子的浓度。
第一底区9，其具有第一导电类型，位于漂移区1与势垒层7之间。第一底区9一方面与势垒层7共同起到阻挡载流子的作用，另一方面可以作为二极管工作模式下的副阳极区，器件可以实现双阳极发射的效果。一些实施例中，第一底区9的掺杂浓度小于阳极区3的掺杂浓度，可以实现降低空穴注入效果。
基区2，其位于势垒层7的上方，具有第一导电类型，与第一电极100电连接；基区2的底面高于沟槽栅的底面。
阳极区3，基区2部分或全部作为阳极区3，与第一电极100电连接；对于RC-IGBT器件而言，一般基区2全部都可以作为阳极区3使用。
第一柱区8，其位于势垒层7上方，具有第二导电类型；势垒层7通过第一柱区8与第一电极100电连接，第一柱区8的掺杂浓度小于发射区6并大于势垒层7的掺杂浓度，且与第一电极100形成肖特基接触。因此，第一电极100与第一柱区8之间，在第一电极100连接高电平、第二电极200连接低电平时，两者导通。
第一沟槽栅4，第一沟槽栅4穿通基区2、势垒层7并延伸到漂移区1，用于连接第一控制信号，在第一控制信号下开启或关断，第一沟槽栅4作为RC-IGBT的主栅极。用于控制RC-IGBT器件在IGBT工作状态下的工作；在本申请中，第一沟槽栅4在高电平下开启，在低电平下关断。
第二沟槽栅5，第二沟槽栅5穿通基区2、势垒层7并延伸到漂移区1，用于连接第二控制信号，在第二控制信号下开启或关断；第一控制信号与第二控制信号为不同的两个控制信号，可参考图3所示；第二沟槽栅5作为器件的控制栅极，与配合第一沟槽栅4的开通延迟期间以及关断延迟期间工作，使得器件可以进入第一工作状态以及第二工作状态。需要说明的是，本申请定义为第一沟槽栅在高电平下开启，第二沟槽栅在低电平下开启，这是以第一导电类型为P型为例时的限定，当第一导电类型为N型时，则相反。
发射区6，其具有第二导电类型，形成在基区2上且与第一沟槽栅4接触，与第一电极100电连接；第一导电类型和第二导电类型属于不同的半导体导电类型。例如，发射区6可以是对基区2进行掺杂后形成，发射区6、基区2以及势垒层7三者形成增强型NMOS结构，势垒层7、第一底区9以及漂移区1也形成增强型NMOS结构，NMOS结构在第一沟槽栅4连接高电平时导通，此时，可以称第一沟槽栅4处于开启或开通。而阳极区3、势垒层7与第一底区9形成增强型PMOS结构，PMOS结构在第二沟槽栅5连接低电平时导通。
缓冲层10，其位于漂移区1的下方，缓冲层10具有第二导电类型，缓冲层10用于在RC-IGBT器件处于正向耐压过程中作为场截止层，缓冲层10的掺杂浓度大于漂移区1的掺杂浓度。
阴极区12，其位于漂移区1的下方，其具有第二导电类型，掺杂浓度大于漂移区1的掺杂浓度并与第二电极200电连接。
集电区11，其位于漂移区1的下方，具有第一导电类型且掺杂浓度大于基区2的掺杂浓度。
本申请实施例提供的RC-IGBT器件具有IGBT工作状态、二极管工作状态、第一工作状态与第二工作状态，一共四个工作状态；第一工作状态在IGBT工作状态之后，在二极管工作状态之前；第二工作状态在IGBT工作状态之前。
其中，第一工作状态也可以定义为抽取空穴状态，第二工作状态也可以定义为加强注入状态。下面对四个工作状态进行详细说明。第一沟槽栅4的由于栅氧电容的原因，栅极的关断存在关断延迟时间和开通延迟时间。
如图3所示，第一工作状态处于IGBT工作状态切换成二极管工作状态前，在第一工作状态中，第一沟槽栅4处于关断延迟期间，依旧开启，第二沟槽栅5开启，第一电极100连接低电平，第二电极200连接高电平；第一电极100通过阳极区3以及势垒层7连通第一底区9，通过第一底区9将漂移区1中靠近阳极区3的空穴抽取；具体地，如图4所示，第二沟槽栅5将漂移区1、第一底区9导通，将第一底区9与阳极区3导通，空穴沿第二沟槽栅5的边缘被抽取。
如图3所示，第二工作状态处于二极管工作状态切换成IGBT前，在第二工作状态中，第一沟槽栅4处于开通延迟期间，还处于关断，第二沟槽栅5关断，第一电极100连接高电平，第二电极200连接低电平；第一电极100通过第一柱区8连通势垒层7，此时由于第二沟槽栅5处于关断状态，势垒层7与第一底区9之间并不导通，第一底区9用于减少第一电极100从漂移区1抽取电子，由于器件未导通，第一电极100也不能抽取第一柱区8与势垒层7的电子，保持了第一柱区8与势垒层7的低电阻率，保持了这部分的势垒，以增强RC-IGBT器件的注入增强效应，降低RC-IGBT的Vcesat，提高RC-IGBT能效。
如图3所示，在二极管工作状态中，第一沟槽栅4关断，第二沟槽栅5开启，第一电极100连接高电平，第二电极200连接低电平。如图5所示，第二沟槽栅5一侧的阳极区3、势垒层7以及第一底区9形成的增强型PMOS结构被第二沟槽栅5导通，第一电极100通过阳极区3以及第一底区9同时向漂移区1注入空穴，第一电极100还通过第一柱区8与势垒层7收集第二电极200向漂移区1注入的电子，以减少RC-IGBT器件中的非平衡载流子。
其中，第一底区9的掺杂浓度小于阳极区3的掺杂浓度；第一底区9用于降低RC-IGBT器件在二极管工作状态时的空穴注入效率。阳极区3与第一底区9均提供过剩空穴，两个区域同时作为阳极发射区，同时向漂移区1注入空穴，第一底区9具有较低浓度，所以第一底区9有低的空穴注入效率。
另外，底部的阴极区12向漂移区1注入过剩电子。但由于势垒层7和第一柱区8与第一电极100短路且这两个区域具有低的电阻率，电子流经这两个区域直接被第一电极100收集。
综上两点，由于低的空穴注入效率和第一电极100收集过剩电子作用，两者效果叠加，漂移区1的注入增强效应被减弱，阳极一侧的载流子积累密度将会比传统的RC-IGBT少得多，非平衡载流子浓度减少。体内的非平衡载流子减少将会减少二极管反向恢复期间的电荷，从而降低反向恢复电流。
如图3所示，在IGBT工作状态中，第一电极100连接低电平，第二电极200连接高电平，第一沟道栅开启，第二沟槽栅5关断。如图6所示，第一沟槽栅4将漂移区1、第一底区9以及势垒层7构成的增强型NMOS结构导通，将势垒层7、基区2以及发射区6构成的增强型NMOS结构导通，电流从底部集电区11沿漂移区1流向发射区6。
一些实施例中，如图7所示，本申请提供的RC-IGBT器件还包括欧姆接触区14，欧姆接触区14具有第一导电类型，且掺杂浓度大于基区2的浓度，欧姆接触区14与所述发射区6接触，形成在基区2上，并与第一电极100欧姆接触电连接，实现良好的导电。
综上所述，本申请实施例提供的RC-IGBT器件，第一柱区8的注入剂量小，表面浓度低，与第一电极100形成了肖特基接触。快恢复二极管需要一个浓度低的P区来降低空穴注入效率，但IGBT的基区2的浓度决定了IGBT的阈值电压，基区2浓度不能太淡，所以设置了基区2和第一底区9作为双阳极发射极。而且为了保持IGBT的小的Vcesat，要保持载流子在正面的堆积密度，所以设置了势垒层7。但是载流子的堆积会增加二极管工作状态下的反向恢复电荷与反向恢复电流，所以设置了第一柱区8与肖特基接触。
第一柱区8的肖特基接触将会阻止IGBT通过第一底区9形成导电沟道，减少漏电。势垒层7通过第一柱区8与发射区6短路，该区域构成NPN三极管结构在二极管工作状态中（参见图7中的虚线区域）的将不会导通，也就是发射区与势垒层（或第一柱区）之间基区不会导通，而且该势垒层7的势垒将会保留，不会随着Vf的增加而消失，所以该势垒层7将会降低该区域附近的通态电阻，提供更好的二极管VF。
同时，本申请实施例提供的RC-IGBT器件，通过控制栅极，与势垒层7、第一底区9共同作用，结合栅极开关的延迟时间，提供了第一工作状态与第二工作状态，可以实现空穴抽取以及加强注入增强效果，提高器件的性能。
实施例二
如图8所示，本申请实施例还提供一种RC-IGBT器件，可以包括至少一个元胞，元胞可以包括第一电极100、第二电极200以及位于第一电极100和第二电极200之间的半导体单元，半导体单元可以包括：
漂移区1，其具有第二导电类型。
势垒层7，其位于漂移区1上方，具有第二导电类型。
基区2，其位于势垒层7的上方，具有第一导电类型，与第一电极100电连接。
阳极区3，基区2部分或全部作为阳极区3，与第一电极100电连接。
第一柱区8，其位于势垒层7上方，具有第二导电类型；势垒层7通过第一柱区8与第一电极100电连接，第一柱区8的掺杂浓度小于发射区6且与第一电极100形成肖特基接触。
第一沟槽栅4，第一沟槽栅4穿通基区2、势垒层7并延伸到漂移区1。
发射区6，其具有第二导电类型，形成在基区2上且与第一沟槽栅4接触，与第一电极100电连接；第一导电类型和第二导电类型属于不同的半导体导电类型。
第一底区9，其具有第一导电类型，位于漂移区1与势垒层7之间，第一底区9的掺杂浓度小于阳极区3的掺杂浓度。
RC-IGBT器件还具有二极管工作状态；第一底区9用于降低RC-IGBT器件在二极管工作状态时的空穴注入效率。
可见，本申请实施例提供的RC-IGBT器件，与实施例一的器件的区别是，本实施例二不可以具有第二沟槽栅5，即控制栅极，本实施例二的器件对应不具有第一工作状态与第二工作状态。其他结构层或掺杂区的限定可以参照实施例一的相关限定，本实施例二不再重复描述。
但是在二极管工作状态中，第一沟槽栅4连接低电平，IGBT工作状态被关断，二极管工作状态开启，第一电极100连接高电平，第二电极200连接低电平，第一沟槽栅4一侧的阳极区3、势垒层7以及第一底区9形成的增强型PMOS结构被第一沟槽栅4导通，而第一沟槽栅4一侧的发射区6、基区2、势垒层7形成的增强型NMOS结构并不会导通，同样的，基区2、势垒层与第一底区9形成的增强型NMOS结构也不会导通。第一电极100通过阳极区3以及第一底区9同时向漂移区1注入空穴，第一电极100还通过第一柱区8与势垒层7收集第二电极200向漂移区1注入的电子，以减少RC-IGBT器件中的非平衡载流子。
其中，第一底区9的掺杂浓度小于阳极区3的掺杂浓度；第一底区9用于降低RC-IGBT器件在二极管工作状态时的空穴注入效率。阳极区3与第一底区9均提供过剩空穴，两个区域同时作为阳极发射区，同时向漂移区1注入空穴，第一底区9具有较低浓度，所以第一底区9有低的空穴注入效率。
另外，底部的阴极区12向漂移区1注入过剩电子。但由于势垒层7和第一柱区8与第一电极100短路且这两个区域具有低的电阻率，电子流经这两个区域直接被第一电极100收集。
综上两点，由于低的空穴注入效率和第一电极100收集过剩电子作用，两者效果叠加，漂移区1的注入增强效应被减弱，阳极一侧的载流子积累密度将会比传统的RC-IGBT少得多，非平衡载流子浓度减少。体内的非平衡载流子减少将会减少二极管反向恢复期间的电荷，从而降低反向恢复电流。
在IGBT工作状态中，第一电极100连接低电平，第二电极200连接高电平，第一沟道栅开启，第一沟槽栅4将漂移区1、第一底区9以及势垒层7构成的增强型NMOS结构导通，将势垒层7、基区2以及发射区6构成的增强型NMOS结构导通，电流从底部集电区11沿漂移区1流向发射区6。
本申请实施例提供的器件同样可以提高RC-IGBT器件的性能。
实施例三
如图9所示，本申请实施例还提供一种RC-IGBT器件的制造方法，可以包括：
步骤1、提供一衬底，衬底的部分或全部作为RC-IGBT器件的漂移区1，衬底具有第二导电类型。
步骤2、如图10所示，在衬底的正面形成第一沟槽401与第二沟槽501，如图11所示，在第一沟槽401上形成第一沟槽栅4，在第二沟槽501上形成第二沟槽栅5。
例如，在选定的半导体外延上生长一层100A-1000A的牺牲氧化层，随后挖2um-6um的沟槽并生长栅氧100A-1000A，回填多晶硅分别形成第一沟槽栅4与第二沟槽栅5，作为主栅极和控制栅极，两个栅极的尺寸可以相同或不同。
步骤3、如图12与图13所示，在漂移区1上形成第一底区9、势垒层7、第一柱区8以及基区2，势垒层7与第一柱区8均具有第二导电类型且掺杂浓度大于漂移区1的掺杂浓度；第一底区9与基区2具有第一导电类型，基区2部分或全部作为RC-IGBT器件的阳极区3。
一些实施例中，上述步骤4可以包括：
步骤401、如图12所示，在漂移区1上形成第一掺杂区30，第一掺杂区30具有第一导电类型。
步骤402、如图12所示，在第一掺杂区30的顶面通过离子注入掺杂形成第二导电类型的第二掺杂区70，第一掺杂区30的底部剩余部分构成第一底区9。
例如，注入剂量为1e12-1e13，能量为500keV-2000keV的硼离子，注入剂量为1e12-1.5e13 能量为500keV-2500keV的磷离子，在1000℃-1200℃中退火10 min -100min，形成第一掺杂区30与第二掺杂区70。
其中，采用离子注入形成的第二掺杂区70，其掺杂浓度具有高斯分布的浓度分布轮廓，其中在第一柱区8中间为浓度峰值，两端为低浓度分布，势垒层7属于低浓度区域。
步骤403、如图13所示，对第二掺杂区70的顶部的部分掺杂（如图13中，贴近两个沟槽栅的部分区域），形成第一导电类型的第三掺杂区，第三掺杂区作为基区2，第二掺杂区70的顶部的其他部分作为第一柱区8，第二掺杂区70的底部作为势垒层7。其中，第一底区9的掺杂浓度小于基区2的掺杂浓度，基区约为第一底区掺杂浓度的10倍~100倍。
例如，注入剂量为1e13-1e14能量为40keV-100keV的硼离子，在1000℃-1200℃中退火20 min -200min，形成基区2，垂直的第一柱区8。
步骤4、如图14所示，在基区2上形成发射区6，发射区6形成在第一沟槽栅4的一侧并与第一沟槽栅4接触，其具有第二导电类型。
一些实施例中，步骤4还包括：
如图9所示，在基区2上形成欧姆接触区14，欧姆接触区14与所述发射区6接触，具有第一导电类型，其掺杂浓度大于基区2的掺杂浓度。
例如，N+和P+注入，N+注入磷离子，剂量3e15-1e16，能量50 KeV -100KeV，P+注入硼离子，剂量1e15-5e16，能量100 KeV -120KeV， 950°C退火10min -60min。
步骤5、在RC-IGBT器件的正面形成第一电极100，第一电极100分别与发射区6、第一柱区8、基区2电连接；其中，第一柱区8的掺杂浓度小于发射区6且与第一电极100形成肖特基接触，第一电极100与发射区6欧姆接触，第一导电类型和第二导电类型属于不同的半导体导电类型。
其中，步骤5还可以包括：
在RC-IGBT器件的正面形成钝化层13，覆盖第一沟槽栅4与第二沟槽栅5。
例如，淀积1000 A -3000A USG和6000 A -11000A BPSG，之后在950°C下退火30min。
步骤6、在RC-IGBT器件的背面形成缓冲层10、集电区11、阴极区12以及第二电极200。该步骤可以从现有的实现方式。
例如，背面减薄至50 um -100um，之后注入磷离子形成N型缓冲层10，再注入硼离子，磷离子形成IGBT的P+型集电区11和二极管的N+阴极区12，淀积背面金属引出第二电极200。
通过本实施例提供的制造方法，可以得到实施例一或实施例二中的RC-IGBT器件，在需要制成实施例二中的器件时，在步骤二中不进行第二沟槽501与第二沟槽栅5的加工即可。不仅具有器件相关的技术效果，还可以通过上述步骤4与步骤5，简便可以得到第一柱区8与势垒层7，且势垒层7的掺杂浓度低于第一柱区8的掺杂浓度，具有更好的势垒作用，工艺更加便捷，节省光刻与掺杂需要的成本。
本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现（例如一个或多个步骤可以被删除、修改或结合到其他步骤中）。
虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。
前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。
具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应仅由权利要求确定。

Claims (10)

1.一种RC-IGBT器件，包括至少一个元胞，其特征在于，所述元胞包括第一电极（100）、第二电极（200）以及位于所述第一电极（100）和第二电极（200）之间的半导体单元，所述半导体单元包括：
漂移区（1），其具有第二导电类型；
势垒层（7），其位于所述漂移区（1）上方，具有第二导电类型；
基区（2），其位于所述势垒层（7）的上方，具有第一导电类型，与所述第一电极（100）电连接；
阳极区（3），所述基区（2）部分或全部作为所述阳极区（3），与所述第一电极（100）电连接；
第一柱区（8），其位于所述势垒层（7）上方，具有第二导电类型；所述势垒层（7）通过所述第一柱区（8）与所述第一电极（100）电连接，所述第一柱区（8）的掺杂浓度小于发射区（6）且与所述第一电极（100）形成肖特基接触；
第一底区（9），其具有第一导电类型，位于所述漂移区（1）与所述势垒层（7）之间；
第一沟槽栅（4），所述第一沟槽栅（4）穿通所述基区（2）、势垒层（7）并延伸到所述漂移区（1）；
第二沟槽栅（5），所述第二沟槽栅（5）穿通所述基区（2）、势垒层（7）并延伸到所述漂移区（1）；
发射区（6），其具有第二导电类型，形成在所述基区（2）上且与所述第一沟槽栅（4）接触，与所述第一电极（100）电连接；所述第一导电类型和第二导电类型属于不同的半导体导电类型；
所述RC-IGBT器件具有第一工作状态与第二工作状态；
在所述第一工作状态中，所述第一沟槽栅（4）开启，所述第二沟槽栅（5）开启，所述第一电极（100）连接低电平；所述第一电极（100）通过所述阳极区（3）以及势垒层（7）连通所述第一底区（9），通过所述第一底区（9）将所述漂移区（1）中靠近所述阳极区（3）的空穴抽取；
在所述第二工作状态中，所述第一沟槽栅（4）关断，所述第二沟槽栅（5）关断，所述第一电极（100）连接高电平；所述第一电极（100）通过所述第一柱区（8）连通所述势垒层（7），所述第一底区（9）用于减少所述第一电极（100）从所述漂移区（1）抽取电子，以增强所述RC-IGBT器件的注入增强效应。
2.如权利要求1所述的RC-IGBT器件，其特征在于，所述RC-IGBT器件还包括所述RC-IGBT器件还具有二极管工作状态；
所述第一底区（9）的掺杂浓度小于所述阳极区（3）的掺杂浓度；所述第一底区（9）用于降低所述RC-IGBT器件在所述二极管工作状态时的空穴注入效率；
在所述二极管工作状态中，所述第一沟槽栅（4）关断，所述第二沟槽栅（5）开启，所述第一电极（100）连接高电平；所述第一电极（100）通过所述阳极区（3）以及所述第一底区（9）同时向所述漂移区（1）注入空穴，所述第一电极（100）还通过所述第一柱区（8）与所述势垒层（7）收集所述第二电极（200）向所述漂移区（1）注入的电子，以减少所述RC-IGBT器件中的非平衡载流子。
3.如权利要求1所述的RC-IGBT器件，其特征在于，所述RC-IGBT器件还具有IGBT工作状态与二极管工作状态；
所述第一工作状态在所述IGBT工作状态之后，在所述二极管工作状态之前；
所述第二工作状态在所述IGBT工作状态之前。
4.如权利要求1所述的RC-IGBT器件，其特征在于，所述第一柱区（8）的掺杂浓度大于所述势垒层（7）的掺杂浓度，第一柱区（8）的掺杂浓度小于所述发射区（6）的掺杂浓度。
5.如权利要求1所述的RC-IGBT器件，其特征在于，所述RC-IGBT器件还包括：
缓冲层（10），其位于所述漂移区（1）的下方，所述缓冲层（10）具有第二导电类型，所述缓冲层（10）用于在所述RC-IGBT器件处于正向耐压过程中作为场截止层，所述缓冲层（10）的掺杂浓度大于所述漂移区（1）的掺杂浓度。
6.如权利要求1所述的RC-IGBT器件，其特征在于，所述RC-IGBT器件还包括：
阴极区（12），其位于所述漂移区（1）的下方，其具有第二导电类型，与所述第二电极（200）电连接；
集电区（11），其位于所述漂移区（1）的下方，具有第一导电类型。
7.一种RC-IGBT器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底的部分或全部作为RC-IGBT器件的漂移区（1），所述衬底具有第二导电类型；
在所述衬底的正面形成第一沟槽（401）与第二沟槽（501），在所述第一沟槽（401）上形成第一沟槽栅（4），在所述第二沟槽（501）上形成第二沟槽栅（5）；
在所述漂移区（1）上形成第一底区（9）、势垒层（7）、第一柱区（8）以及基区（2），所述势垒层（7）与所述第一柱区（8）均具有第二导电类型且掺杂浓度大于所述漂移区（1）的掺杂浓度；所述第一底区（9）与所述基区（2）具有第一导电类型，所述基区（2）部分或全部作为所述RC-IGBT器件的阳极区（3）；
在所述基区（2）上形成发射区（6），所述发射区（6）形成在所述第一沟槽栅（4）的一侧并与所述第一沟槽栅（4）接触，其具有第二导电类型；
在所述RC-IGBT器件的正面形成第一电极（100），所述第一电极（100）分别与所述发射区（6）、第一柱区（8）、基区（2）电连接；其中，所述第一柱区（8）的掺杂浓度小于发射区（6）且与所述第一电极（100）形成肖特基接触，所述第一导电类型和第二导电类型属于不同的半导体导电类型。
8.如权利要求7所述的制造方法，其特征在于，所述在所述漂移区（1）上形成第一底区（9）、势垒层（7）、第一柱区（8）以及基区（2），包括：
在所述漂移区（1）上形成第一掺杂区（30），所述第一掺杂区（30）具有第一导电类型；
在所述第一掺杂区（30）的顶面通过离子注入掺杂形成第二导电类型的第二掺杂区（70），所述第一掺杂区（30）的底部剩余部分构成所述第一底区（9）；
对所述第二掺杂区（70）的顶部的部分掺杂，形成第一导电类型的第三掺杂区，所述第三掺杂区作为所述基区（2），所述第二掺杂区（70）的顶部的其他部分作为所述第一柱区（8），所述第二掺杂区（70）的底部作为所述势垒层（7）。
9.一种RC-IGBT器件，其特征在于，采用权利要求7或8所述的制造方法制成。
10.一种RC-IGBT器件，包括至少一个元胞，其特征在于，所述元胞包括第一电极（100）、第二电极（200）以及位于所述第一电极（100）和第二电极（200）之间的半导体单元，所述半导体单元包括：
漂移区（1），其具有第二导电类型；
势垒层（7），其位于所述漂移区（1）上方，具有第二导电类型；
基区（2），其位于所述势垒层（7）的上方，具有第一导电类型，与所述第一电极（100）电连接；
阳极区（3），所述基区（2）部分或全部作为所述阳极区（3），与所述第一电极（100）电连接；
第一柱区（8），其位于所述势垒层（7）上方，具有第二导电类型；所述势垒层（7）通过所述第一柱区（8）与所述第一电极（100）电连接，所述第一柱区（8）的掺杂浓度小于发射区（6）且与所述第一电极（100）形成肖特基接触；
第一沟槽栅（4），所述第一沟槽栅（4）穿通所述基区（2）、势垒层（7）并延伸到所述漂移区（1）；
发射区（6），其具有第二导电类型，形成在所述基区（2）上且与所述第一沟槽栅（4）接触，与所述第一电极（100）电连接；所述第一导电类型和第二导电类型属于不同的半导体导电类型；
第一底区（9），其具有第一导电类型，位于所述漂移区（1）与所述势垒层（7）之间，所述第一底区（9）的掺杂浓度小于所述阳极区（3）的掺杂浓度；
所述RC-IGBT器件还具有二极管工作状态；所述第一底区（9）用于降低所述RC-IGBT器件在所述二极管工作状态时的空穴注入效率；
在所述二极管工作状态中，所述第一电极（100）连接高电平，所述第一电极（100）通过所述阳极区（3）以及所述第一底区（9）同时向所述漂移区（1）注入空穴，所述第一电极（100）还通过所述第一柱区（8）与所述势垒层（7）收集所述第二电极（200）向所述漂移区（1）注入的电子，以减少所述RC-IGBT器件中的非平衡载流子。
CN202310914937.9A 2023-07-25 2023-07-25 一种rc-igbt器件的控制方法 Active CN116632053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310914937.9A CN116632053B (zh) 2023-07-25 2023-07-25 一种rc-igbt器件的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310914937.9A CN116632053B (zh) 2023-07-25 2023-07-25 一种rc-igbt器件的控制方法

Publications (2)

Publication Number Publication Date
CN116632053A true CN116632053A (zh) 2023-08-22
CN116632053B CN116632053B (zh) 2024-01-30

Family

ID=87603130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310914937.9A Active CN116632053B (zh) 2023-07-25 2023-07-25 一种rc-igbt器件的控制方法

Country Status (1)

Country Link
CN (1) CN116632053B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577675A (zh) * 2024-01-15 2024-02-20 汉轩微电子制造(江苏)有限公司 一种嵌入frd的igbt器件及其制造方法
CN118248724A (zh) * 2024-05-24 2024-06-25 江苏东海半导体股份有限公司 一种车规级大功率igbt器件及其制备工艺

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104488085A (zh) * 2012-09-07 2015-04-01 株式会社日立制作所 电力变换用开关元件以及电力变换装置
CN105556668A (zh) * 2013-08-26 2016-05-04 丰田自动车株式会社 半导体装置
US20160141402A1 (en) * 2014-11-17 2016-05-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN105702718A (zh) * 2014-12-12 2016-06-22 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
CN106206698A (zh) * 2015-05-27 2016-12-07 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
CN107068733A (zh) * 2011-07-27 2017-08-18 丰田自动车株式会社 半导体器件
CN109155334A (zh) * 2016-05-17 2019-01-04 株式会社电装 半导体装置
JP2019016805A (ja) * 2018-09-27 2019-01-31 株式会社デンソー 半導体装置
CN109686789A (zh) * 2017-10-18 2019-04-26 丰田自动车株式会社 半导体装置
CN110797403A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN112542513A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置及半导体电路
US20210126100A1 (en) * 2019-10-25 2021-04-29 Kabushiki Kaisha Toshiba Semiconductor device
CN113474981A (zh) * 2019-03-27 2021-10-01 株式会社日立制作所 半导体器件和使用其的电力转换装置及半导体器件的驱动方法
CN114078964A (zh) * 2020-08-19 2022-02-22 英飞凌科技股份有限公司 包括第一栅极电极和第二栅极电极的半导体器件
CN114287053A (zh) * 2019-08-26 2022-04-05 株式会社电装 半导体装置及其制造方法
US20230125063A1 (en) * 2020-06-26 2023-04-20 Denso Corporation Semiconductor device and method of manufacturing the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068733A (zh) * 2011-07-27 2017-08-18 丰田自动车株式会社 半导体器件
CN104488085A (zh) * 2012-09-07 2015-04-01 株式会社日立制作所 电力变换用开关元件以及电力变换装置
CN105556668A (zh) * 2013-08-26 2016-05-04 丰田自动车株式会社 半导体装置
US20160141402A1 (en) * 2014-11-17 2016-05-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN105702718A (zh) * 2014-12-12 2016-06-22 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
CN106206698A (zh) * 2015-05-27 2016-12-07 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
CN109155334A (zh) * 2016-05-17 2019-01-04 株式会社电装 半导体装置
CN109686789A (zh) * 2017-10-18 2019-04-26 丰田自动车株式会社 半导体装置
JP2019016805A (ja) * 2018-09-27 2019-01-31 株式会社デンソー 半導体装置
CN113474981A (zh) * 2019-03-27 2021-10-01 株式会社日立制作所 半导体器件和使用其的电力转换装置及半导体器件的驱动方法
CN114287053A (zh) * 2019-08-26 2022-04-05 株式会社电装 半导体装置及其制造方法
CN112542513A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置及半导体电路
CN110797403A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
US20210126100A1 (en) * 2019-10-25 2021-04-29 Kabushiki Kaisha Toshiba Semiconductor device
US20230125063A1 (en) * 2020-06-26 2023-04-20 Denso Corporation Semiconductor device and method of manufacturing the same
CN114078964A (zh) * 2020-08-19 2022-02-22 英飞凌科技股份有限公司 包括第一栅极电极和第二栅极电极的半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577675A (zh) * 2024-01-15 2024-02-20 汉轩微电子制造(江苏)有限公司 一种嵌入frd的igbt器件及其制造方法
CN117577675B (zh) * 2024-01-15 2024-04-12 汉轩微电子制造(江苏)有限公司 一种嵌入frd的igbt器件及其制造方法
CN118248724A (zh) * 2024-05-24 2024-06-25 江苏东海半导体股份有限公司 一种车规级大功率igbt器件及其制备工艺
CN118248724B (zh) * 2024-05-24 2024-09-27 江苏东海半导体股份有限公司 一种车规级大功率igbt器件及其制备工艺

Also Published As

Publication number Publication date
CN116632053B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN116632053B (zh) 一种rc-igbt器件的控制方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105932042A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN107731899A (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN107768436A (zh) 一种沟槽栅电荷储存型igbt及其制造方法
CN105789290A (zh) 一种沟槽栅igbt器件及其制造方法
CN105870180B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN107731898A (zh) 一种cstbt器件及其制造方法
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN109065621A (zh) 一种绝缘栅双极晶体管及其制备方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN105789291B (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN110504260B (zh) 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN113451397A (zh) 一种rc-igbt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant