CN106024886A - 金属氧化物半导体场效应晶体管 - Google Patents

金属氧化物半导体场效应晶体管 Download PDF

Info

Publication number
CN106024886A
CN106024886A CN201610169667.3A CN201610169667A CN106024886A CN 106024886 A CN106024886 A CN 106024886A CN 201610169667 A CN201610169667 A CN 201610169667A CN 106024886 A CN106024886 A CN 106024886A
Authority
CN
China
Prior art keywords
contact area
semiconductor substrate
base
impurity concentration
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610169667.3A
Other languages
English (en)
Inventor
杉本雅裕
渡边行彦
宫原真朗
宫原真一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106024886A publication Critical patent/CN106024886A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种金属氧化物半导体场效应晶体管。在俯视观察半导体基板(20)的表面(23)时，源极区(11)和第一接触区(141)在与栅极沟槽(30)的侧面(301)相接的范围内，在沿着栅极沟槽(30)的方向上邻接形成，第二接触区(142)在远离栅极沟槽(30)的范围内，与源极区(11)和第一接触区(141)邻接形成。第一接触区(141)的杂质浓度与第二接触区(142)的杂质浓度相比较低。

Description

金属氧化物半导体场效应晶体管
技术领域
本说明书中所公开的技术涉及一种MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)。
背景技术
在专利文献1(日本特开2005-142240号公报)中所公开的MOSFET具备：由SiC(碳化硅)构成的半导体基板以及被形成在半导体基板的表面上的表面电极。半导体基板具备：n型的漂移区；p型的基区，其被形成在漂移区的表面侧；栅极沟槽，其从半导体基板的表面起延伸至贯穿基区并到达漂移区的位置。此外，半导体基板具备：n型的源极区，其被形成在基区的表面侧且露出于半导体基板的表面的范围内；p型的接触区，其被形成在基区的表面侧且露出于半导体基板的表面的范围内。在俯视观察半导体基板时，源极区在与栅极沟槽的侧面相接的范围内，在沿着栅极沟槽的方向上形成。此外，接触区在远离栅极沟槽的范围内，与源极区邻接形成。
发明内容
发明所要解决的课题
在专利文献1的技术中，在MOSFET成为导通时，在与栅极沟槽相接的范围内的p型的基区中形成有沟道。而且，电子从源极区起经由被形成在基区中的沟道而向漂移区流通。另一方面，当MOSFET关断时，有时会在半导体基板上瞬间地向正向施加有较大的浪涌电压。这样一来，由于在半导体基板上施加有较大的电压，从而由于雪崩效应而在半导体基板中生成大量的空穴。所产生的空穴会从半导体基板的基区起经由接触区而向表面电极流通。此时，如果半导体基板的接触区较小，则大量的空穴所流通的区域将变小，因此空穴难以从基区起经由接触区而向表面电极流通。此外，由于在由SiC构成的半导体基板中，与其他材质相比，空穴的迁移率较小，因此空穴更难以经由接触区而向表面电极流通。由此，由于因雪崩效应而产生的大量的空穴难以经由接触区而向表面电极流通，因此存在雪崩耐量降低的问题。
此外，虽然也考虑增大半导体基板的接触区，但是当单纯地增大接触区时，会使与接触区邻接的源极区减小，相应地，MOSFET成为导通时的电阻将变高。
因此，本说明书提供一种能够在降低导通时的电阻的同时提高关断时的雪崩耐量的技术。
用于解决课题的方法
本说明书所公开的MOSFET具备：由SiC构成的半导体基板以及被形成在半导体基板的表面上的表面电极。半导体基板具备：n型的漂移区；p型的基区，其被形成在漂移区的表面侧；栅极沟槽，其从半导体基板的表面起延伸至贯穿基区并到达漂移区的位置。此外，半导体基板具备：n型的源极区，其被形成在基区的表面侧且露出于半导体基板的表面的范围内；p型的第一接触区，其被形成在基区的表面侧且露出于半导体基板的表面的范围内；p型的第二接触区，其被形成在基区的表面侧且露出于半导体基板的表面的范围内。在俯视观察半导体基板的表面时，源极区和第一接触区在与栅极沟槽的侧面相接的范围内，在沿着栅极沟槽的方向上邻接形成，第二接触区在远离栅极沟槽的范围内，与源极区和第一接触区邻接形成。第一接触区的杂质浓度与第二接触区的杂质浓度相比较低。
根据这种结构，在MOSFET成为导通时，在与栅极沟槽相接的范围内的p型的基区中形成有沟道。同样地，在与栅极沟槽相接的范围内的p型的第一接触区中形成有沟道。此处，虽然在被形成于半导体基板中的接触区中，通常为了降低接触电阻而提高杂质浓度，但在本说明书中所公开的技术中与之相反，是降低第一接触区的杂质浓度。由此，用于在第一接触区中形成沟道的阈值变低，从而易于在第一接触区中形成沟道。并且，在半导体基板的第一接触区与基区中形成有沟道的状态下，电子从源极区经由被形成在第一接触区中的沟道和被形成在基区中的沟道而向漂移区流通。如此，由于电子经由被形成在第一接触区中的沟道和被形成在基区中的沟道而流通，因此电子在半导体基板的较大的范围内流通。由此，能够降低MOSFET成为导通时的电阻。
虽然在MOSFET中，当仅单纯地增大接触区时，与接触区邻接的源极区将减小，相应地，MOSFET成为导通时的电阻将变高，但在本说明书所公开的技术中，并不是单纯地增大接触区，而是降低第一接触区的杂质浓度。由此，能够降低MOSFET成为导通时的电阻。
另一方面，当MOSFET关断时，有时会在半导体基板上瞬间地向正向施加有较大的浪涌电压。这样一来，由于雪崩效应而产生的大量的空穴将会从半导体基板的基区经由接触区(第一接触区与第二接触区)而向表面电极流通。此时，由于半导体基板具备第一接触区和第二接触区从而接触区变得较大，因此空穴经由变大了的接触区而流通，从而空穴易于向表面电极流通。由此，由于因雪崩效应而产生的大量的空穴经由接触区(第一接触区和第二接触区)而顺利地向表面电极流通，因此能够提高雪崩耐量。虽然在MOSFET中通常并不会着眼于空穴的流通，但是在本说明书所公开的技术中着眼于由于雪崩效应而产生的空穴，而发现了使空穴易于流通的结构。
通过以上内容，根据上述的MOSFET，能够在降低导通时的电阻的同时，提高关断时的雪崩耐量。
附图说明
图1为实施例所涉及的MOSFET的俯视图。
图2为图1中的Ⅱ-Ⅱ剖视图。
图3为图1中的Ⅲ-Ⅲ剖视图。
图4为对实施例所涉及的MOSFET的制造方法进行说明的图(1)。
图5为对实施例所涉及的MOSFET的制造方法进行说明的图(2)。
图6为对实施例所涉及的MOSFET的制造方法进行说明的图(3)。
图7为对实施例所涉及的MOSFET的制造方法进行说明的图(4)。
图8为对实施例所涉及的MOSFET的制造方法进行说明的图(5)。
图9为对实施例所涉及的MOSFET的制造方法进行说明的图(6)。
图10为对实施例所涉及的MOSFET的制造方法进行说明的图(7)。
图11为对其他的实施例所涉及的MOSFET的制造方法进行说明的图。
具体实施方式
如图1～图3所示，实施例所涉及的MOSFET2具备：半导体基板20；被形成在半导体基板20的表面23上的表面电极5；以及被形成在半导体基板20的背面24上的背面电极6。另外，在图1中，为了使附图易于观察，而以省略表面电极5的方式进行了表示。
表面电极5与背面电极6由例如铝(Al)或铜(Cu)等金属形成。表面电极5对半导体基板20的表面23进行覆盖。背面电极6对半导体基板20的背面24进行覆盖。
半导体基板20由SiC(碳化硅)形成。在由SiC构成的半导体基板中，与其他材质相比，空穴的迁移率较小。例如，由SiC构成的半导体基板中的空穴的迁移率约为40～115(cm2/V·s)，由硅构成的半导体基板中的空穴的迁移率约为600(cm2/V·s)。
在半导体基板20中形成有半导体元件。在半导体基板20中，形成有多个栅极沟槽30。另外，在半导体基板20中，从背面24侧趋向于表面23侧而依次形成有漏极区13、漂移区15以及基区12。此外，在半导体基板20中，形成有源极区11与接触区14(第一接触区141与第二接触区142)。
如图1所示，在俯视观察半导体基板20的表面23时，各栅极沟槽30在y方向上延伸。多个栅极沟槽30在y方向上平行地延伸。多个栅极沟槽30在x方向上以等间距被形成。如图2以及图3所示，在对半导体基板20进行剖视观察时，栅极沟槽30从半导体基板20的表面23起向背面24侧(在Z方向上)延伸。在图2所示的截面中，栅极沟槽30从半导体基板20的表面23起延伸至贯穿源极区11和基区12并到达至漂移区15的位置。在图3所示的截面中，栅极沟槽30从半导体基板20的表面23起延伸至贯穿第一接触区141与基区12并到达漂移区15的位置。在栅极沟槽30的内部形成有栅电极32与栅绝缘膜31。
栅电极32由例如铝或多晶硅形成。栅电极32被收纳在栅极沟槽30的内部。栅电极32被收纳在与栅绝缘膜31相比靠内侧处。在栅电极32之上配置有层间绝缘膜33。层间绝缘膜33使栅电极32与表面电极5绝缘。
栅绝缘膜31由例如氧化硅(SiO2)形成。栅绝缘膜31被形成在栅极沟槽30的内表面上。栅绝缘膜31对栅极沟槽30的侧面301和底面302进行覆盖。栅绝缘膜31被配置在栅电极32和半导体基板20之间。栅绝缘膜31使栅电极32与半导体基板20绝缘。
漏极区13为n型的区域。漏极区13的杂质浓度较高。漏极区13被形成在漂移区15的背面侧。漏极区13被形成在露出于半导体基板20的背面24的范围内。漏极区13与背面电极6欧姆接触。
漂移区15为n型的区域。漂移区15的杂质浓度与漏极区13的杂质浓度相比较低。漂移区15被形成在漏极区13的表面侧。漂移区15被形成在基区12和漏极区13之间。
基区12为p型的区域。基区12的杂质浓度较低。基区12被形成在漂移区15的表面侧且与栅极沟槽30相接的范围内。当栅电极32成为导通电位时，在与栅极沟槽30相接的基区12中将会形成沟道。
源极区11为n型的区域。源极区11的杂质浓度较高。源极区11被形成在基区12的表面侧且与栅极沟槽30相接的范围内。源极区11以岛状而被形成在露出于半导体基板20的表面23的范围内。源极区11与表面电极5欧姆接触。
接触区14具备第一接触区141与第二接触区142。接触区14(第一接触区141与第二接触区142)为p型的区域。第一接触区141的杂质浓度与基区12的杂质浓度相比较低。第二接触区142的杂质浓度与基区12的杂质浓度相比较高。第一接触区141的杂质浓度与第二接触区142的杂质浓度相比较低。即，成为第二接触区142的杂质浓度＞基区12的杂质浓度＞第一接触区141的杂质浓度的关系。
第一接触区141被形成在基区12的表面侧且与栅极沟槽30相接的范围内。第二接触区142被形成在基区12的表面侧且远离栅极沟槽30的范围内。接触区14(第一接触区141和第二接触区142)被形成在露出于半导体基板20的表面23的范围内。第一接触区141与表面电极5接触。第二接触区142与表面电极5欧姆接触。由于第一接触区141的杂质浓度与第二接触区142的杂质浓度相比较低，因此第一接触区141和表面电极5之间的接触电阻与第二接触区142和表面电极5之间的接触电阻相比较高。
如图1所示，在俯视观察半导体基板20的表面23时，源极区11与第一接触区141在沿着栅极沟槽30的方向上邻接形成。源极区11与第一接触区141在y方向上交替地并排形成。在y方向上，在源极区11与源极区11之间形成有第一接触区141。在第一接触区141与第一接触区141之间形成有源极区11。
在x方向上，第二接触区142与源极区11以及第一接触区141邻接形成。源极区11与第二接触区142在x方向上并排形成。第一接触区141与第二接触区142在x方向上并排形成。在x方向上，在源极区11与源极区11之间以及第一接触区141与第一接触区141之间形成有第二接触区142。第二接触区142在y方向上延伸。
在使用具备上述结构的MOSFET2时，向表面电极5和背面电极6之间施加使背面电极6成为正的电压(正向电压)。此外，向栅电极32施加导通电位(在基区12中形成沟道所需的电位以上的电位)。当向栅电极32施加导通电位时，在与栅极沟槽30相接的范围内的基区12中会形成沟道。此外，在与栅极沟槽30相接的范围内的第一接触区141中也会形成沟道。由此，MOSFET2成为导通。于是，电子从表面电极5起，经由源极区11、被形成在第一接触区141中的沟道和被形成在基区12中的沟道、漂移区15以及漏极区13而向背面电极6流通。
另一方面，当将栅电极32置位关断电位时，被形成在基区12和第一接触区141中的沟道将消失。由此，MOSFET2将会关断。当MOSFET关断时，有时会在表面电极5和背面电极6之间瞬间地向正向施加有较大的浪涌电压。其结果为，在半导体基板20上瞬间地施加有较大的电压，从而由于雪崩效应而产生大量的空穴。由于雪崩效应而产生的大量的空穴经由漂移区15、基区12以及接触区14(第一接触区141与第二接触区142)而向表面电极5流通。
由上述的说明可以明确，如图1所示，在上述的MOSFET2中，在半导体基板20的表面23上与栅极沟槽30相接的范围内，不仅形成有n型的源极区11，还形成有p型的第一接触区141。因此，源极区11与栅极沟槽30相接触的区域与现有的MOSFET相比较小。然而，在该MOSFET2中，实现了较低的导通电阻。即，由于第一接触区141的杂质浓度较低，因此易于在第一接触区141中形成沟道。因此，当MOSFET2成为导通时，不仅在基区12中形成沟道，在第一接触区141中也形成沟道。因此，电子从源极区11起经由被形成在第一接触区141中的沟道与被形成在基区12中的沟道而向漂移区15流通。如此，由于第一接触区141与栅绝缘膜31的接触部(即，被形成在第一接触区141中的沟道)也成为电流路径，因此电子在半导体基板20的较大的范围内流通。由此，能够降低MOSFET2成为导通时的电阻。
另一方面，根据上述的结构，当MOSFET2关断时，有时会由于雪崩效应而在半导体基板20内产生大量的空穴。但是，在半导体基板20中，不仅在远离栅极沟槽30的位置处形成有第二接触区142，在与栅极沟槽30相接的位置处还形成有第一接触区141。由此，由于接触区14变大，因此空穴易于经由接触区14而向表面电极5流通。即使在MOSFET2关断时由于雪崩效应而产生了大量的空穴，也由于空穴经由接触区14(第一接触区141和第二接触区142)而顺利地向表面电极5流通，因此能够提高雪崩耐量。由此，根据上述的MOSFET2，能够在降低导通时的电阻的同时，提高关断时的雪崩耐量。
此外，在上述的MOSFET2中，第一接触区141的杂质浓度与基区12的杂质浓度相比较低。根据这种结构，由于用于在第一接触区141中形成沟道的阈值与用于在基区12中形成沟道的阈值相比较低，因此与在基区12中形成沟道相比，会先在第一接触区141中形成沟道。由此，由于电子易于在第一接触区141中流通，从而电子在半导体基板20的较大的范围内流通，因此能够降低MOSFET2成为导通时的电阻。
另外，在上述的MOSFET2中，第二接触区142的杂质浓度与基区12的杂质浓度相比较高。由于根据这种结构，第二接触区142与表面电极5之间的电阻变得较低，因此空穴易于经由第二接触区142而向表面电极5流通，从而能够提高雪崩耐量。
接下来，对MOSFET的制造方法的一个示例进行说明。在制造MOSFET时，如图4所示，在n+型SiC基板13的表面上形成由SiC构成的n型的漂移区15以及由SiC构成的p型的基区12。漂移层区15以及基区12通过外延生长而被形成在漂移区15之上。
接下来，如图5所示，在半导体基板20的表面23上形成掩膜91。在掩膜91上形成有开口部911。开口部911被形成在半导体基板20的形成源极区11的范围内。此外，向半导体基板20的表面23注入n型的杂质。n型的杂质以高浓度被注入。n型的杂质穿过掩膜91的开口部911而被注入到p型的基区12的一部分中。由此，形成高浓度的n型的源极区11。源极区11被形成在露出于半导体基板20的表面23的范围内。另外，图5所示的截面相当于图2所示的截面。
接下来，如图6所示，在半导体基板20的表面23上形成掩膜92。在掩膜92上形成有开口部921。开口部921被形成在半导体基板20的形成第一接触区141的范围内。此外，向半导体基板20的表面23注入n型的杂质。n型的杂质以低浓度被注入。n型的杂质穿过掩膜92的开口部921而被注入到p型的基区12的一部分中。通过向p型的基区12注入低浓度的n型的杂质，从而p型杂质与n型杂质的浓度差变小。其结果为，基区12内的有效的p型的杂质浓度(空穴浓度)变低。由此，形成p型的第一接触区141。第一接触区141被形成在露出于半导体基板20的表面23的范围内。另外，图6所示的截面相当于图3所示的截面。
接下来，如图7所示，在半导体基板20的表面23上形成掩膜93。在掩膜93上形成有开口部931。开口部931被形成在半导体基板20的形成第二接触区142的范围内。此外，向半导体基板20的表面注入p型的杂质。p型的杂质以高浓度被注入。p型的杂质穿过掩膜93的开口部931而被注入到p型的基区12的一部分中。由此，形成高浓度的p型的第二接触区142。第二接触区142被形成在露出于半导体基板20的表面23的范围内。此外，图7所示的截面相当于图3所示的截面。
接下来，如图8所示，在半导体基板20的表面23上形成掩膜94。在掩膜94上形成有开口部941。开口部941被形成在半导体基板20的形成栅极沟槽30的范围内。此外，对半导体基板20的表面23进行蚀刻。从掩膜94的开口部941露出的半导体基板20被蚀刻。由此，形成栅极沟槽30。栅极沟槽30被形成在从半导体基板20的表面23起贯穿第一接触区141和基区12并到达至漂移区15的深度。此外，栅极沟槽30也被形成在从半导体基板20的表面23起贯穿源极区11的位置处(省略图示)。此外，图8所示的截面相当于图3所示的截面。
接下来，如图9所示，在栅极沟槽30的内部形成栅绝缘膜31与栅电极32。此外，在栅电极32之上形成层间绝缘膜33。
接下来，如图10所示，在半导体基板20的表面23上形成表面电极5。此外，在半导体基板20的背面24上形成背面电极6。如此，形成了MOSFET2。
虽然以上对一个实施例进行了说明，但具体的方式并不限定于上述实施例。在以下的说明中，对于与上述的说明中的结构相同的结构，标注同一符号并省略其说明。虽然在上述的实施例中，在漂移区15之上通过外延生长而形成了基区12，但是形成基区12的方法并不限定于上述的实施例。此外，虽然通过以低浓度向p型的基区12注入n型的杂质而形成了第一接触区141，但是形成第一接触区141的方法并不限定于上述的实施例。在其他的实施例中，可以如图11所示那样，通过向半导体基板20多级地注入p型的杂质从而形成p型的基区12与p型的第一接触区141。在该情况下，向半导体基板20的漂移区15的表面侧的较深的范围201注入p型的杂质。由此，在漂移区15的表面侧形成基区12。接下来，向半导体基板20的漂移区15的表面侧的较浅的范围202注入p型的杂质。由此，在基区12的表面侧形成第一接触区141。向较浅的范围202注入的p型的杂质的浓度与向较深的范围201注入的p型的杂质的浓度相比较低。
此外，虽然在上述的实施例中，采用了第一接触区141的杂质浓度与基区12的杂质浓度相比较低的结构，但是，并不限定于该结构，也可以采用第一接触区141的杂质浓度与基区12的杂质浓度相同的结构。
虽然以上对本发明的具体示例进行了说明，但是这些只不过是示例，并不限定权利要求的范围。在权利要求书中所记载的技术包括对以上所例示的具体示例进行各种改变、变更而得到的技术。在本说明书或附图中所说明的技术要素为通过单独或各种组合的方式而发挥技术上的有用性的技术，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术为能够同时实现多个目的的技术，并且实现其中一个目的本身即具有技术上的有用性。
以下，对本说明书所公开的技术要素的一个示例进行说明。另外，以下所记载的技术要素为各自独立的技术要素，且为通过单独或各种组合的方式而发挥技术上的有用性的技术。
1、第一接触区的杂质浓度可以与基区的杂质浓度相比较低。
由于根据这种结构，用于在第一接触区中形成沟道的阈值与用于在基区中形成沟道的阈值相比较低，因此与在基区中形成沟道相比，会先在第一接触区中形成沟道。由此，电子易于向第一接触区流通，从而电子在半导体基板的较大的范围内流通，因此能够降低MOSFET成为导通时的电阻。
2、第二接触区的杂质浓度可以与基区的杂质浓度相比较高。
由于根据这种结构，第二接触区与表面电极之间的电阻降低，因此空穴易于经由第二接触区而向表面电极流通，从而能够提高雪崩耐量。

Claims (3)

1.一种金属氧化物半导体场效应晶体管，其具备由碳化硅构成的半导体基板以及被形成在所述半导体基板的表面上的表面电极，其中，
所述半导体基板具备：
n型的漂移区；
p型的基区，其被形成在所述漂移区的表面侧；
栅极沟槽，其从所述半导体基板的表面起延伸至贯穿所述基区并到达所述漂移区的位置；
n型的源极区，其被形成在所述基区的表面侧且露出于所述半导体基板的表面的范围内；
p型的第一接触区，其被形成在所述基区的表面侧且露出于所述半导体基板的表面的范围内；
p型的第二接触区，其被形成在所述基区的表面侧且露出于所述半导体基板的表面的范围内；
在俯视观察所述半导体基板的表面时，所述源极区和所述第一接触区在与所述栅极沟槽的侧面相接的范围内，在沿着所述栅极沟槽的方向上邻接形成，所述第二接触区在远离所述栅极沟槽的范围内，与所述源极区和所述第一接触区邻接形成；
所述第一接触区的杂质浓度与所述第二接触区的杂质浓度相比较低。
2.如权利要求1所述的金属氧化物半导体场效应晶体管，其中，
所述第一接触区的杂质浓度与所述基区的杂质浓度相比较低。
3.如权利要求1或2所述的金属氧化物半导体场效应晶体管，其特征在于，
所述第二接触区的杂质浓度与所述基区的杂质浓度相比较高。
CN201610169667.3A 2015-03-24 2016-03-23 金属氧化物半导体场效应晶体管 Pending CN106024886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-060633 2015-03-24
JP2015060633A JP6411929B2 (ja) 2015-03-24 2015-03-24 Ｍｏｓｆｅｔ

Publications (1)

Publication Number Publication Date
CN106024886A true CN106024886A (zh) 2016-10-12

Family

ID=56889651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610169667.3A Pending CN106024886A (zh) 2015-03-24 2016-03-23 金属氧化物半导体场效应晶体管

Country Status (4)

Country Link
US (1) US9905686B2 (zh)
JP (1) JP6411929B2 (zh)
CN (1) CN106024886A (zh)
DE (1) DE102016104823B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496783A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069940A (ja) * 2011-09-24 2013-04-18 Toyota Motor Corp 半導体装置
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管
WO2014125583A1 (ja) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
US20140231867A1 (en) * 2013-02-15 2014-08-21 Toyota Jidosha Kabushiki Kaisha Diode and semiconductor device including built-in diode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
EP1353385B1 (en) * 2001-01-19 2014-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4470454B2 (ja) 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP5691259B2 (ja) * 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
DE102012200056A1 (de) * 2011-01-12 2012-07-12 Denso Corporation Halbleitervorrichtung und Verfahren zur Herstellung hiervon
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
WO2012124786A1 (ja) * 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5884357B2 (ja) * 2011-09-22 2016-03-15 株式会社デンソー 炭化珪素半導体装置
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
WO2013088544A1 (ja) * 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
JP2013211512A (ja) * 2012-02-27 2013-10-10 Toshiba Corp 絶縁ゲート型バイポーラトランジスタ
JP6299102B2 (ja) * 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
CN105027289B (zh) * 2013-02-13 2017-05-31 丰田自动车株式会社 半导体装置
KR20150031668A (ko) * 2013-09-16 2015-03-25 삼성전기주식회사 전력 반도체 소자
JP5922627B2 (ja) 2013-09-17 2016-05-24 ヒロセ電機株式会社 平型導体用電気コネクタ
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管
JP2013069940A (ja) * 2011-09-24 2013-04-18 Toyota Motor Corp 半導体装置
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
WO2014125583A1 (ja) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
US20140231867A1 (en) * 2013-02-15 2014-08-21 Toyota Jidosha Kabushiki Kaisha Diode and semiconductor device including built-in diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496783A (zh) * 2022-04-18 2022-05-13 深圳芯能半导体技术有限公司 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法

Also Published As

Publication number Publication date
US20160284839A1 (en) 2016-09-29
DE102016104823B4 (de) 2019-11-21
US9905686B2 (en) 2018-02-27
DE102016104823A1 (de) 2016-09-29
JP2016181588A (ja) 2016-10-13
JP6411929B2 (ja) 2018-10-24

Similar Documents

Publication Publication Date Title
CN104900690B (zh) 半导体装置
CN105849909B (zh) 半导体装置以及半导体装置的制造方法
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN104254920B (zh) 半导体装置及半导体装置的制造方法
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US20120061723A1 (en) Semiconductor device
JP6606007B2 (ja) スイッチング素子
KR20120084694A (ko) 감소된 온-저항을 가지는 트렌치 전력 ｍｏｒｆｅｔ
CN108292676A (zh) 碳化硅半导体装置
CN106558502B (zh) 绝缘栅型开关元件及其制造方法
WO2016072074A1 (ja) 半導体装置
WO2016009736A1 (ja) スイッチング素子
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP2019079833A (ja) スイッチング素子とその製造方法
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2018056304A (ja) スイッチング装置とその製造方法
KR101906733B1 (ko) 스위칭 장치와 그 제조 방법
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
JP6996461B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JPWO2020075248A1 (ja) 半導体装置及びその製造方法
JP7435214B2 (ja) 半導体装置
CN106024886A (zh) 金属氧化物半导体场效应晶体管
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN107958936A (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012