JP5884357B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP5884357B2
JP5884357B2 JP2011207181A JP2011207181A JP5884357B2 JP 5884357 B2 JP5884357 B2 JP 5884357B2 JP 2011207181 A JP2011207181 A JP 2011207181A JP 2011207181 A JP2011207181 A JP 2011207181A JP 5884357 B2 JP5884357 B2 JP 5884357B2
Authority
JP
Japan
Prior art keywords
trench
type
forming
silicon carbide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011207181A
Other languages
English (en)
Other versions
JP2013069854A (ja
Inventor
真一朗 宮原
真一朗 宮原
敏雅 山本
山本　　敏雅
秀史 高谷
秀史 高谷
雅裕 杉本
雅裕 杉本
渡辺　行彦
行彦 渡辺
成雅 副島
成雅 副島
石川　剛
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2011207181A priority Critical patent/JP5884357B2/ja
Priority to US14/000,901 priority patent/US8975139B2/en
Priority to DE112012000609.7T priority patent/DE112012000609T5/de
Priority to PCT/JP2012/005591 priority patent/WO2013042327A1/ja
Priority to CN201280016150.0A priority patent/CN103460388B/zh
Publication of JP2013069854A publication Critical patent/JP2013069854A/ja
Application granted granted Critical
Publication of JP5884357B2 publication Critical patent/JP5884357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、縦型のトレンチゲート構造のトランジスタが備えられた炭化珪素（以下、ＳｉＣという）半導体装置に関するものである。
従来、縦型のトレンチゲート構造のトランジスタとして縦型ＭＯＳＦＥＴが備えられたＳｉＣ半導体装置が開示されている（例えば、特許文献１参照）。縦型ＭＯＳＦＥＴは、ｎ-型ドリフト層の上にｐ型ベース領域を形成すると共にｐ型ベース領域の表層部にｎ+型ソース領域を形成した構造に対して、ｎ+型ソース領域およびｐ型ベース領域を貫通してｎ-型ドリフト層に達するトレンチを形成し、このトレンチ内をゲート酸化膜およびゲート電極で埋め込んだ構成とされる。このような構造の縦型ＭＯＳＦＥＴは、プレーナ型パワーＭＯＳＦＥＴに比べて、単位面積当たりのチャネル数を多くできることから、オン抵抗を低減することが可能となる。
特許第３４８９３５８号公報
トレンチゲート構造のトランジスタ等を備えたＳｉＣ半導体装置では、高いチャネル移動度、ゲート酸化膜の信頼性がデバイス性能を決める重要な因子となっている。チャネル移動度やゲート酸化膜の信頼性には、トレンチ側面の平坦性（平滑性）が影響するため、できるだけ平坦なトレンチの内壁面上にゲート酸化膜を形成することが望ましい。
しかしながら、現状のトレンチゲート構造のトランジスタのトレンチ側面は、表面粗さＲａが数ｎｍ〜数十ｎｍ程度であり、平坦性が悪い。図８は、トレンチ形成時のトレンチ側面の平坦性を調べたときの様子を示す図であり、（ａ）がトレンチ側面の様子を示した図、（ｂ）が（ａ）のＡ−Ａ矢視断面図である。なお、図８（ａ）では、トレンチの側面を斜め方向から見た図に相当し、図８（ｂ）は紙面上下方向をトレンチの長手方向としてトレンチを上方から見たときの図に相当している。この図に示されるように、トレンチ側面に凹凸が形成されており、平坦性が悪くなっていることが判る。期待するチャネル移動度やゲート酸化膜の信頼性を得るためには、トレンチ側面の表面粗さＲａが１０ｎｍ以下、望ましくは表面粗さＲａが１ｎｍ以下の平坦性が要求され、現状では十分なチャネル移動度やゲート酸化膜の信頼性を得ることができない。
本発明は上記点に鑑みて、トレンチ側面の平坦性を向上させ、チャネル移動度やゲート酸化膜の信頼性を向上させることができるトレンチゲート構造のトランジスタを備えたＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、トレンチゲート構造のＳｉＣ半導体装置の製造方法において、トレンチ（６）を形成する工程では、トレンチ（６）を形成する前に、基板表面の平坦化を行う平坦化工程を行い、この平坦化工程の後にトレンチ（６）を形成するためのエッチングを行うことを特徴としている。
このように、トレンチ（６）を形成する前に、基板表面の平坦性を向上するための平坦化工程を行うようにしている。このため、トレンチ（６）を形成した際に、トレンチ（６）の側面の平坦性を向上させることが可能となる。これにより、トレンチゲート構造のトランジスタとしたときのチャネル移動度やゲート信頼性を向上させることが可能となる。
例えば、請求項２に記載したように、平坦化工程では、基板表面の表面粗さＲａを１ｎｍ以下とする平坦化を行うと好ましい。
このように、平坦化工程により、トレンチ（６）を形成する前に基板表面の平坦度について表面粗さＲａが１ｎｍ以下となるようにすると、請求項５に示したように、トレンチ（６）の側面の表面粗さＲａを１０ｎｍ以下にすることができ、高いチャネル移動度やゲート信頼性を得ることが可能となる。
また、請求項３に記載したように、平坦化工程では、基板表面の表面粗さＲａを０．５ｎｍ以下とする平坦化を行うと好ましく、請求項４に記載したように、平坦化工程では、基板表面の表面粗さＲａを０．３ｎｍ以下とする平坦化を行うと更に好ましい。
ゲート絶縁膜（７）の寿命のバラツキを抑制することで、より信頼性の高いＳｉＣ半導体装置とすることが可能になるが、このバラツキを±１％以下に抑えるためには、トレンチ（６）の側面の表面粗さＲａをゲート絶縁膜（７）の膜厚の１％以下に抑えるのが望ましい。このため、ゲート絶縁膜（７）の膜厚が１００ｎｍ程度とする場合には、トレンチ（６）の側面の表面粗さＲａが１ｎｍ以下となるようにするのが望ましく、これを実現するには平坦化時の基板表面の表面粗さＲａが０．５ｎｍ以下、より好ましくは０．３ｎｍ以下であれば良い。
このような平坦化工程は、請求項６に記載したように、ソース領域（４）の形成工程の後にトレンチ（６）の形成工程を行う場合には、ソース領域（４）の形成工程の後のソース領域（４）およびベース領域（３）の表面を基板表面として行われる。また、請求項７に記載したように、ソース領域（４）の形成工程の前にトレンチ（６）の形成工程を行う場合には、平坦化工程は、ベース領域（３）の表面を基板表面として行われる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 図２に続くＳｉＣ半導体装置の製造工程を示した断面図である。 基板表面の表面粗さＲａが１００ｎｍの場合と１ｎｍの場合、それぞれについてトレンチ６を形成したときの様子を示した断面図である。 基板表面の表面粗さＲａが１００ｎｍの場合と１ｎｍの場合の故障時間と故障率との関係を示す図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置の製造工程を示した断面図である。 図６に続くＳｉＣ半導体装置の製造工程を示した断面図である。 トレンチ形成時のトレンチ側面の平坦性を調べたときの様子を示す図であり、（ａ）がトレンチ側面の様子を示した図、（ｂ）が（ａ）のＡ−Ａ矢視断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。ここでは、ＳｉＣ半導体装置に備えられるトレンチゲート構造のトランジスタとして反転型の縦型ＭＯＳＦＥＴを例に挙げて説明する。
図１は、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴの断面図である。この図は、ＭＯＳＦＥＴの１セル分を抽出したものに相当する。本図ではＭＯＳＦＥＴの１セル分しか記載していないが、図１に示すＭＯＳＦＥＴと同様の構造のＭＯＳＦＥＴが複数列隣り合うように配置されている。
図１に示すＭＯＳＦＥＴは、ＳｉＣからなるｎ+型基板１が半導体基板として形成されている。ｎ+型基板１は、窒素等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3とされ、厚さが３００μｍ程度とされている。このｎ+型基板１の表面には、窒素等のｎ型不純物濃度が例えば３．０×１０15〜１．０×１０16／ｃｍ3で厚さ１０〜１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２が形成されている。ｎ-型ドリフト層２の不純物濃度は深さ方向において一定であっても良いが、濃度分布に傾斜を付けることもできる。例えば、ｎ-型ドリフト層２のうちｎ+型基板１側の方がｎ+型基板１から離れる側よりも高濃度となるようにすることもできる。逆に、ｎ-型ドリフト層２のうちの表層部の濃度を高くしても良い。このように、ｎ-型ドリフト層２の一部の不純物濃度を高濃度にすると内部抵抗を低減できるため、オン抵抗を低減することが可能となる。
このｎ-型ドリフト層２の表面もしくは表層部にはｐ型ベース領域３が形成されており、さらに、ｐ型ベース領域３の上層部分にはｎ+型ソース領域４およびｐ型ベース領域３のコンタクト領域となるｐ+型コンタクト層５が形成されている。
ｐ型ベース領域３は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度で構成されている。ｎ+型ソース領域４は、表層部におけるリン等のｎ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｐ+型コンタクト層５は、例えば表層部におけるボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。
ｐ型ベース領域３やｎ+型ソース領域４およびｐ+型コンタクト層５は、後述するトレンチゲート構造の両側に配置されている。そして、ｎ+型ソース領域４およびｐ+型コンタクト層５は、ライン状とされたものが交互に配置されることで、ストライプ状にレイアウトされている。本実施形態では、これらｎ+型ソース領域４およびｐ+型コンタクト層５の長手方向は、トレンチゲート構造の長手方向と同方向とされている。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、例えば幅が０．７〜２．０μｍ、深さが２．０μｍ以上（例えば２．４μｍ）のトレンチ６が形成されている。トレンチ６は、セル毎に一本ずつ備えられ、各トレンチ６の長手方向が同方向に並べられることでストライプ状にレイアウトされている。このトレンチ６の側面と接するように上述したｐ型ベース領域３やｎ+型ソース領域４が配置されている。
さらに、トレンチ６の内壁面はゲート絶縁膜に相当するゲート酸化膜７で覆われており、ゲート酸化膜７の表面のドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極８により、トレンチ６内が埋め尽くされている。ゲート酸化膜７は、トレンチ６の内壁面の熱酸化もしくはＣＶＤにより形成されており、ゲート酸化膜７の厚みはトレンチ６の側面側と底部側共に１００ｎｍ程度となっている。
このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、紙面垂直方向を長手方向として延設されている。そして、各セル毎に備えられたトレンチゲート構造が紙面左右方向に並べられることでストライプ状とされている。
また、ｎ+型ソース領域４およびｐ+型コンタクト層５の表面やゲート電極８の表面には、ソース電極９やゲート配線（図示せず）が形成されている。ソース電極９およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４やｎドープの場合のゲート電極８）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型コンタクト層５やｐドープの場合のゲート電極８）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。
これらソース電極９およびゲート配線は、層間絶縁膜１０上に形成されることで電気的に絶縁されており、層間絶縁膜１０に形成されたコンタクトホールを通じてソース電極９はｎ+型ソース領域４およびｐ+型コンタクト層５と電気的に接触させられ、図示しないがゲート配線はゲート電極８と電気的に接触させられている。
そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１１が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。
続いて、このように構成される本実施形態の反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴの製造方法について説明する。図２および図３に、図１に示す縦型ＭＯＳＦＥＴの製造工程を示した断面図を示し、この図を参照して説明する。
〔図２（ａ）に示す工程〕
まず、窒素等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3で厚さ３００μｍ程度のｎ+型基板１を用意する。このｎ+型基板１の表面に窒素等のｎ型不純物濃度が例えば３．０×１０15〜１．０×１０16／ｃｍ3で厚さ１０〜１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させる。
〔図２（ｂ）に示す工程〕
ｎ-型ドリフト層２の表面に、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度となるｐ型不純物層をエピタキシャル成長させることにより、ｐ型ベース層３を形成する。なお、ここではｐ型ベース層３をエピタキシャル成長によって形成しているが、ｎ-型ドリフト層２の表層部にｐ型不純物をイオン注入することでｐ型ベース層３を形成しても良い。
続いて、ｐ型ベース層３の上に、例えばＬＴＯ等で構成されるマスク（図示せず）を成膜し、フォトリソグラフィ工程を経て、ｐ+型コンタクト層５の形成予定領域上においてマスクを開口させる。その後、ｐ型不純物（例えばボロンもしくはアルミニウム等）をイオン注入する。そして、注入されたイオンを活性化することで、ボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度のｐ+型コンタクト層５を形成する。その後、マスクを除去する。
さらに、再びマスク（図示せず）を成膜し、フォトリソグラフィ工程を経て、ｎ+型ソース領域４の形成予定領域上においてマスクを開口させる。その後、マスクの上方からｎ型不純物（例えば窒素）のイオン注入を行うことにより、ｎ+型ソース領域４を形成する。そして、マスクを除去した後、活性化アニール処理を行うことで注入されたイオンを活性化する。
〔図２（ｃ）に示す工程〕
基板表面の平坦性を向上させるための平坦化工程を行う。具体的には、ｎ+型ソース領域４およびｐ型ベース層３の表面を基板表面として、基板表面の表面粗さＲａが１ｎｍ以下となるように平坦化工程を行う。平坦化工程については、どのような手法を用いて行っても良いが、例えばＣＭＰ（Chemical Mechanical Polishing）、ＣＡＲＥ（CAtalyst-Referred Etching）などを用いることができる。このとき、表面粗さＲａが１ｎｍ以下となるようにすればよいが、好ましくは０．５ｎｍ以下となるようにすると良く、より好ましくは０．３ｎｍ以下となるようにすると良い。
〔図３（ａ）に示す工程〕
ｐ型ベース層３の上に、図示しないエッチングマスクを成膜したのち、トレンチ６の形成予定領域においてエッチングマスクを開口させる。そして、エッチングマスクで覆った状態で、例えばＣＦ4＋Ｏ2やＣｌ2などのエッチングガスを用いた異方性エッチングを行うことによりトレンチ６を形成する。この後、エッチングマスクを除去する。
このようなエッチングを行ったとき、上記した図２（ｃ）に示す工程において、基板表面の表面粗さＲａを向上させておくことにより、トレンチ６を形成したときのトレンチ６の側面および底面の平坦性も向上させられることが確認された。例えば、基板表面の平坦化を行っていない場合に想定される表面粗さＲａが１００ｎｍであった場合、トレンチ６の側面および底面の表面粗さＲａは約１００ｎｍとなるが、平坦化処理によって基板表面の表面粗さＲａを１ｎｍにした場合には、トレンチ６の側面および底面の表面粗さＲａは約１０ｎｍとなることが確認された。
図４は、基板表面の表面粗さＲａが１００ｎｍの場合と１ｎｍの場合、それぞれについてトレンチ６を形成したときの様子を示した断面図である。また、図５は、基板表面の表面粗さＲａが１００ｎｍの場合と１ｎｍの場合、それぞれについてトレンチ６を形成し、トレンチ６の内壁にゲート酸化膜７を形成して故障時間と故障率との関係について調べた結果を示している。この図に記載したように、基板表面の表面粗さＲａを１００ｎｍの場合のトレンチ６の側面の表面粗さＲａは約１００ｎｍとなり、その場合には故障時間が短いにもかかわらず高い故障率となった。これに対して、基板表面の表面粗さＲａを１ｎｍにした場合にはトレンチ６の側面の表面粗さＲａは約１０ｎｍとなり、その場合には故障時間が長くなり、３桁〜４桁高くなるまでゲート酸化膜７の寿命を向上できた。
このように、基板表面の平坦性とトレンチ６の側面の平坦性との間に相関があることを見出し、トレンチ６を形成する前に、基板表面の平坦性を向上するための平坦化工程を行うようにしている。トレンチゲート構造の縦型ＭＯＳＦＥＴにおけるトレンチ形成工程の流れは、イオン注入によるｎ+型ソース領域４の形成、活性化アニール、トレンチ６の形成、ゲート酸化膜７の形成工程という順に行われるのが一般的であり、活性化アニール後にステップバンチングが発生する。また、ＳｉＣのエピタキシャル成長によってもステップバンチングが発生する。このようなステップバンチングが発生した後に、基板表面の平坦化工程を行うことなくトレンチ６を形成していることが、トレンチ６の側面の平坦性を低下させていると考えられる。このため、トレンチ６を形成する前に、基板表面の平坦性を向上するための平坦化工程を行うことで、トレンチ６を形成した際に、トレンチ６の側面の平坦性を向上させることを可能としている。
〔図３（ｂ）に示す工程〕
必要に応じて、水素エッチングや犠牲酸化もしくはドライエッチングなどにより、トレンチ６の丸め処理を行ったのち、ゲート酸化膜形成工程やゲート電極形成工程を行う。例えば、熱酸化もしくはＣＶＤでゲート酸化膜７を形成したり、ゲート酸化膜７の表面にｎ型不純物をドーピングしたポリシリコン層を成膜したのち、エッチバック工程等を行うことにより、トレンチ６内にゲート酸化膜７およびゲート電極８の形成工程を行う。
この後の工程に関しては、従来と同様であるため図示しないが、層間絶縁膜１０を成膜したのち、層間絶縁膜１０をパターニングしてｎ+型ソース領域４やｐ+型コンタクト層５に繋がるコンタクトホールを形成すると共に、ゲート電極８に繋がるコンタクトホールを別断面に形成する。続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極９やゲート配線を形成する。さらに、ｎ+型基板１の裏面側にドレイン電極１１を形成する。これらソース電極９等やドレイン電極１１の形成順序は逆であっても良い。これにより、図１に示した縦型ＭＯＳＦＥＴが完成する。
以上説明したように、本実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴの製造方法では、トレンチ６を形成する前に、基板表面の平坦性を向上するための平坦化工程を行うようにしている。このため、トレンチ６を形成した際に、トレンチ６の側面の平坦性を向上させることが可能となる。これにより、トレンチゲート構造の縦型ＭＯＳＦＥＴとしたときのチャネル移動度やゲート信頼性を向上させることが可能となる。
特に、本実施形態では、平坦化工程により、トレンチ６を形成する前に基板表面の平坦度について表面粗さＲａが１ｎｍ以下となるようにしていることから、トレンチ６の側面の表面粗さＲａを１０ｎｍ以下にすることができ、高いチャネル移動度やゲート信頼性を得ることが可能となる。
また、基板表面の表面粗さＲａが０．５ｎｍ以下、より好ましくは０．３ｎｍ以下となるまで平坦化工程を行うと良い。すなわち、ゲート酸化膜７の寿命のバラツキを抑制することで、より信頼性の高いＳｉＣ半導体装置とすることが可能になるが、このバラツキを±１％以下に抑えるためには、トレンチ６の側面の表面粗さＲａをゲート酸化膜７の膜厚の１％以下に抑えるのが望ましい。このため、ゲート酸化膜７の膜厚が１００ｎｍ程度とする場合には、トレンチ６の側面の表面粗さＲａが１ｎｍ以下となるようにするのが望ましく、これを実現するには平坦化時の基板表面の表面粗さＲａが０．５ｎｍ以下、より好ましくは０．３ｎｍ以下であれば良いことを確認している。したがって、基板表面の表面粗さＲａが０．５ｎｍ以下、より好ましくは０．３ｎｍ以下となるまで平坦化工程を行うことにより、ゲート酸化膜７の寿命のバラツキを抑制でき、より信頼性の高いＳｉＣ半導体装置とすることが可能になる
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してＳｉＣ半導体装置の製造工程の一部を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図６は、本実施形態にかかる縦型ＭＯＳＦＥＴの製造工程を示した断面図である。この図を参照して、本実施形態にかかる縦型ＭＯＳＦＥＴの製造方法について説明する。
〔図６（ａ）に示す工程〕
第１実施形態で説明した図２（ａ）、（ｂ）に示す工程と同様の工程を行うことで、ｎ+型基板１の上にｎ-型ドリフト層２を形成すると共に、ｎ-型ドリフト層２の上にｐ型ベース層３を形成し、さらにｐ型ベース層３の所望位置にｐ+型コンタクト層５を形成する。
〔図６（ｂ）に示す工程〕
図２（ｃ）に示す工程と同様に、基板表面の平坦性を向上させるための平坦化工程を行う。具体的には、ｐ型ベース層３の表面を基板表面として、基板表面の表面粗さＲａが１ｎｍ以下となるように平坦化工程を行う。
〔図６（ｃ）に示す工程〕
図３（ａ）に示す工程と同様に、トレンチ６の形成予定領域において開口させたエッチングマスクを配置し、例えばＣＦ4＋Ｏ2やＣｌ2などのエッチングガスを用いた異方性エッチングを行うことによりトレンチ６を形成する。この後、エッチングマスクを除去する。このとき形成されるトレンチ６の側面は、トレンチ６を形成する前に基板表面の平坦化工程を行っていることから、平坦性が良好になる。
〔図７（ａ）に示す工程〕
トレンチ６内を埋め込むようにマスク３０を配置したのち、パターニングしてマスク３０をトレンチ６内にのみ残す。さらに、基板表面上にマスク３１を形成し、マスク３１のうちｎ+型ソース領域４の形成予定位置を開口させる。続いて、マスク３０、３１の上方からｎ型不純物（例えば窒素）のイオン注入を行うことにより、ｎ+型ソース領域４を形成する。そして、マスク３０、３１を除去した後、活性化アニール処理を行うことで注入されたイオンを活性化する。
〔図７（ｂ）に示す工程〕
図３（ｂ）に示す工程と同様に、必要に応じて、水素エッチングや犠牲酸化もしくはドライエッチングなどにより、トレンチ６の丸め処理を行ったのち、ゲート酸化膜形成工程やゲート電極形成工程を行う。
この後の工程に関しては、従来と同様であるため図示しないが、第１実施形態で説明したように、層間絶縁膜形成工程、ゲート配線およびソース電極形成工程、ドレイン電極形成工程を経て、図１と同様の構造のＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態では、トレンチ６の形成後にｎ+型ソース領域４を形成するようにした。このように、トレンチ６の形成後にｎ+型ソース領域４を形成する場合にも、トレンチ６を形成する前に平坦化工程を行うことにより、トレンチ６の側面の平坦性を向上させることができる。これにより、トレンチゲート構造の縦型ＭＯＳＦＥＴとしたときのチャネル移動度やゲート信頼性を向上させることが可能となる。
（他の実施形態）
上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
１ ｎ+型基板
２ ｎ-型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト層
６ トレンチ
７ ゲート酸化膜
８ ゲート電極
９ ソース電極
１０ 層間絶縁膜
１１ ドレイン電極

Claims (7)

  1. 炭化珪素からなる第１または第２導電型の基板（１）上に、該基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）を形成する工程と、
    前記ドリフト層（２）の上もしくは表層部に第２導電型の炭化珪素からなるベース層（３）を形成する工程と、
    前記ベース層（３）内における該ベース層（３）の表層部に第１導電型不純物をイオン注入したのち、前記イオン注入された第１導電型不純物を活性化させることにより、前記ドリフト層（２）よりも高不純物濃度となる第１導電型の炭化珪素にて構成されたソース領域（４）を形成する工程と、
    エッチングにより、前記ベース層（３）を貫通して前記ドリフト層（２）に達するトレンチ（６）を形成する工程と、
    前記トレンチ（６）の表面にゲート絶縁膜（７）を形成する工程と、
    前記トレンチ（６）内において、前記ゲート絶縁膜（７）の上にゲート電極（８）を形成する工程と、
    前記ソース領域（４）および前記ベース層（３）に電気的に接続されるソース電極（９）を形成する工程と、
    前記基板（１）の裏面側にドレイン電極（１１）を形成する工程と、を含み、
    前記トレンチ（６）を形成する工程では、前記トレンチ（６）を形成する前に、基板表面の平坦化を行う平坦化工程を行い、この平坦化工程の後に前記トレンチ（６）を形成するためのエッチングを行うことを特徴とするトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  2. 前記平坦化工程では、前記基板表面の表面粗さＲａを１ｎｍ以下とする平坦化を行うことを特徴とする請求項１に記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  3. 前記平坦化工程では、前記基板表面の表面粗さＲａを０．５ｎｍ以下とする平坦化を行うことを特徴とする請求項１に記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  4. 前記平坦化工程では、前記基板表面の表面粗さＲａを０．３ｎｍ以下とする平坦化を行うことを特徴とする請求項１に記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  5. 前記トレンチ（６）を形成する工程では、前記トレンチ（６）の表面粗さＲａを１０ｎｍ以下とすることを特徴とする請求項２ないし４のいずれか１つに記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  6. 前記ソース領域（４）の形成工程の後に、前記ソース領域（４）および前記ベース領域（３）の表面を基板表面として前記平坦化工程を行うことを特徴とする請求項１ないし５のいずれか１つに記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
  7. 前記ソース領域（４）の形成工程の前に、前記ベース領域（３）の表面を基板表面として前記平坦化工程を行うことを特徴とする請求項１ないし５のいずれか１つに記載のトレンチゲート構造のトランジスタを備えた炭化珪素半導体装置の製造方法。
JP2011207181A 2011-09-22 2011-09-22 炭化珪素半導体装置 Expired - Fee Related JP5884357B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011207181A JP5884357B2 (ja) 2011-09-22 2011-09-22 炭化珪素半導体装置
US14/000,901 US8975139B2 (en) 2011-09-22 2012-09-04 Manufacturing method of silicon carbide semiconductor device
DE112012000609.7T DE112012000609T5 (de) 2011-09-22 2012-09-04 Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
PCT/JP2012/005591 WO2013042327A1 (ja) 2011-09-22 2012-09-04 炭化珪素半導体装置の製造方法
CN201280016150.0A CN103460388B (zh) 2011-09-22 2012-09-04 碳化硅半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207181A JP5884357B2 (ja) 2011-09-22 2011-09-22 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2013069854A JP2013069854A (ja) 2013-04-18
JP5884357B2 true JP5884357B2 (ja) 2016-03-15

Family

ID=47914118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011207181A Expired - Fee Related JP5884357B2 (ja) 2011-09-22 2011-09-22 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US8975139B2 (ja)
JP (1) JP5884357B2 (ja)
CN (1) CN103460388B (ja)
DE (1) DE112012000609T5 (ja)
WO (1) WO2013042327A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置
JP7176206B2 (ja) * 2018-03-14 2022-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体回路装置
JP7462394B2 (ja) 2019-09-10 2024-04-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102382846B1 (ko) * 2020-08-28 2022-04-05 부산대학교 산학협력단 SiC 트렌치 게이트 MOSFET 구조의 임계 치수 변화를 줄이기 위한 자기 정렬 공정 방법 및 자기 정렬 공정 장치
CN114068675A (zh) * 2021-11-16 2022-02-18 大连海事大学 一种双极分裂栅增强型功率晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489358B2 (ja) * 1996-11-18 2004-01-19 株式会社豊田中央研究所 半導体装置の製造方法
JP4148105B2 (ja) * 2002-11-08 2008-09-10 日立金属株式会社 ＳｉＣ基板の製造方法
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4506399B2 (ja) 2004-10-13 2010-07-21 株式会社荏原製作所 触媒支援型化学加工方法
JP2007115875A (ja) 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法

Also Published As

Publication number Publication date
US20130330896A1 (en) 2013-12-12
DE112012000609T5 (de) 2014-12-11
JP2013069854A (ja) 2013-04-18
WO2013042327A1 (ja) 2013-03-28
CN103460388A (zh) 2013-12-18
CN103460388B (zh) 2017-03-29
US8975139B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
JP5884357B2 (ja) 炭化珪素半導体装置
US9515160B2 (en) Silicon carbide semiconductor device and method for producing the same
JP6341074B2 (ja) 半導体装置の製造方法
JP6048317B2 (ja) 炭化珪素半導体装置
JP5510309B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5732790B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP4412335B2 (ja) 炭化珪素半導体装置の製造方法
JP6299102B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4577355B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5621340B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6179409B2 (ja) 炭化珪素半導体装置の製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP2013214658A (ja) 炭化珪素半導体装置およびその製造方法
JP2019145815A (ja) 半導体装置
JP6651894B2 (ja) 化合物半導体装置およびその製造方法
TW200910592A (en) Semiconductor device
JPWO2016076055A1 (ja) 炭化珪素半導体スイッチング素子およびその製造方法
JP2012204564A (ja) 半導体素子及び半導体素子の製造方法
JP2022175974A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees