JP4412335B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4412335B2 JP4412335B2 JP2007043782A JP2007043782A JP4412335B2 JP 4412335 B2 JP4412335 B2 JP 4412335B2 JP 2007043782 A JP2007043782 A JP 2007043782A JP 2007043782 A JP2007043782 A JP 2007043782A JP 4412335 B2 JP4412335 B2 JP 4412335B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- silicon carbide
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 208
- 239000012535 impurity Substances 0.000 claims description 52
- 230000002093 peripheral effect Effects 0.000 claims description 36
- 230000004913 activation Effects 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 23
- 108091006146 Channels Proteins 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 19
- 238000009826 distribution Methods 0.000 description 11
- 238000005498 polishing Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明の第1実施形態について説明する。本実施形態は、SiC半導体による縦型パワーMOSFETとして、蓄積型のプレーナ型MOSFETに対して本発明の一実施形態を適用したものである。図1に、プレーナ型MOSFETの断面構成を示すと共に、図2〜図4に、図1に示すプレーナ型MOSFETの製造工程を示し、これらを参照して、本実施形態のプレーナ型MOSFETの構造および製造方法について説明する。
まず、n+型の基板1を用意したのち、基板1の主表面にn型ドリフト層2を不純物濃度が1×1016cm-3程度、厚さが10μmとなるようにエピタキシャル成長させる。
n型ドリフト層2の表面に、例えばp型不純物としてボロンがドーピングされた不純物濃度が1×1019cm-3程度となるp型ベース領域3の下層部3aをエピタキシャル成長により形成する。
下層部3aの上にマスク20を配置した後、このマスク20を用いたエッチングにより、下層部3aのうちの不要部分、具体的にはp型ベース領域3と対応する部分以外を除去して下層部3aを複数に分断する。
下層部3aおよびn型ドリフト層2の露出部分の上にn型層21を成膜する。このとき、n型層21がp型ベース領域3の厚さと同じもしくはそれよりも厚くなるようにする。例えば、n型層21を1μm程度の厚みとするのが好ましい。
n型層21をCMP(Chemical Mechanical Polishing)研磨等により研磨して平坦化する。このとき、n型層21のうち下層部3aの上に残った部分の厚みが、p型ベース領域3の上層部3bと同等になるように、研磨量を制御している。
例えばLTO等のマスク(図示せず)を成膜したのち、フォトリソグラフィ工程を経て、p型ベース領域3の形成予定領域上においてマスクを開口させる。そして、マスク上から、n型層21の表層部にp型不純物となるボロンをイオン注入する。その後、マスクを除去したのち、1600℃、30分間の活性化熱処理により<11−20>方向に拡散させることで、例えば、不純物濃度が1×1019cm-3程度の濃度でp型ベース領域3の上層部3bを形成する。これにより、下層部3aと上層部3bとが繋がり、深さ0.7μm程度のp型ベース領域3が形成されると共に、n型層21のうちのp型不純物がイオン注入されなかった部分がn型ドリフト層2の一部となって残る。
て、5段程度に分割したイオン注入を行えば、0.7μmの深さの均一な不純物分布を形成できる。マスクを除去したのち、1600℃、30分間の活性化熱処理により、アルミニウムを活性化し、不純物濃度が1×1019cm-3程度の濃度でp型ベース領域3の上層部3bを形成する。これにより、下層部3aと上層部3bとが繋がり、深さ0.7μm程度のp型ベース領域3が形成されると共に、n型層21のうちのp型不純物がイオン注入されなかった部分がn型ドリフト層2の一部となって残る。
p型ベース領域3の上に、例えば、1×1016cm-3程度の濃度、膜厚(深さ)を0.3μmとしたチャネルエピ層4をエピタキシャル成長させる。次いで、例えばLTO等のマスクを成膜したのち、フォトリソグラフィ工程を経て、コンタクト領域5の形成予定領域においてマスクを開口させる。そして、マスク上からボロンをイオン注入する。また、マスクを除去した後、例えばLTO等のマスクを成膜し、基板表面を保護した後、基板1の裏面からPをイオン注入する。さらに、マスクを除去後、例えばLTO等のマスクをもう一度成膜し、フォトリソグラフィ工程を経て、n+型ソース領域6、7の形成予定領域上においてマスクを開口させる。その後、n型不純物として例えばPをイオン注入する。そして、マスクを除去したのち、例えば、1600℃、30分間の活性化熱処理することで、注入されたp型不純物およびn型不純物を活性化させる。これにより、コンタクト領域5やn+型ソース領域6、7さらにはドレインコンタクト領域13が形成される。
ゲート酸化膜形成工程を行い、ゲート酸化膜8を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜8を形成している。
ゲート酸化膜8の表面にn型不純物をドーピングしたポリシリコン層を例えば600℃の温度下で440nm程度成膜したのち、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてポリシリコン層およびゲート酸化膜8をパターニングする。これにより、ゲート電極9が形成される。
層間絶縁膜10を成膜する。例えば、プラズマCVDにより、420℃でBPSGを670nm程度成膜し、その後、例えば、930℃、20分間、ウェット雰囲気中でのリフロー処理を行うことで、層間絶縁膜10を形成する。
例えばフォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてパターニングすることで、層間絶縁膜10をパターニングし、コンタクト領域5やn+型ソース領域6、7に繋がるコンタクトホール11aを形成すると共に、ゲート電極9に繋がるコンタクトホール11bを別断面に形成する。
コンタクトホール11a、11b内を埋め込むようにNiまたはTi/Niからなるコンタクト金属層を成膜したのち、コンタクト金属層をパターニングすることで、コンタクト領域5およびn+型ソース領域6、7やゲート電極9に電気的に接続されたコンタクト部5a〜7a、9aが形成される。また、ドレインコンタクト領域13と接するように、基板1の裏面側にNiによるドレイン電極14を形成する。そして、例えばAr雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで、各コンタクト部5a〜7a、9aおよびドレイン電極14をオーミック接触とする。このとき、コンタクト領域5、n+型ソース領域6、7、ゲート電極9およびドレインコンタクト領域13が上記のように高濃度とされているため、高温の熱処理工程などを行わなくても、十分に各種コンタクト部5a〜7aやドレイン電極14がオーミック接触となる。
上記第1実施形態に対して、p型ベース領域3の形成工程を一部変更しても構わない。図5は、第1実施形態に示した図2(d)〜図3(b)の工程を変更したときのプレーナ型MOSFETの製造工程を示した断面図である。
本発明の第3実施形態について説明する。本実施形態では、上記図1に示したプレーナ型MOSFETの外周領域、つまりプレーナ型MOSFETが形成されるセル領域の外周を囲む領域のPN接合部に関しても、プレーナ型MOSFETのPN接合部と同様の構成を採用することで、より耐圧の向上を図る。
本発明の第4実施形態について説明する。上記第3実施形態では、複数のガードリング下部31aの間隔Iを均等にしているが、本実施形態では、複数のガードリング下部31aの間隔Iを不均等にする。
上記第3、4実施形態に対して、p型のガードリング上部31bの形成工程を一部変更しても構わない。図15は、第3実施形態に示した図7(c)〜(d)の工程を変更したときの外周部領域の製造工程を示した断面図である。
上記各実施形態では、p型ベース領域3を下層部3aと上層部3bに分けて形成する場合について説明したが、p型ベース領域3をすべてエピタキシャル成長により形成しても良い。図16は、この場合にプレーナ型MOSFETの製造工程の一部を示した断面図であり、図2(b)〜(d)および図3(a)の代わりとなる工程を示した図である。
Claims (17)
- (11−20)面を主表面とする炭化珪素からなる基板(1)と、
前記基板(1)の上に形成された第1導電型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)の表層部に形成された第2導電型不純物がドーピングされた炭化珪素からなるベース領域(3)と、
前記ベース領域(3)内に形成され、かつ、前記ドリフト層(2)よりも第1導電型不純物濃度が高濃度の炭化珪素にて構成された第1導電型領域(6、7)と、
前記ベース領域(3)の表面上に形成され、前記ドリフト層(2)と前記第1導電型領域(6、7)との間を繋ぐように形成された炭化珪素からなる第1導電型のチャネル領域(4)と、
前記チャネル領域(4)の表面に備えたゲート絶縁膜(8)と、
前記ゲート絶縁膜(8)の上に形成されたゲート電極(9)と、
前記第1導電型領域(6、7)に電気的に接続された第1電極(12)と、
前記基板(1)の裏面側に形成された第2電極(14)とを備え、
前記ゲート電極(9)への印加電圧を制御することで前記チャネル領域(4)に形成されるチャネルを制御し、前記第1導電型領域(6、7)および前記ドリフト層(2)を介して、前記第1電極(12)および前記第2電極(14)の間に電流を流す半導体素子が構成された炭化珪素半導体装置の製造方法であって、
前記ベース領域のうちの少なくとも前記ドリフト層(2)と接する下層部(3a)を、前記ドリフト層(2)の上にエピタキシャル成長により形成すると共に、前記ベース領域のうちの前記下層部(3a)よりも上方の上層部(3b)を、第2導電型不純物をイオン注入した後、活性化熱処理により<11−20>方向に拡散することで形成することを特徴とする炭化珪素半導体装置の製造方法。 - (11−20)面を主表面とする炭化珪素からなる基板(1)と、
前記基板(1)の上に形成された第1導電型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)の表層部に形成された第2導電型不純物がドーピングされた炭化珪素からなるベース領域(3)と、
前記ベース領域(3)内に形成され、かつ、前記ドリフト層(2)よりも第1導電型不純物濃度が高濃度の炭化珪素にて構成された第1導電型領域(6、7)と、
前記ベース領域(3)の表面部のうち、前記ドリフト層(2)と前記第1導電型領域(6、7)との間に位置する部分をチャネルとして、前記チャネルの表面に備えたゲート絶縁膜(8)と、
前記ゲート絶縁膜(8)の上に形成されたゲート電極(9)と、
前記第1導電型領域(6、7)に電気的に接続された第1電極(12)と、
前記基板(1)の裏面側に形成された第2電極(14)とを備え、
前記ゲート電極(9)への印加電圧を制御することで前記チャネルを制御し、前記第1導電型領域(6、7)および前記ドリフト層(2)を介して、前記第1電極(12)および前記第2電極(14)の間に電流を流す半導体素子が構成された炭化珪素半導体装置の製造方法であって、
前記ベース領域のうちの少なくとも前記ドリフト層(2)と接する下層部(3a)を、前記ドリフト層(2)の上にエピタキシャル成長により形成すると共に、前記ベース領域のうちの前記下層部(3a)よりも上方の上層部(3b)を、第2導電型不純物をイオン注入した後、活性化熱処理により<11−20>方向に拡散することで形成することを特徴とする炭化珪素半導体装置の製造方法。 - 前記ドリフト層(2)の表面に前記下層部(3a)を形成するための第2導電型層をエピタキシャル成長させる工程と、
前記第2導電型層の上に前記ベース領域(3)の形成予定領域が開口するマスク(20)を配置した後、前記マスク(20)を用いて前記第2導電型層をエッチングし、前記ドリフト層(2)を部分的に露出させることで前記下層部(3a)を形成する工程と、
前記下層部(3a)および前記ドリフト層(2)の表面に第1導電型層(21)をエピタキシャル成長させる工程とを含み、
前記第1導電型層(21)のうち前記ベース領域(3)の形成予定領域に第2導電型不純物をイオン注入した後、活性化熱処理することにより前記上層部(3a)を形成することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。 - 前記第1導電型層(21)を平坦化する工程を含み、該第1導電型層(21)の平坦化工程の後に、前記第2導電型不純物のイオン注入および活性化熱処理を行うことで前記上層部(3b)を形成する工程を行うことを特徴とする請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記半導体素子が形成された領域をセル部として、該セル部の周囲を囲む外周部領域において、前記ドリフト層(2)の表層部に第2導電型のリサーフ層(30)を形成し、該リサーフ層(30)における少なくともリサーフ下部(30a)を、前記ドリフト層(2)の上にエピタキシャル成長により形成することを特徴とする請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記リサーフ下部(30a)を形成する工程と前記ベース領域のうちの前記下層部(3a)を形成する工程とを同時に行うことを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。
- 前記リサーフ下部(30a)の上に第1導電型層(33)を形成する工程を有し、
前記リサーフ下部(30a)よりも上方のリサーフ上部(30b)を、前記第1導電型層(33)に対して第2導電型不純物をイオン注入した後、活性化熱処理することにより形成することを特徴とする請求項5または6に記載の炭化珪素半導体装置の製造方法。 - 前記活性化熱処理により、第2導電型不純物を<11−20>方向に拡散することで前記リサーフ上部(30b)を形成することを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。
- 前記外周部領域のうち前記リサーフ層(30)よりも前記セル部の外周側にガードリング部(31)を形成し、該ガードリング部(31)における少なくとも所定間隔(I)空けて配置される複数のガードリング下部(31a)を、前記ドリフト層(2)の上にエピタキシャル成長により形成することを特徴とする請求項5ないし8のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記ガードリング下部(31a)を形成する工程と前記ベース領域のうちの前記下層部(3a)を形成する工程とを同時に行うことを特徴とする請求項9に記載の炭化珪素半導体装置の製造方法。
- 前記カードリング下部(31a)の上に第1導電型層(33)を形成する工程を有し、
前記複数のガードリング下部(31a)よりも上方のガードリング上部(31b)を、前記第1導電型層(33)に対して第2導電型不純物をイオン注入した後、活性化熱処理することにより形成することを特徴とする請求項9または10に記載の炭化珪素半導体装置の製造方法。 - 前記活性化熱処理により、第2導電型不純物を<11−20>方向に拡散することで前記ガードリング上部(31b)を形成することを特徴とする請求項11に記載の炭化珪素半導体装置の製造方法。
- 前記複数のガードリング下部(31a)の間隔(I)を等間隔にし、かつ、該間隔(I)を1.1〜2.2μmとすることを特徴とする請求項9ないし12のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記複数のガードリング下部(31a)の間隔(I)を1.5μmとすることを特徴とする請求項13に記載の炭化珪素半導体装置の製造方法。
- 前記複数のガードリング下部(31a)の間隔(I)を前記セル部から離れるほど大きくすることを特徴とする請求項9ないし12のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第2導電型不純物としてボロンを用いることを特徴とする請求項1ないし15のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第2導電型不純物としてアルミニウムを用いることを特徴とする請求項1ないし15のいずれか1つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043782A JP4412335B2 (ja) | 2007-02-23 | 2007-02-23 | 炭化珪素半導体装置の製造方法 |
US12/068,263 US7745276B2 (en) | 2007-02-23 | 2008-02-05 | Method for manufacturing SiC semiconductor device |
EP08002308A EP1962330A3 (en) | 2007-02-23 | 2008-02-07 | Method for manufacturing SIC semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043782A JP4412335B2 (ja) | 2007-02-23 | 2007-02-23 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210848A JP2008210848A (ja) | 2008-09-11 |
JP4412335B2 true JP4412335B2 (ja) | 2010-02-10 |
Family
ID=39401082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007043782A Expired - Fee Related JP4412335B2 (ja) | 2007-02-23 | 2007-02-23 | 炭化珪素半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7745276B2 (ja) |
EP (1) | EP1962330A3 (ja) |
JP (1) | JP4412335B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG164324A1 (en) * | 2009-02-20 | 2010-09-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
US8367536B2 (en) * | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
EP2515336B1 (en) | 2009-12-16 | 2016-03-02 | National University Corporation Nara Institute of Science and Technology | Sic semiconductor element manufacturing method |
JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | SiC半導体装置 |
JP5717674B2 (ja) * | 2012-03-02 | 2015-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
JP6183087B2 (ja) * | 2013-09-13 | 2017-08-23 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US20150084063A1 (en) * | 2013-09-20 | 2015-03-26 | Cree, Inc. | Semiconductor device with a current spreading layer |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10868169B2 (en) * | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US9484404B2 (en) | 2014-01-29 | 2016-11-01 | Stmicroelectronics S.R.L. | Electronic device of vertical MOS type with termination trenches having variable depth |
US10192961B2 (en) * | 2015-02-20 | 2019-01-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
JP6696329B2 (ja) * | 2016-07-05 | 2020-05-20 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US10559653B2 (en) * | 2016-07-21 | 2020-02-11 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
JP7103154B2 (ja) * | 2018-10-19 | 2022-07-20 | 株式会社デンソー | 半導体装置とその製造方法 |
CN114927562B (zh) * | 2022-07-20 | 2022-10-21 | 深圳平创半导体有限公司 | 碳化硅jfet器件结构及其制备方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2701502B2 (ja) | 1990-01-25 | 1998-01-21 | 日産自動車株式会社 | 半導体装置 |
SE9601178D0 (sv) | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A field controlled semiconductor device of SiC and a method for production thereof |
US6150671A (en) | 1996-04-24 | 2000-11-21 | Abb Research Ltd. | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications |
US6057558A (en) | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
JP3180895B2 (ja) * | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
JP4186337B2 (ja) | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP5011611B2 (ja) | 2001-06-12 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
JP4234016B2 (ja) | 2001-07-12 | 2009-03-04 | ミシシッピ・ステイト・ユニバーシティ | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ |
JP4525958B2 (ja) | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
JP4188637B2 (ja) | 2002-08-05 | 2008-11-26 | 独立行政法人産業技術総合研究所 | 半導体装置 |
WO2004036655A1 (ja) * | 2002-10-18 | 2004-04-29 | National Institute Of Advanced Industrial Science And Technology | 炭化ケイ素半導体装置及びその製造方法 |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
US7019344B2 (en) * | 2004-06-03 | 2006-03-28 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
EP1742249A1 (en) | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
-
2007
- 2007-02-23 JP JP2007043782A patent/JP4412335B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-05 US US12/068,263 patent/US7745276B2/en not_active Expired - Fee Related
- 2008-02-07 EP EP08002308A patent/EP1962330A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1962330A3 (en) | 2009-04-01 |
EP1962330A2 (en) | 2008-08-27 |
US20080206941A1 (en) | 2008-08-28 |
US7745276B2 (en) | 2010-06-29 |
JP2008210848A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412335B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4539684B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6759563B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6409681B2 (ja) | 半導体装置およびその製造方法 | |
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5135759B2 (ja) | 超接合半導体装置の製造方法 | |
JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US7595241B2 (en) | Method for fabricating silicon carbide vertical MOSFET devices | |
KR101217107B1 (ko) | 탄화 규소 반도체 장치의 제조방법 | |
JP4683075B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6855793B2 (ja) | 半導体装置 | |
JP2019208074A (ja) | 半導体装置 | |
JP2009094203A (ja) | 炭化珪素半導体装置 | |
EP2242107A1 (en) | Semiconductor device | |
JP4751308B2 (ja) | 横型接合型電界効果トランジスタ | |
JP2015159271A (ja) | 半導体装置の製造方法 | |
KR20120040682A (ko) | 반도체 장치 | |
US20130330896A1 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP2018116986A (ja) | 半導体装置および半導体装置の製造方法 | |
US9825125B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP2015156429A (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP6991476B2 (ja) | 半導体装置 | |
JP5181545B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4923414B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |