JP4234016B2 - 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ - Google Patents
選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ Download PDFInfo
- Publication number
- JP4234016B2 JP4234016B2 JP2003573679A JP2003573679A JP4234016B2 JP 4234016 B2 JP4234016 B2 JP 4234016B2 JP 2003573679 A JP2003573679 A JP 2003573679A JP 2003573679 A JP2003573679 A JP 2003573679A JP 4234016 B2 JP4234016 B2 JP 4234016B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- mask
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 117
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 108
- 238000000407 epitaxy Methods 0.000 title description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000006698 induction Effects 0.000 abstract description 16
- 230000008569 process Effects 0.000 abstract description 16
- 230000003068 static effect Effects 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001069 Ti alloy Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- PDEDQSAFHNADLV-UHFFFAOYSA-M potassium;disodium;dinitrate;nitrite Chemical compound [Na+].[Na+].[K+].[O-]N=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PDEDQSAFHNADLV-UHFFFAOYSA-M 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
関連出願との相互参照
この出願は、２００１年７月１２日に出願された米国仮出願連続番号第６０／３０４，４２３号の優先権を主張する。その仮出願の全体をここに引用により援用する。
この出願は、２００１年７月１２日に出願された米国仮出願連続番号第６０／３０４，４２３号の優先権を主張する。その仮出願の全体をここに引用により援用する。
発明の背景
発明の分野
この発明は、航空機搭載および地上レーダシステムにおけるレーダ送信機内の小型で効率のよい電力増幅器といった高速、高パワー用途、および、高電圧ＤＣ−ＤＣコンバータおよびインバータといった高パワー密度切換用途のための進化したＳｉＣ素子に当てはまる。
発明の分野
この発明は、航空機搭載および地上レーダシステムにおけるレーダ送信機内の小型で効率のよい電力増幅器といった高速、高パワー用途、および、高電圧ＤＣ−ＤＣコンバータおよびインバータといった高パワー密度切換用途のための進化したＳｉＣ素子に当てはまる。
技術の背景
縦型ＳｉＣパワートランジスタの最も一般的なタイプのうちの２つは、静電誘導トランジスタ（ＳＩＴ）およびバイポーラ接合トランジスタ（ＢＪＴ）である。これらの素子を以下により詳細に説明する。
縦型ＳｉＣパワートランジスタの最も一般的なタイプのうちの２つは、静電誘導トランジスタ（ＳＩＴ）およびバイポーラ接合トランジスタ（ＢＪＴ）である。これらの素子を以下により詳細に説明する。
ＳＩＴは、縦型ＭＥＳＦＥＴまたはＪＦＥＴタイプの素子で、ゲート同士がともに近接しており、結果として空間電荷制限電流の伝導をもたらす。この素子の特性は、従来のＦＥＴよりもむしろ三極管に随分似ている。ＳＩＴを使用することの利点は、その高電圧ゲインおよび良好なインピーダンス特性の結果であり、それは高パワーゲインをもたらす。ＳｉＣでは、素子性能は、高い飽和速度（たとえばＳｉのそれの１．５−２倍）および高い電界降伏強度（たとえばＳｉのそれの１０倍）によってさらに向上される。ＳｉＣの高い熱伝導性および高温での使用に対する適性に基づいて、炭化ケイ素ＳＩＰ素子は、Ｓｉ技術をしのぐ実質的な改良を生み出すはずである。
ＳＩＴは、ＰＮゲートかショットキゲートのいずれかを有し得る。加えて、ＳＩＴにおける電流は、ドレインおよびゲート領域に印加される電界によって制御される。大抵のＳｉＣ内ＳＩＴはショットキ金属ゲートを使用してきた。たとえば、米国特許第５，９４５，７０１号、第５，９０３，０２０号、第５，８０７，７７３号、および第５，６１２，５４７号を参照されたい。また、ヘニング（Henning）他「炭化ケイ素におけるマイクロ波静電誘導トランジスタのための新しいセルフアライン作製プロセス（A Novel Self-Aligned Fabrication Process for Microwave Static Induction Transistors in Silicon Carbide）」、電子デバイスレターズ（Electron Device Letters）、２１、５７８−５８０（２０００）も参照されたい。ＳＩＴまたはＭＥＳＦＥＴにおいてショットキゲートを使用することは通常、接合温度を約２５０℃に制限する。なぜなら、温度の上昇とともに漏洩電流がショットキゲートを通って指数的に増加するためである。
ＳｉＣ内ＳＩＴに対する初期の研究の大半は、ドリフト領域およびチャネル領域用の非常に均一で非常に制御されたエピタキシ層を開発することに照準を当てていた。この素子の初期の成功は、ウェハ回転の使用およびエピタキシャル成長メカニズムのより良い理解による、改良されたエピタキシ均一性の直接的な結果であった。
低コスト大量製造において現在経験されている作製時の困難の多くは、ゲートレベルの処理ステップへ遡ることができる。第１に、ＳＩＴの電流搬送能力は、パターニングされ
た反応性イオンエッチング（ＲＩＥ）によって設定されるチャネル領域の幅に非常に敏感である。しかしながら、ＲＩＥの後では、素子の上部に高品質のパッシベーション層を形成するには熱酸化を行なうことが普通必要である。このステップ中、側壁の酸化は、ＳｉＣ表面の平面状のＳｉ面よりも最大で５倍速く起こる可能性があり、結果としてチャネル幅の変動をもたらし、それは精密に制御することが難しい場合がある。さらに、酸化物はゲートトレンチの底および側壁から選択的に除去されなければならず、それは普通、側壁酸化物除去を確実にするためにウェットケミカルエッチングを必要とする。側壁に沿った酸化物のこの選択的な除去は、整列およびプロセス双方の観点からみて非常に困難なステップである。
た反応性イオンエッチング（ＲＩＥ）によって設定されるチャネル領域の幅に非常に敏感である。しかしながら、ＲＩＥの後では、素子の上部に高品質のパッシベーション層を形成するには熱酸化を行なうことが普通必要である。このステップ中、側壁の酸化は、ＳｉＣ表面の平面状のＳｉ面よりも最大で５倍速く起こる可能性があり、結果としてチャネル幅の変動をもたらし、それは精密に制御することが難しい場合がある。さらに、酸化物はゲートトレンチの底および側壁から選択的に除去されなければならず、それは普通、側壁酸化物除去を確実にするためにウェットケミカルエッチングを必要とする。側壁に沿った酸化物のこの選択的な除去は、整列およびプロセス双方の観点からみて非常に困難なステップである。
酸化物が一旦側壁から除去されると、ゲートショットキ接触が形成可能である。非常に小さい形状寸法が関与するため、ゲート金属は通常、損傷を引起こしてショットキ障壁を低くする可能性があるスパッタリングを介して、または斜め蒸着によって堆積される。ゲート−ソース間の短絡を形成することなくこの被覆を達成することは、前出のヘニングによって記載されているようにきわめて困難である。
ショットキゲートに関する、性能関連のさらなる問題は、ショットキ障壁金属がＳｉＣのエッチングされた側壁に堆積されることである。このエッチングされた側壁はショットキ堆積にとって最適ではなく、障壁の低下をもたらす。また、表面は非平面状で、チャネルに非平面状空間電荷領域をもたらし、それは再現性または信号忠実度に関する問題を引起こすおそれがある。非平面状のエッチングされた側壁は、フォトリソグラフィパターンの若干の変動の結果である。限界ゲインを用いてＳバンド性能を実証することは可能であるが、ＳｉＣ ＳＩＴのより低コストでより再現性のある製造を確実にするには改良されたプロセスが必要であることが明らかである。
ＳｉＣ ＢＪＴは、かなり長期間、マイクロ波用途にとって魅力的な素子であると考えられてきた。実際、１９９１年のＲ．Ｊ．トルー（Trew）によるシミュレーションは、３×１０18／ｃｍ3でドーピングされた０．２μｍ厚のベースを有する６Ｈ−ＳｉＣ ＢＪＴがクラスＡの共通エミッタ構成において最大４ＧＨｚの有用なパワーを作り出し得ることを示した。トルー他「マイクロ波およびミリメートル波パワー用途についてのダイヤモンドおよびＳｉＣ電子素子の可能性（The Potential of Diamond and SiC Electronic Devices for Microwave and Millimeter-Wave Power Applications）」、ＩＥＥＥ会報、７９、５９８−６２０（１９９１）を参照されたい。必要なゲインを維持しつつベース抵抗を最適化することは重要である。ベースを薄くすることはベース走行時間を減少させるが、ベース抵抗を増加させる。この困難に加え、ＳｉＣでは、Ａｌアクセプタ準位が価電子体のエッジからほぼ２００ｍｅＶであり、このため室温では十分にイオン化されない。
また、ｐ型ベース接触は、大きなバンドギャップのため、ＳｉＣにおいて作製することが困難となり得る。実際、ｐ型ＳｉＣへの低抵抗性接触は、大量にドーピングされたｐ型ＳｉＣ上にしか形成されなかった。この理由は、金属半導体界面（ｑΦM＜ｑΦSiC）の熱均衡バンド図から理解できる。一般に、多数キャリア移送に対するショットキ障壁（ΦB）は、オーミック接触を提供するためにできるだけ低下されなければならない。ＳｉＣのバンドギャップおよび電子親和力（χ）は一定であるため、ΦBを低下させるための残りの選択肢は、大きな仕事関数（ΦM）を有する金属を選択すること、およびｐ型ＳｉＣをできるだけ大量にドーピングすることである。ＳｉＣへのＰ型オーミック接触はしばしば、Ａｌ／Ｔｉ合金の何らかの変形を使用しており、Ａｌがドーピングされた試料（ＮＡ＝２×１０19／ｃｍ3）上への１．５Ω・ｃｍ2という特定の接触抵抗での接触が、Ａｌ／Ｔｉ合金を使用して報告されてきた。クロフトン（Crofton）他「ｐ型６Ｈ−ＳｉＣ上での接触抵抗測定（Contact resistance measurements on p-type 6H-SiC）」、応用物理レターズ（Appl. Phys. Lett.）、６２、４、３８４−３８６（１９９３）を参照されたい。
特定の接触抵抗はドーピングの強力な関数である。Ａｌは約６６０℃で熔融するが、９０：１０のＡｌ／Ｔｉ合金（重量比）は、ＳｉＣへのオーミック接触の形成に使用される典型的なアニール温度である９５０〜１１５０℃の温度での固相および液相の混合物である。前出のクロフトンを参照されたい。また、Ｎ．ランドバーグ（Lundberg）他「コバルトシリサイドを用いたＰ型６Ｈ−ＳｉＣへの熱的に安定した低オーミック接触（Thermally stable Low Ohmic Contacts to P-type 6H-SiC using Cobalt Silicides）」、固体電子工学（Solid St. Elect.）、３９、ＩＩ、１５５９−１５６５（１９９６）、およびクロフトン他「Ｐ型ＳｉＣへのチタンおよびアルミニウム−チタンのオーミック接触（Titanium and Aluminum-Titanium Ohmic Contacts to P-Type SiC）」、固体電子工学（１９９７）も参照されたい。
特定の接触抵抗はドーピングの強力な関数である。Ａｌは約６６０℃で熔融するが、９０：１０のＡｌ／Ｔｉ合金（重量比）は、ＳｉＣへのオーミック接触の形成に使用される典型的なアニール温度である９５０〜１１５０℃の温度での固相および液相の混合物である。前出のクロフトンを参照されたい。また、Ｎ．ランドバーグ（Lundberg）他「コバルトシリサイドを用いたＰ型６Ｈ−ＳｉＣへの熱的に安定した低オーミック接触（Thermally stable Low Ohmic Contacts to P-type 6H-SiC using Cobalt Silicides）」、固体電子工学（Solid St. Elect.）、３９、ＩＩ、１５５９−１５６５（１９９６）、およびクロフトン他「Ｐ型ＳｉＣへのチタンおよびアルミニウム−チタンのオーミック接触（Titanium and Aluminum-Titanium Ohmic Contacts to P-Type SiC）」、固体電子工学（１９９７）も参照されたい。
９０：１０のＡｌ／Ｔｉ合金を使用したより最近の実験は、１．３×１０19／ｃｍでドーピングされたｐ型６Ｈ−ＳｉＣ上で、５×１０-6〜３×１０-5の範囲の特定の接触抵抗を産出した。同じ材料上で、純粋なＴｉ（１分間、８００℃のアニールで）も使用され、２−４×１０-5Ω・ｃｍ2の範囲の特定の接触抵抗でオーミック接触を形成した。アニール後の金属の除去は、Ａｌベースの接触が、ＳｉＣ表面における最大２６００Åの深さの穴によって証明されるようにＳｉＣに突き刺さり、一方、Ｔｉ接触が若干の界面反応を呈したことを明らかにした。このため、Ａｌベースの接触は例外的に低い特定の接触抵抗を産出可能であるが、接触は粗末な再現性およびアニール中のアルミニウム酸化（Ａｌ2Ｏ3）を被る可能性がある。前出のクロフトン（１９９７）、およびポーター（Porter）他「Ｐ型炭化ケイ素へのオーミック接触の問題および現状（Issues and Status of Ohmic Contacts to P-type Silicon Carbide）」、第３回国際高温電子工学会議（High Temp. Elect. Conf.：ＨｉＴＥＣ）議事録、セッションＶＩＩ、３−８（１９９６）を参照されたい。これらの問題のより完全な概要は、カサディ（Casady）他『幅広いバンドギャップの半導体の処理（Processing of Wide Bandgap Semiconductors）』に含まれた章「素子および回路のための炭化ケイ素の処理（Processing of Silicon Carbide for Devices and Circuits）」、ピアトン（Pearton）（編）、ウィリアム・アンドリュー・パブリッシングおよびノイズ・パブリケーションズ、１７８−２４９（２０００）（ＩＳＢＮ０−８１５１４３９−５）にも見つけることができる。
最も有意義な可能な改良のうちの１つは、電流密集を引起こさないまま大量にドーピングされたｐ+スペーサを有するセルフアラインベースプロセスの開発、およびｐ型オーミック接触のさらなる開発である。ベース接触の下での大量ドーピングに対する要望はあるものの、ベースの周辺を通る電流密集を引起こすことなく、この層を活性ベース領域に過度に近づけて形成することは難しい。逆に、接触を活性領域から離し過ぎると、有効真性ベース抵抗が増加し、それは高周波数性能にとって有害である。真性ベース抵抗は、マイクロ波ＢＪＴでは既にかなり高いが、それは、短いベース走行時間（ｔbb）（ｔbbはベース幅の二乗に比例する）を作り出すには薄いベースが必要とされるためである。薄いベースを形成することは、精密なエピタキシまたは注入制御を必要とする可能性があり、薄いベースは必然的に、はるかにより高いシート抵抗を有するようになる。進化したエピタキシ成長および処理手法を用いて、ベースにおけるｐ型ドーピングを制御することは、ＳｉＣ ＢＪＴの高周波数増幅器としての全潜在能力を実現させるために非常に重要である。処理要望は、ＳｉＣ ＢＪＴに関わる電流パワースイッチ開発努力の場合よりも、ずっと高いだろう。たとえばリュー（Ryu）他「４Ｈ−ＳｉＣにおける１８００Ｖ、３．８Ａバイポーラ接合トランジスタ（1800V, 3.8A Bipolar Junction Transistors in 4H-SiC）」、ＩＥＥＥ開発研究会議（Dev. Res. Conf.）（２０００）を参照されたい。
したがって、静電誘導トランジスタおよびバイポーラ接合トランジスタなどのＳｉＣ半導体素子を、セルフアラインプロセスを用いて作製することが望ましい。
発明の概要
この発明の局面によれば、炭化ケイ素バイポーラ接合トランジスタを作る方法が提供される。この発明のこの局面によれば、このバイポーラ接合トランジスタは、第１の導電型のＳｉＣ半導体基板層と、基板層の上に堆積された第１の導電型のＳｉＣドリフト層と、ドリフト層の上に堆積された、第１の導電型とは異なる第２の導電型のＳｉＣベース層と、ベース層の上に堆積された第１の導電型の１つ以上のＳｉＣエミッタ領域とを含む。この発明のこの局面に従った方法は、ベース層の上にＳｉＣエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、エミッタ層の上にマスクを位置づけるステップと、マスクの開口部を通してエミッタ層を選択的にエッチングしてベース層を露出し、エッチングされた領域により隔てられた隆起したエミッタ領域を形成するステップと、マスクの開口部を通して、エッチングされた領域に、第２の導電型のＳｉＣの選択的エピタキシャル成長によってＳｉＣベース接触領域を選択的に形成するステップとを含む。
この発明の局面によれば、炭化ケイ素バイポーラ接合トランジスタを作る方法が提供される。この発明のこの局面によれば、このバイポーラ接合トランジスタは、第１の導電型のＳｉＣ半導体基板層と、基板層の上に堆積された第１の導電型のＳｉＣドリフト層と、ドリフト層の上に堆積された、第１の導電型とは異なる第２の導電型のＳｉＣベース層と、ベース層の上に堆積された第１の導電型の１つ以上のＳｉＣエミッタ領域とを含む。この発明のこの局面に従った方法は、ベース層の上にＳｉＣエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、エミッタ層の上にマスクを位置づけるステップと、マスクの開口部を通してエミッタ層を選択的にエッチングしてベース層を露出し、エッチングされた領域により隔てられた隆起したエミッタ領域を形成するステップと、マスクの開口部を通して、エッチングされた領域に、第２の導電型のＳｉＣの選択的エピタキシャル成長によってＳｉＣベース接触領域を選択的に形成するステップとを含む。
この発明は、添付図面を参照することによりより良く理解されるであろう。
好ましい実施例の説明
ＳｉＣにおける先行技術の素子構造は、セルフアライン構造を形成するために、たとえあるとしても最小限の手法しか利用していない。この発明の発明者たちは、ＳｉＣ内縦型トランジスタまたはサイリスタの性能を最適化するためにセルフアライン構造が使用可能であることを発見した。この発明に従ったセルフアライン構造は、より低い製造コスト、より低いゲート抵抗、より低いゲート−ソース間およびゲート−ドレイン間キャパシタンス、および増加した速度と効率を可能にする。さらに、ここに開示された縦型トランジスタの設計概念は、その後の高温アニールを必要とする高価なプロセスステップであるイオン注入の使用を必要としない。
ＳｉＣにおける先行技術の素子構造は、セルフアライン構造を形成するために、たとえあるとしても最小限の手法しか利用していない。この発明の発明者たちは、ＳｉＣ内縦型トランジスタまたはサイリスタの性能を最適化するためにセルフアライン構造が使用可能であることを発見した。この発明に従ったセルフアライン構造は、より低い製造コスト、より低いゲート抵抗、より低いゲート−ソース間およびゲート−ドレイン間キャパシタンス、および増加した速度と効率を可能にする。さらに、ここに開示された縦型トランジスタの設計概念は、その後の高温アニールを必要とする高価なプロセスステップであるイオン注入の使用を必要としない。
ＳｉＣ内に縦型ダイオードおよびトランジスタを作る方法を提供する。この発明に従った方法は、選択的エピタキシャル成長または選択的イオン注入のために、マスクを使用する。この発明の好ましい一実施例によれば、マスクは前もって機構を素子にエッチングするために使用可能であり、同じマスクを次に、選択的エピタキシャル成長または選択的イオン注入のために使用可能である。このように、ＳＩＴおよびＢＪＴといったＳｉＣ半導体素子のゲート領域およびベース領域は、セルフアラインプロセスで形成可能である。
この発明の第１の実施例によれば、ＳＩＴのゲートは、ｎ型エピタキシャル層を注入されたゲート領域の上に再成長させ、注入または埋設されたゲート領域へバイアを用いて接触することによって、埋込層として形成可能である。埋込まれた、または埋設されたゲートを使用することにより、素子のゲート−ソース間キャパシタンス（Ｃgs）が低減可能である。このように、高いゲート抵抗と低減されたキャパシタンスの双方を有する半導体素子が作られ得る。
この発明に従った、埋込まれた注入されたゲート領域を有するＳＩＴを形成する方法を、図１Ａ−１Ｃに示す。図１Ａに示すように、ＳｉＣドリフト層１４がＳｉＣ基板層１２の上に堆積される。基板層１２は通常、ドナーまたはアクセプタ原子で大量にドーピングされている。ＳｉＣ基板は、ノースキャロライナ（North Carolina）州ダーラム（Durham）のクリー社（Cree, Inc.）を含むさまざまな供給源から商業的に入手可能である。ドリフト層１４は、下に横たわる基板層１２上でのエピタキシャル成長によって形成可能であり、成長中、ドーパントはドリフト層１４内へ取込まれる。この発明の好ましい一実施例によれば、ドリフト層１４のドーピングレベルは、基板層１２のドーピングレベルよりも低い。この発明に従ったさまざまな層のドーピングレベルは、所望の素子特性を達成するために変更可能である。
次にマスク１６が、ドリフト層の露出された表面上に堆積される。マスクは、ドリフト層１４の一部を露出させたままにする開口部１８を有する。図１Ｂに示すように、マスク１６の開口部１８により、ドリフト層１４は選択的に注入され、ドリフト層のものとは異
なる導電型を有する領域２０が形成される。たとえば、ドリフト層がｎ型であれば、この発明に従ったマスク１６の開口部１８を通した選択的イオン注入を用いて、ｐ型の領域がそこに選択的に形成可能である。
なる導電型を有する領域２０が形成される。たとえば、ドリフト層がｎ型であれば、この発明に従ったマスク１６の開口部１８を通した選択的イオン注入を用いて、ｐ型の領域がそこに選択的に形成可能である。
導電型が異なるこれらの領域２０が一旦形成されると、図１Ｃに示すように、マスク１６を除去してＳｉＣ材料の追加層２２をその上に成長させることができる。この発明の好ましい一実施例によれば、層２２はドリフト層１４と同じ導電型を有する。加えて、層２２は好ましくは、層１４とほぼ同じドーピングレベルを有する。層１４および２２はともに、異なる導電型の領域２０が中に埋設されたドリフト層２４を形成可能である。
埋設された領域２０は、たとえば、静電誘導トランジスタ用のゲートを形成可能である。ドリフト層１４、２２および基板層１２と同じ導電型の大量にドーピングされたＳｉＣの１つ以上のソース領域を層２２の露出された表面上に形成することによって、ｐｎ接合ＳＩＴが作られ得る。ソース領域（図示せず）は層２２上に、従来の手法を用いた堆積およびパターニングにより、または選択的堆積（つまりマスクを使用）を介して形成可能である。次に、１つ以上のバイアが層２２を貫通して設けられ、埋設された領域２０との電気的接触を可能にする。ショットキタイプのＳＩＴも、層２２の露出された表面上にショットキ接触を堆積させることによって、この発明に従って作られ得る。
次に、ドレインオーミック接触（図示せず）が基板層１２上に提供可能となり、ソースオーミック接触（図示せず）がソース領域上に提供可能となって、ＳＩＴ素子が形成される。
この発明のさらなる一実施例によれば、１つ以上のゲート領域が、ＳＩＴのソース領域を形成する窪みに（たとえばイオン注入によって、またはエピタキシャル成長によって）形成可能である。たとえば、ソース領域はエッチマスクを用いてエッチング可能であり、ゲート領域は、マスクの開口部を通した、エッチングされた窪みへのイオン注入によって成長または形成可能である。好ましい一実施例によれば、ゲートは、ソースエッチマスクの開口部を通して選択的に成長可能であり、それは次に、ＳＩＴのゲート区域のみにおいてｐ型ゲート領域を選択的に成長させるために使用可能である。
この発明に従ったゲート領域の選択的再成長を用いてＰＮゲートのＳｉＣ内ＳＩＴを作る方法を、図２Ａ−２Ｄに示す。図２Ａに示すように、同じ導電型のドリフト層３２およびソース層３４が上に堆積されたＳｉＣ基板層３０が設けられている。次に、マスク３６がソース層３４上に堆積される。図２Ｂに示すように、ソース機構（たとえばフィンガ）が次に、マスクの開口部３８を通して、ソース層３４を貫通してドリフト層３２内へと選択的にエッチングされる。図２Ｃに示すように、同じエッチマスク３６を次に注入マスクとして使用し、イオン注入プロセスを用いてゲート領域４０を選択的に形成することができる。
注入されたゲート領域４０の形成後、図２Ｄに示すように、マスク３６は除去可能であり、ドレイン接触４２が基板層３０上に堆積可能である。加えて、図２Ｄに同様に示すように、ゲートオーミック接触４４が注入されたゲート領域４０上に堆積可能となり、ソースオーミック接触４６がソース層３４のエッチングされていない部分上に堆積可能となって、ＳＩＴが形成される。
この発明に従ったゲート領域の選択的エピタキシャル成長を用いてＰＮゲートのＳｉＣ内ＳＩＴを作る方法を図３に示す。図３Ａおよび図３Ｂに示すように、隆起したソース機構４７（たとえばフィンガ）が、図２Ａおよび図２Ｂに図示されたものと同様のプロセスで、マスク３６を用いてエッチングされる。図３Ｃに示すように、次に同じエッチマスク
３６を用いて、ソース機構４７間のエッチングされた窪みにゲート領域４８を選択的に成長させる。ゲート領域は、たとえばエピタキシャル成長プロセス（たとえばＣＶＤエピタキシ）を用いて選択的に成長可能である。
３６を用いて、ソース機構４７間のエッチングされた窪みにゲート領域４８を選択的に成長させる。ゲート領域は、たとえばエピタキシャル成長プロセス（たとえばＣＶＤエピタキシ）を用いて選択的に成長可能である。
注入されたゲート領域４０の形成後、図３Ｄに示すように、マスク３６が除去可能であり、ドレイン接触５０が基板層３０上に堆積可能である。加えて、図３Ｄに同様に示すように、ゲートオーミック接触５２がエピタキシャル成長したゲート領域４８上に堆積可能となり、ソースオーミック接触５４がソース層３４のエッチングされていない部分上に堆積可能となって、ＳＩＴが形成される。
図２Ｄおよび図３Ｄに示した構造は、ソース機構を形成するために使用された同じエッチマスクを介して（つまり、注入またはエピタキシャル成長によって）ゲート領域が形成されているという点で、双方とも準セルフアラインである。
この発明に従ったエッチマスクは、モリブデン、ニオブ、レニウム、炭素、窒化アルミニウム（ＡｌＮ）、または、エッチングおよびその後のエピタキシャル成長プロセス条件に耐え得る他の高温材料から作ることができる。金属エッチマスクの場合、マスクとＳｉＣとの間のバリア層が、金属材料とＳｉＣ材料との間の反応を防ぐために使用されてもよい。例示的なバリア層は、ＡｌＮまたはＳｉ3Ｎ4を含む。この発明の好ましい一実施例によれば、マスクはモリブデンから作られる。
ＳｉＣバイポーラ接合トランジスタ（ＢＪＴ）も、この発明に従って作ることができる。この発明に従ったＢＪＴは、好ましくは、薄いベース領域に加え、大量にドーピングされた外部ベースまたはベース接触領域を有する。なぜなら、薄いベース領域は高いシート抵抗を被るためである。外部ベース領域の含有はしたがって、ベースの抵抗を低くできる。しかしながら、外部ベース領域は、側壁キャパシタンスが過度に増加しないよう、十分に高いエミッタ−ベース間降伏電圧を維持するよう、およびベース周辺まわりの電流密集を防止するように注意深く設計されなければならない。
準セルフアラインベース注入は、ＳｉＣ ＳＩＴについて図２および図３で説明したプロセスと同様に、エミッタ領域（たとえばフィンガ）を（たとえばエッチングにより）規定し、同じマスクを用いて大量にドーピングされたベース接触領域を注入または再成長させることによって、この発明に従ってなされ得る。この発明に好ましい一実施例によれば、エミッタ領域はエッチング（たとえばプラズマエッチング）プロセスを用いて規定される。
再成長したベース接触領域を有するＳｉＣ ＢＪＴを作る方法を図４Ａ−４Ｃに示す。図４Ａに示すように、基板層６０にはその上にドリフト層６２、薄いベース層６４、およびエミッタ層６６が堆積されている。マスク６８が、エミッタ層６６の露出された表面上に位置づけられて示されている。図４Ｂでは、エミッタ領域７０が、マスク６８の開口部７２を通して、エミッタ層６６および下に横たわる薄いベース層６４にエッチングされていることが示されている。エッチング後、ベース接触層７４が、エッチングされた窪みに堆積される。
この発明に従ってＢＪＴを作るための他の実施例は、エミッタの選択的成長を含む。たとえば、ｎ+エピタキシャル層がｎｐｎ素子内の薄いｐ-ベース層上に成長可能であり、ま
たは、これに代えて、ｐ+エピタキシャル層がｐｎｐ素子の薄いｎ-ベース層上に成長可能である。これにより、ＳｉＣをエッチバックする必要なく、エミッタの下の薄いベース領域に接触し、このためおそらく薄いベース領域内へまたは薄いベース領域を貫通してエッチングすることが可能となる。
たは、これに代えて、ｐ+エピタキシャル層がｐｎｐ素子の薄いｎ-ベース層上に成長可能である。これにより、ＳｉＣをエッチバックする必要なく、エミッタの下の薄いベース領域に接触し、このためおそらく薄いベース領域内へまたは薄いベース領域を貫通してエッチングすることが可能となる。
エミッタ領域の選択的成長によって炭化ケイ素ＢＪＴを作る方法を図５に示す。図５Ａに示すように、基板層８０にはその上にドリフト層８２と薄いベース層８４とが堆積されている。マスク８６が、薄いベース層８４の露出された表面上に位置づけられて示されている。図５Ｂでは、エミッタ領域８８が、マスク８６の開口部９０を通して薄いベース層８４上にエピタキシャル成長されて示されている。エッチング後、マスク８６は除去可能であり、ベース接触領域９２がエミッタ領域８８間の窪みに堆積可能である。
別の実施例では、第１の導電型のＳｉＣを選択的にエッチングし、その後、同じマスクを用いてエッチング領域に異なる導電型のＳｉＣを選択的に再成長させて、それによりｐｎ接合ダイオードを形成することによって、ダイオードを作ることができる。この手法は、イオン注入およびその後に必要なアニールを用いることなく、ＳｉＣ内にプレーナｐｎダイオードをもたらす。
同じマスクを用いた選択的エッチングおよびエピタキシャル成長によりダイオードを作る方法を図６Ａ−６Ｃに示す。図６Ａに示すように、ドリフト層１０２がＳｉＣ基板層１００上に堆積される。マスク１０４もドリフト層１０２の露出された表面上に位置づけられて示されている。図６Ｂでは、窪み１０６が、マスク１０４の開口部１０８を通してドリフト層１０２にエッチングされて示されている。エッチング後、ドリフト層１０２のものとは異なる導電型を有するＳｉＣが、窪み１０６内にエピタキシャル成長され１１０、図６Ｃに示す構造を形成可能である。
図６Ａ−６Ｃに示す方法によって作られたプレーナダイオードを図７に示す。図７に示すダイオードは、基板層１２２と、ドリフト層１２４と、ドリフト層１２４のものとは異なる導電型を有する再成長したＳｉＣ領域１２６とを含む。金属接触１２０が基板層１２２上に堆積されて示されている。窪みをエッチングして領域１２６を選択的に再成長させるために使用されるマスク１２８も示されている。この発明の好ましい一実施例によれば、ドリフト層は少量ドーピングされたＳｉＣ材料からなり、再成長領域１２６は、ドリフト層のものとは異なる導電型の大量にドーピングされたＳｉＣ材料からなる。たとえば、ドリフト層がｎ-ＳｉＣ材料で、再成長領域１２６がｐ+ＳｉＣ材料である場合がある。また、これに代えて、ドリフト層がｐ-ＳｉＣ材料で、再成長領域１２６がｎ+Ｓｉ材料である場合がある。図７に示すＰＮダイオードは、エッチマスクを用いて作ることができる。エッチングおよびエピタキシャル成長中に遭遇される処理条件に耐え得る任意な従来のエッチマスクが使用可能である。例示的なエッチマスク材料は、モリブデンおよび誘電材料を含む。
さらなる一実施例では、図６Ａ−６Ｃに示された方法は、ダイオードまたは他の半導体素子のエッジに単一または多数ゾーンの領域を形成するために採用可能である。このように、ガードリングまたは接合終端エクステンション（ＪＴＥ）（つまりエッジ終端構造）が形成可能である。たとえば、高電圧ＳｉＣ素子（たとえばダイオードまたはＢＪＴ）用の平面状のエッジ終端構造を設けて、阻止電圧を増加させることができる。
図８は、エッジ終端用の再成長したガードリングを有するダイオードを含む平面構造の断面を示す。図８には、ドリフト層１３２が半導体基板１３０上に堆積されて示されている。金属接触層１３４も、基板１３０の底面上に堆積されて示されている。ダイオード領域１３６およびガードリング１３８が示されている。図８からわかるように、ダイオード領域１３６とガードリング１３８とは平面構造を形成している。つまり、ドリフト層１３２の露出された表面と、ガードリング１３８およびダイオード領域１３６の露出された表面とは、ほぼ同一平面にある。図８には、窪みをエッチングしてダイオード領域１３６お
よびガードリング１３８を選択的に再成長させるために用いるマスク１４０も示されている。
よびガードリング１３８を選択的に再成長させるために用いるマスク１４０も示されている。
この発明に従ったエッジ終端構造は、イオン注入を用いることなく作ることができる。イオン注入は、ドーパントの活性化のために、注入後の高温アニールプロセスを必要とする。高温アニールプロセスは、たとえばドーパントの望ましくない拡散を引起こすことなどにより、素子に損傷を引起こすおそれがある。加えて、追加ステップの排除は、プロセスを簡略化し、それにより製造のコストを低減させる。
ＳｉＣをドーピングするのに好適なドナー材料は、窒素およびリンを含む。窒素は、この発明に従った好ましいドナー材料である。炭化ケイ素をドーピングするのに好適なアクセプタ材料は、ホウ素およびアルミニウムを含む。アルミニウムが好ましいアクセプタ材料である。しかしながら、上述の材料は単に例示的なものであり、炭化ケイ素内にドーピング可能ないかなるドナーまたはアクセプタ材料も、この発明に従って使用可能である。
この発明に従った半導体素子のさまざまな層のドーピングレベルおよび厚さは、特定の用途用に所望の特性を有する素子を生産するために変更可能である。他に特に指示されていない限り、この発明の文脈において、大量にドーピングされた（ｎ+またはｐ+ドーピングされた）とは１０18原子・ｃｍ-3以上のドーパント濃度に相当し、少量ドーピングされた（ｎ-またはｐ-ドーピングされた）とは５×１０16原子・ｃｍ-3以下のドーパント濃度に相当し、中程度にドーピングされた（ｎまたはｐドーピングされた）とは５×１０16原子・ｃｍ-3〜１０18原子・ｃｍ-3のドーピング濃度に相当する。
この発明の好ましい一実施例によれば、ドリフト層はドナー材料で少量ドーピングされた（たとえばｎ-ドーピングされた）ＳｉＣ層であり、基板層はドナー材料で大量にドーピングされた（たとえばｎ+ドーピングされた）ＳｉＣ層である。ＳｉＣ ＢＪＴについては、薄いベース層は好ましくはｐ-ドーピングされ、ベース接触領域は好ましくはｐ+ドーピングされ、エミッタ領域は好ましくはｎ+ドーピングされる。ＳＩＴについては、ソース領域は好ましくはｎ+ドーピングされ、ゲート領域は好ましくはｐまたはｐ+ドーピングされる。
ＳｉＣをドーパント（たとえばドナーまたはアクセプタ）でドーピングすることは、好ましくは、ＳｉＣ層のエピタキシャル成長中にその場で行なわれる。ＳｉＣ層は、ＣＶＤ、分子線および昇華エピタキシを含む、当該技術分野において公知の任意のエピタキシャル成長方法によって形成可能である。この発明の好ましい一実施例によれば、この発明に従ったドーピングされたＳｉＣ層は、エピタキシャル成長中にその場でドーピングされることによって形成され、成長中にドーパント原子は炭化ケイ素内へ取込まれる。
上の説明から、この発明の特定の実施例が例示のためにここに説明されてきたが、この発明の精神および範囲を逸脱することなくさまざまな変更がなされてもよいことが理解されるであろう。
Claims (2)
- 第１の導電型のＳｉＣ半導体基板層と、基板層の上に堆積された第１の導電型のＳｉＣドリフト層と、ドリフト層の上に堆積された、第１の導電型とは異なる第２の導電型のＳｉＣベース層と、ベース層の上に堆積された第１の導電型の１つ以上のＳｉＣエミッタ領域とを含む炭化ケイ素バイポーラ接合トランジスタを作る方法であって、
ベース層の上にＳｉＣエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、
エミッタ層の上にマスクを位置づけるステップと、
マスクの開口部を通してエミッタ層を選択的にエッチングしてベース層を露出し、エッチングされた領域により隔てられた隆起したエミッタ領域を形成するステップと、
マスクの開口部を通して、エッチングされた領域に、第２の導電型のＳｉＣの選択的エピタキシャル成長によってＳｉＣベース接触領域を選択的に形成するステップとを含む、方法。 - 請求項１の方法によって作られる、ＳｉＣバイポーラ接合トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30442301P | 2001-07-12 | 2001-07-12 | |
| PCT/US2002/022281 WO2003075319A2 (en) | 2001-07-12 | 2002-07-12 | Self-aligned transistor and diode topologies |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008269845A Division JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005520322A JP2005520322A (ja) | 2005-07-07 |
| JP4234016B2 true JP4234016B2 (ja) | 2009-03-04 |
Family
ID=27788870
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003573679A Expired - Fee Related JP4234016B2 (ja) | 2001-07-12 | 2002-07-12 | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ |
| JP2008269845A Pending JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008269845A Pending JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6767783B2 (ja) |
| EP (1) | EP1428248B1 (ja) |
| JP (2) | JP4234016B2 (ja) |
| AT (1) | ATE535010T1 (ja) |
| AU (1) | AU2002367561A1 (ja) |
| WO (1) | WO2003075319A2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759308B2 (en) * | 2001-07-10 | 2004-07-06 | Advanced Micro Devices, Inc. | Silicon on insulator field effect transistor with heterojunction gate |
| US6955978B1 (en) * | 2001-12-20 | 2005-10-18 | Fairchild Semiconductor Corporation | Uniform contact |
| US6982440B2 (en) * | 2002-02-19 | 2006-01-03 | Powersicel, Inc. | Silicon carbide semiconductor devices with a regrown contact layer |
| US6815304B2 (en) * | 2002-02-22 | 2004-11-09 | Semisouth Laboratories, Llc | Silicon carbide bipolar junction transistor with overgrown base region |
| US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
| JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
| US7009228B1 (en) * | 2003-03-04 | 2006-03-07 | Lovoltech, Incorporated | Guard ring structure and method for fabricating same |
| EP1723680A1 (de) * | 2004-03-11 | 2006-11-22 | Siemens Aktiengesellschaft | Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung |
| US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
| JP4857527B2 (ja) * | 2004-05-24 | 2012-01-18 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US7294860B2 (en) * | 2004-07-08 | 2007-11-13 | Mississippi State University | Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
| US7820511B2 (en) * | 2004-07-08 | 2010-10-26 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
| US7098093B2 (en) * | 2004-09-13 | 2006-08-29 | Northrop Grumman Corporation | HEMT device and method of making |
| JP4430531B2 (ja) * | 2004-12-28 | 2010-03-10 | 株式会社日立製作所 | 双方向絶縁型ｄｃ−ｄｃコンバータ |
| JP4915056B2 (ja) * | 2005-05-06 | 2012-04-11 | 住友電気工業株式会社 | 終端構造を有する半導体装置の製造方法 |
| US20060260956A1 (en) * | 2005-05-23 | 2006-11-23 | Bausch & Lomb Incorporated | Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein |
| JP4961686B2 (ja) * | 2005-06-03 | 2012-06-27 | 株式会社デンソー | 半導体装置 |
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| KR100638880B1 (ko) * | 2005-08-18 | 2006-10-27 | 삼성전기주식회사 | 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법 |
| US7404858B2 (en) * | 2005-09-16 | 2008-07-29 | Mississippi State University | Method for epitaxial growth of silicon carbide |
| US7304334B2 (en) * | 2005-09-16 | 2007-12-04 | Cree, Inc. | Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same |
| US7314799B2 (en) * | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| KR100660724B1 (ko) * | 2005-12-29 | 2006-12-21 | 동부일렉트로닉스 주식회사 | 대칭형 고전압 소자 및 그 제조 방법 |
| DE102006011697B4 (de) * | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
| US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
| US7977154B2 (en) * | 2006-04-14 | 2011-07-12 | Mississippi State University | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices |
| US8193537B2 (en) * | 2006-06-19 | 2012-06-05 | Ss Sc Ip, Llc | Optically controlled silicon carbide and related wide-bandgap transistors and thyristors |
| CN101473442B (zh) * | 2006-06-19 | 2012-07-04 | Ssscip有限公司 | 半绝缘外延的碳化硅及相关的宽带隙晶体管 |
| US7821015B2 (en) * | 2006-06-19 | 2010-10-26 | Semisouth Laboratories, Inc. | Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy |
| JP5140998B2 (ja) * | 2006-11-18 | 2013-02-13 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
| US7670908B2 (en) * | 2007-01-22 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling |
| JP4412335B2 (ja) * | 2007-02-23 | 2010-02-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US8254134B2 (en) * | 2007-05-03 | 2012-08-28 | Super Talent Electronics, Inc. | Molded memory card with write protection switch assembly |
| US7560325B1 (en) * | 2008-04-14 | 2009-07-14 | Semisouth Laboratories, Inc. | Methods of making lateral junction field effect transistors using selective epitaxial growth |
| US8232585B2 (en) | 2008-07-24 | 2012-07-31 | Micron Technology, Inc. | JFET devices with PIN gate stacks |
| US8120072B2 (en) * | 2008-07-24 | 2012-02-21 | Micron Technology, Inc. | JFET devices with increased barrier height and methods of making same |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| US8481372B2 (en) | 2008-12-11 | 2013-07-09 | Micron Technology, Inc. | JFET device structures and methods for fabricating the same |
| US8278691B2 (en) | 2008-12-11 | 2012-10-02 | Micron Technology, Inc. | Low power memory device with JFET device structures |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| JP2013513252A (ja) * | 2009-12-08 | 2013-04-18 | エスエス エスシー アイピー、エルエルシー | 打込みされた側壁を有する半導体デバイスを製造する方法およびそれによって製造されたデバイス |
| CN102544076A (zh) * | 2010-12-23 | 2012-07-04 | 中国科学院微电子研究所 | 一种双极晶体管选通的阻变存储器、阵列及其制造方法 |
| US8969912B2 (en) | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
| US9184305B2 (en) * | 2011-08-04 | 2015-11-10 | Avogy, Inc. | Method and system for a GAN vertical JFET utilizing a regrown gate |
| US8377754B1 (en) * | 2011-10-10 | 2013-02-19 | International Business Machines Corporation | Stress enhanced junction engineering for latchup SCR |
| US8871600B2 (en) | 2011-11-11 | 2014-10-28 | International Business Machines Corporation | Schottky barrier diodes with a guard ring formed by selective epitaxy |
| JP2013201190A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 接合形電界効果トランジスタ及びその製造方法 |
| US9209318B2 (en) | 2013-02-20 | 2015-12-08 | Infineon Technologies Austria Ag | Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer |
| US9159799B2 (en) * | 2013-04-19 | 2015-10-13 | Avogy, Inc. | Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer |
| JP6319151B2 (ja) | 2015-03-23 | 2018-05-09 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| US9871510B1 (en) | 2016-08-24 | 2018-01-16 | Power Integrations, Inc. | Clamp for a hybrid switch |
| US11545585B2 (en) | 2020-08-21 | 2023-01-03 | Monolithic Power Systems, Inc. | Single sided channel mesa power junction field effect transistor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592287B2 (ja) * | 1988-04-06 | 1997-03-19 | 富士通株式会社 | バイポーラ半導体装置の製造方法 |
| JPH03192723A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | 半導体素子の製造方法 |
| JP3214868B2 (ja) * | 1991-07-19 | 2001-10-02 | ローム株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
| US5342795A (en) * | 1992-04-30 | 1994-08-30 | Texas Instruments Incorporated | Method of fabricating power VFET gate-refill |
| JPH0730111A (ja) * | 1993-07-15 | 1995-01-31 | Hitachi Ltd | 絶縁ゲート形電界効果トランジスタ |
| JPH08306700A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
| US5903020A (en) * | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
| DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
| US6218254B1 (en) * | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
| TW456042B (en) * | 1999-12-24 | 2001-09-21 | Sumitomo Electric Industries | Junction field effect transistor and the manufacturing method thereof |
-
2002
- 2002-07-12 EP EP02806537A patent/EP1428248B1/en not_active Expired - Lifetime
- 2002-07-12 JP JP2003573679A patent/JP4234016B2/ja not_active Expired - Fee Related
- 2002-07-12 WO PCT/US2002/022281 patent/WO2003075319A2/en active Application Filing
- 2002-07-12 AU AU2002367561A patent/AU2002367561A1/en not_active Abandoned
- 2002-07-12 AT AT02806537T patent/ATE535010T1/de active
- 2002-07-12 US US10/193,108 patent/US6767783B2/en not_active Expired - Lifetime
-
2008
- 2008-10-20 JP JP2008269845A patent/JP2009049426A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005520322A (ja) | 2005-07-07 |
| AU2002367561A8 (en) | 2003-09-16 |
| EP1428248A4 (en) | 2007-03-28 |
| ATE535010T1 (de) | 2011-12-15 |
| US6767783B2 (en) | 2004-07-27 |
| WO2003075319A2 (en) | 2003-09-12 |
| JP2009049426A (ja) | 2009-03-05 |
| US20030034495A1 (en) | 2003-02-20 |
| WO2003075319A3 (en) | 2004-02-12 |
| AU2002367561A1 (en) | 2003-09-16 |
| EP1428248A2 (en) | 2004-06-16 |
| EP1428248B1 (en) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234016B2 (ja) | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ | |
| JP4921694B2 (ja) | デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法 | |
| US10418475B2 (en) | Diamond based current aperture vertical transistor and methods of making and using the same | |
| US6303947B1 (en) | Silicon carbide vertical FET and method for manufacturing the same | |
| EP1565946B1 (en) | Transistors having buried p-type layers beneath the source region and methods of fabricating the same | |
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
| JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
| JP5178988B2 (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| KR100629020B1 (ko) | ＳｉＣ 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법 | |
| JPH06209015A (ja) | ダイヤモンド接合型電界効果トランジスタ及びその製造方法 | |
| JP2023108790A (ja) | 絶縁ゲート型半導体装置 | |
| JP2008511984A (ja) | チャネル層乾燥下部上部スぺーサ層が含まれる横方向場効果トランジスタおよびその加工法 | |
| WO1997036314A2 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |