EP1723680A1 - Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung - Google Patents

Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung

Info

Publication number
EP1723680A1
EP1723680A1 EP05717007A EP05717007A EP1723680A1 EP 1723680 A1 EP1723680 A1 EP 1723680A1 EP 05717007 A EP05717007 A EP 05717007A EP 05717007 A EP05717007 A EP 05717007A EP 1723680 A1 EP1723680 A1 EP 1723680A1
Authority
EP
European Patent Office
Prior art keywords
emitter
diode
trough
cell
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05717007A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Bartsch
Heinz Mitlehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1723680A1 publication Critical patent/EP1723680A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the invention relates to a pn diode based on SiC according to the preamble of claim 1.
  • the invention also relates to a method for producing such a pn diode.
  • Highly blocking pn diodes made of silicon carbide are characterized by a very flat emitter (d ⁇ 600 nm), if this is typically produced by an aluminum (AI) implantation, and by large local fields occur in the area of the space charge zone near the surface.
  • a very flat emitter d ⁇ 600 nm
  • AI aluminum
  • the field peaks occur in the volume directly below the anode / edge transition, but remain locally limited.
  • a very large doping concentration of acceptors in the near-surface emitter area is required, typically between 1 * 10 19 and 5 * 10 19 cm -3 , which is too inhomogeneous due to the described rearrangement effects at the high annealing temperatures can lead to lateral doping. This can be a so-called "punch through" of the space charge zone with ca result in a tactrophal breakdown at high reverse voltages.
  • the yield of the diodes thus depends heavily on such material-related inhomogeneities, which can lead to step bunching of different strengths with spatially different dopant distributions.
  • patent application 10 2004 012046.3-33 proposes in detail to distribute field peaks under the anode over a large area.
  • JTE Joint Termination Extension
  • a “contact implantation” in the region of the p-emitter with a healing step at high temperature must be carried out.
  • the goal of achieving a reverse voltage yield with robust avalanche and high emitter efficiency has not yet been reliably achieved with SiC-based pn diodes.
  • the object of the invention is therefore to create a new pn diode based on SiC with avalanche behavior, which achieves the latter objective, and to specify associated methods for its production.
  • the invention creates a cell field with at least one trough-like shape in the emitter region of the diode.
  • a structured pn junction with fillets is advantageously formed. Such roundings lead to the formation of field maxima.
  • Known technologies can be used to produce such structured emitters, in particular epitaxial or ion implantation methods. In the case of the alternatives, etching using mask technology is essential in order to achieve the surfaces which are not planar according to the invention.
  • the latter phenomenon is used specifically to achieve avalanche behavior.
  • the trough-like design of the emitter results in a predetermined number of locations with a maximum E field in a regular arrangement, the avalanche voltage now being able to be predetermined in a targeted manner via the curvature on the one hand and the doping on the other hand.
  • a methodology can be used regardless of the type of p-emitter production.
  • An ion implantation technology whose process steps have been tried and tested is primarily considered.
  • the reactor is usually changed when the n-doped base and transition to the p-doped emitter are grown in order to avoid process-related impurities and thus undesired doping profile inhomogeneities. This means that there is generally an interruption in the process flow after the production of the n-doped base.
  • FIG. 1 shows the cross section through an arrangement for pn diodes according to the invention with the first sub-step of cell etching
  • FIG. 2 shows a cross section corresponding to FIG. 1 of the finished pn diode after an emitter and edge implantation.
  • a pn diode based on silicon carbide with suitable avalanche behavior should be produced. Such a Before the diode is described in detail in the applicant's parallel application cited above and filed in detail. What is important here is a cell field with emitter regions which have a concentration of the n-doping greater than in the opposite n-region. The emitter regions lie below the anode in the p — doped region.
  • the usual process steps of semiconductor technology can be used to produce such a pn diode. These processes are in particular the epitaxial growth of specific layers on a wafer and / or the introduction of emitters by implantation. Furthermore, etching, especially deep etching, using a mask technique.
  • the intermediate product of a pn diode consists of a cathode 1 and with silicon carbide layers applied thereon. These essentially include a wafer 10 with an n-doped layer 11 grown epitaxially thereon.
  • a wafer 10 with an n-doped layer 11 grown epitaxially thereon.
  • a regular structure 22 is advantageously formed.
  • the anode is not shown in Figure 1.
  • an outer layer 2 is applied to the structure 22 as an anode.
  • the emitter is manufactured using known implantation or epitaxial technologies.
  • the diode structure can be produced in a suitable manner, for example, in that in a first process step the wafer 10, which according to FIG. 1 is provided with the sufficiently thick, n-doped epitaxial layer 11, is coated with a further epitaxial layer in which the n-doping has increased values.
  • the thickness of the epitaxial layer is determined by the desired reverse voltage.
  • the epitaxial layer is covered with a photoresist layer in which the anode-side emitter region is densely covered with cell fields.
  • the size of the cell fields should be as small as possible according to the technological possibilities: for example, the edge length is 5 ⁇ m to 100 ⁇ m, typically 50 ⁇ m, the distance between the rounded cell fields in the emitter region being in the range from 10 to 1000 ⁇ m, typically 100 ⁇ m.
  • the next step is a deep etching of the cell field regions with a predetermined depth in the range from 10% to 50%, typically 25%, of the intended thickness of the p-doped emitter, which is illustrated in FIG. 2. Regardless of the process technology to be used, it is essential that a structured emitter with a pn junction to the n-type layer is formed.
  • an implanted and subsequently healed emitter with an implantation depth of e.g. 500 nm deep etching in the range of 50 to 250 nm, typically 125 nm.
  • 2 ⁇ m When using epitaxial technology with a typical emitter thickness of e.g. In contrast, 2 ⁇ m must be deep-etched in the range from 200 nm to 1000 nm, typically at 500 nm.
  • lacquer thickness used for deep etching is therefore based on the respective application.
  • RIE Rapid Ion Etching
  • IBE Ion Beam Etching
  • the deep-etching process is to be set so that a “slope angle” is obtained in the cells of the field, which enables the p-e-gritter to overgrow it Selectivity of the etching rates for lacquer and SiC reached.
  • the remaining lacquer is in any case decoated by wet chemical and / or dry processes. A residue-free removal of the paint is possible.
  • the described structuring of the emitter region results in field elevations on the borders of the lower-lying cell fields in the area of the emitter and a relief in those border areas which come closest to the JTE.
  • the Avalanche electricity is thus triggered in terms of area and thus robustly - because it is evenly distributed at many points.
  • step bunching lines and rearrangements which are caused by the still high healing temperature of the implantation, is stopped at the cell boundaries, since these border boundaries are relaxation centers for them Rearrangements. It can be observed that the density of "step bunching" - Lines or the rearrangements in the area of the lower-lying fields is significantly reduced, or can even be made to disappear. This results in a homogeneous doping concentration even in the highly doped emitter region. The consequence is improved emitter efficiency and a controlled space charge zone in the p-emitter.
  • a further advantage of the arrangement is that the disturbing rearrangements usually triggered by current / temperature loads are impeded by the structuring in long-term operation, since the cell borders also act as relaxation centers in this case.
  • the pn diode described above and the associated manufacturing process have the advantage of a high yield and the reliability of the SiC components produced in this way. Detection of the cell fields is optically possible in a simple manner.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bei einer pn-Diode auf SiC-Basis mit Avalanche-Verhalten, enthaltend eine Anode und eine Kathode und dazwischen liegenden n- und p-leitenden Schichten mit pn-Übergang, wird ein Zellenfeld (22) durch wenigstens eine muldenartige Ausprägung (22ik) realisiert. Vorzugsweise ergibt sich eine Struktur dicht angeordneter Zellen. Beim zugehörigen Herstellungsver- fahren erfolgen folgende Verfahrensschritte: Auf dem Wafer wird eine n-dotierte Schicht epitaktisch aufgewachsen, anschliessend erfolgt das Aufwachsen einer p-dotierten Schicht, wobei in einem Schritt eine Tiefätzung der Zellenfeldbereiche mit vorbestimmter Tiefe erfolgt.

Description

pn-Diode auf der Basis von Siliciumcarbid und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine pn-Diode auf SiC-Basis gemäß dem Oberbegriff des Patentanspruches 1. Daneben bezieht sich die Erfindung auch auf ein Verfahren zur Herstellung einer solchen pn-Diode.
Hochsperrende pn-Dioden aus Siliciumcarbid (SiC, USp > 3 kV) sind gekennzeichnet durch einen sehr flachen Emitter (d < 600 nm) , wenn dieser typischerweise durch eine Aluminium (AI) -Implantation hergestellt wird, und durch große lokale Felder, die im Bereich der Raumladungszone nahe der Oberfläche auftreten. Bei geeigneter Randterminierung, wie es beispielsweise in der US 5,712,502 A beschrieben ist, treten die Feldspitzen zwar im Volumen direkt unterhalb des Übergangs Anode/Rand auf, bleiben aber lokal eng begrenzt. Durch das Ausheilen der implantierten Gebiete mit ihren z. T. sehr hohen Dotierungen bei Temperaturen um 1600 °C, auf jeden Fall unter 2000°C, kommt es zur Ausbildung von sog. „Step- Bunching-Linien" im Bereich der implantierten anodenseitigen Emittergebiete an der Oberfläche. Auch eine Abweichung von den stöchiometrischen Verhältnissen an der Oberfläche infolge der hohen Ausheiltemperaturen wegen der unterschiedlichen Dampfdruckeigenschaften von Silizium und Kohlenstoff kann erhalten werden.
Für einen sehr guten ohmschen Kontakt und eine hohe Emittereffizienz wird eine sehr große Dotierkonzentration an Akzeptoren im oberflächennahen Emitterbereich benötigt, typischerweise zwischen 1*1019 und 5*1019 cm-3, was infolge der beschriebenen Umlagerungseffekte bei den großen Ausheiltempera- turen zu inhomogener lateraler Dotierung führen kann. Dies kann einen sog. „Punch Through'" der Raumladungszone mit ka- tastrophalem Durchbruch bei hohen Sperrspannungen zur Folge habe .
Die Ausbeute der Dioden hängt damit stark von derartig mate- rialbedingten Inhomogenitäten ab, die zu unterschiedlich starkem „Step Bunching" mit räumlich unterschiedlichen Dotierstoffverteilungen führen können.
In der deutschen Patentanmeldung 10 2004 012046.3-33 der An— melderin mit gleicher Priorität und der Bezeichnung „Halbleiterbauelement, insbesondere Diode und zugehöriges Herstellungsverfahren" wird eine pn-Diode mit Avalanche—Stromver— halten beschrieben, bei der eine Anode und eine Kathode sowie dazwischen liegende p- und n-dotierte Schichten mit einem pn- Übergang vorhanden sind. Daiei liegt zur Realisierung der pn- Diode mit Avalanche-Verhalten in einer dünnen Schicht unterhalb der der Anode zugewandten p-dotierten Schicht die Konzentration der n-Dotierung gebietsweise über der Konzentration der n-Dotierung in der n—dotierten Schicht. Es wird dort ein Zellenfeld zur Aufnahme der Avalanche-Ströme gebildet. Zellenfelder mit Emittern können durch bekannte Implantieroder Epitaxial-Technologien hergestellt werden.
Zur Herstellung einer für hochsperrende Dioden auf SiC-Basis geeigneten, robusten Emittextechnologie, die zudem die lokalen, am Anodenrand auftretenden Feldspitzen aufhebt, wird in der Patentanmeldung 10 2004 012046.3-33 im Einzelnen vorgeschlagen, großflächig an vielen Stellen Feldüberhöhungen unter der Anode zu verteilen. Die Nutzung der Epitaxialtechno- logie zur Herstellung von p—dotierten Emittern löst das Problem aber nicht vollständig, da erstens zur Herstellung der sog. JTE (Junction Termination Extension) -Bereiche mindestens eine zusätzliche Implantation mit anschließendem Ausheilschritt notwendig ist, und zweitens zur Erzielung eines hin- reichend guten ohmschen Kontaktes eine „Kontakt-Implantation" im Bereich des p-Emitters mit einem Ausheilschritt bei hoher Temperatur erfolgen uss. Die Zielvorstellung, eine Sperrspannungsausbeute mit robustem Avalanche bei gleichzeitig hoher Emittereffizienz zu erreichen, ist bei SiC-basierten pn-Dioden noch nicht zuverlässig gelöst.
Aufgabe der Erfindung ist es daher, eine neue pn-Diode auf SiC-Basis mit Avalanche—Verhalten zu schaffen, die letztere Zielvorstellung erreicht, und zugehörige Verfahren zu deren Herstellung anzugeben.
Die Aufgabe ist bezüglich der pn-Diode der eingangs genannten Art erfindungsgemäß durch die Merkmale des Patentanspruches 1 gelöst. Das zugehörige Herstellungsverfahren ist im Patentan- spruch 8 angegeben. Weiterbildungen der pn-Diode und des zugehörigen Herstellungsverfahrens sind Gegenstand der abhängigen Ansprüche .
Durch die Erfindung wird im Emitterbereich der Diode ein Zel- lenfeld mit wenigstens einer muldeartigen Ausprägung geschaffen. Vorteilhafterweise ist dabei ein strukturierter pn-Über- gang mit Verrundungen gebildet . An derartigen Verrundungen kommt es zur Ausprägung von Feldmaxima. Zur Herstellung solcher strukturierter Emitter können bekannte Technologien ein- gesetzt werden, insbesondere Epitaxial- oder aber Ionenimplantationsverfahren. Wesentlich ist bei den Alternativen eine Ätzung mit Maskentechnik, um die erfindungsgemäß nicht planaren Oberflächen zu erreichen.
Aus der DE 198 24 514 AI war es zwar bereits bekannt, dass bei Dioden im Bereich des pn-Überganges ein bestimmter Krümmungsradius um einen Eckabschnitt der p-Anodenzone oder der p-Ringzone vorhanden ist, womit die Durchbruchfestigkeit infolge der Konzentration des elektrischen Feldes an diesen Ab- schnitten - verglichen mit denjenigen eines planaren pn-Überganges - verringert wird. Dadurch kann es infolge der Strom- konzentration lokal zu einem unerwünschten Lawinendurchbruch kommen.
Bei der Erfindung wird letzteres Phänomen gezielt zum Errei- chen eines Avalanche-Verhaltens ausgenutzt. Durch die muldenartige Ausprägung des Emitters ergeben sich in regelmäßiger Anordnung eine vorgegebene Anzahl von Orten mit maximalem E- Feld, wobei nunmehr die Avalanche-Spannung gezielt über die Krümmung einerseits und Dotierung andererseits vorgegeben werden kann.
Besonders vorteilhaft ist bei der Erfindung, dass eine Methodik unabhängig von der Art der p-Emitterherstellung verwendbar ist. In erster Linie kommt eine Ionenimplantationstech.no- logie in Frage, deren Prozessschritte erprobt sind. Auch bei Anwendung der Epitaxialtechnologie zur Herstellung des p-Emitters wird üblicherweise der Reaktor beim Aufwachsen von n-dotierter Basis und Übergang zu p—dotiertem Emitter gewechselt, um prozessbedingte Verunreinigungen und damit uner- wünschte Dotierprofil-Inhomogenitäten zu vermeiden. Damit ist eine Unterbrechung des prozesstechnischen Ablaufs nach der Herstellung der n-dotierten Basis im Allgemeinen gegeben.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbei- spielen anhand der Zeichnung in Verbindung mit den Patentansprüchen. Es zeigen
Figur 1 den Querschnitt durch eine Anordnung für erfindungs- gemäße pn-Dioden mit dem ersten Teilschritt der Zellenätzung und
Figur 2 einen zu Figur 1 entsprechenden Querschnitt der fertigen pn-Diode nach einer Emitter- und Randimplantation.
Es soll eine pn-Diode auf der Basis von Siliciumcarbid mit geeignetem Avalanche-Ver alten hergestellt werden. Eine sol- ehe Diode ist in der oben zitierten, gleichzeitig eingereichten Parallelanmeldung der Anmelderin im Einzelnen beschrieben. Wesentlich ist dabei ein Zellenfeld mit Emitterberei— chen, die eine Konzentration der n—Dotierung größer als im entgegengesetzt liegenden n-Bereich haben. Die Emitterbereiche liegen unterhalb der Anode im p—dotierten Bereich.
Zur Herstellung einer solchen pn-Diode können die üblichen Prozessschritte der Halbleitertechnologie angewandt werden. Diese Prozesse sind insbesondere das epitaktische Aufwachsen spezifischer Schichten auf einem Wafer und/oder das Einbringen von Emittern durch Implantation. Weiterhin das Ätzen, insbesondere auch Tiefätzen, über eine Maskentechnik.
Gemäß Figur 1 besteht das Zwischenprodukt einer pn-Diode aus einer Kathode 1 und mit darauf aufgebrachten Siliciumcarbid— Schichten. Diese beinhalten im Wesentlichen einen Wafer 10 mit einer darauf epitaktisch aufgewachsenen n-dotierten Schicht 11. An der Oberfläche der Schicht 11 befinden sich in Figur 1 bereits muldenartige Ausprägungen 22ik mit i=l-m, k=l-n, die durch Zellätzung herstellbar sind.
Es wird vorteilhafterweise eine regelmäßige Struktur 22 gebildet. Die Anode ist in Figur 1 nicht dargestellt. Als Anode wird nach Herstellung des Emitters gemäß Figur 2 eine äußere Schicht 2 auf die Struktur 22 aufgebracht. Die Herstellung des Emitters erfolgt alternativ durch bekante Implantationsoder Epitaxialtechnologien.
Die Diodenstruktur kann beispielsweise dadurch in geeigneter Weise hergestellt werden, dass in einem ersten Prozessschritt der Wafer 10, der gemäß Figur 1 mit der hinreichend dicken, n-dotierten Epitaxieschicht 11 versehen ist, mit einer weiteren Epitaxieschicht beschichtet wird, in der die n-Dotierung erhöhte Werte hat. Die Dicke der Epitaxieschicht ist dabei durch die gewünschte Sperrspannung festgelegt. Die Epitaxieschicht wird mit einer Photolackschicht bedeckt, in der der anodenseitige Emitterbereich mit Zellenfeldern dicht belegt ist .
Die Größe der Zellenfelder sollte entsprechend den technologischen Möglichkeiten möglichst klein sein: Beispielsweise ist die Kantenlänge 5 μm bis 100 μm, typischerweise 50 μm, wobei der Abstand der verrundeten Zellenfelder im Emitterbereich im Bereich von 10 bis 1000 μm, typischerweise 100 μm, beträgt.
Es wird somit ein gleichmäßiger Flächenbedeckungsgrad des Emitterbereiches von 1 bis 80 %, typischerweise um 50 %, mit diesen Zellen erzielt, je nach Größe des gesamten Emitterbe- reiches.
Es schließt sich als nächster Schritt eine Tiefätzung der Zellenfeldbereiche mit einer vorbestimmten Tiefe im Bereich von 10 % bis 50 % an, typischerweise 25 %, der vorgesehenen Dicke des p-dotierten Emitters, was in Fig. 2 verdeutlicht ist. Unabhängig von der anzuwendenden Verfahrenstechnologie ist dabei wesentlich, dass ein strukturierter Emitter mit pn- Übergang zur n-leitenden Schicht gebildet wird.
Bei Anwendung der Implantationstechnologie ist zur Herstellung eines implantierten und anschließend ausgeheilten Emitters mit einer Implantationstie e von z.B. 500 nm eine Tiefätzung im Bereich von 50 bis 250 nm, typischerweise von 125 nm, durchzuführen.
Bei Anwendung der Epitaxialtechnologie mit einer typischen Emitterdicke von z.B. 2 μm muss dagegen im Bereich von 200 nm bis zu 1000 nm, typischerweise bei 500 nm, tiefgeätzt werden.
Zum Zellätzen wird eine bekannte Markierungstechnologie verwendet. Die verwendete Lackdicke zur Tiefätzung bemisst sich daher am jeweiligen Anwendungsfall. Je nach Verfahren (RIE = Rapid Ion Etching, IBE = Ion Beam Etching) sind Lackdicken zwischen 1 μm und 3 μm vorzusehen.
Bei Verwendung der Epitaxialtechnologie zur Herstellung des p-Emitters ist das Tiefatzverfahren so einzustellen, dass ein „Böschungswinkel" in den Zellen des Feldes erhalten wird, der ein Überwachsen durch den p-Eιrιitter ermöglicht . Dies wird durch die Verfahrensparameter des Tiefätzverfahrens und/oder geringe Selektivität der Ätzraten für Lack und SiC erreicht.
Nach der Tiefätzung wird der verbliebene Lack in jedem Falle durch nasschemische und/oder trockene Verfahren entschichtet. Dabei ist eine rückstandslose Entfernung des Lackes möglich.
Auf die Figur 1 wurde oben bereits eingegangen. Während das Ergebnis der Vorbehandlung der n-Basis schematisch gezeigt ist, werden durch die nachfolgenden Emitter-Implantationen oder Emitter-Überwachsungen diese Zellenfelder abgebildet. Dies führt zu einer vertikal und lateral gekrümmten Struktur des pn-Überganges im Emitterbereich, was anhand Figur 2 schematisch verdeutlicht wird.
Durch die beschriebene Strukturierung des Emitterbereiches bewirkt man Feldüberhöhungen an den Umrandungen der tiefer gelegten Zellenfelder im Bereich des Emitters und eine Feldentlastung in denjenigen Umrandungsbereichen, die der JTE am nächsten benachbart zu liegen kommen. Damit wird der Avalan- che-Strom flächenmäßig und somit robust - weil gleichmäßig an vielen Punkten verteilt - ausgelöst .
Ein weiterer beachtenswerter Effekt des beschriebenen Zellenfeldes liegt darin, dass die Ausbildung der „Step-Bunching"- Linien und Umlagerungen, die durch die nach wie vor notwendige hohe Ausheiltemperatur der Implantation verursacht werden, an den Zellengrenzen gestoppt wird, da diese Umrandungsgrenzen Relaxationszentren für diese Umlagerungen darstellen. Es kann beobachtet werden, dass die Dichte der „Step-Bunching"- Linien bzw. die Umlagerungen im Bereich der tiefer gelegten Felder deutlich reduziert ist, oder sogar zum Verschwinden gebracht werden kann. Dies hat eine homogene Dotierkonzentration auch im hochdotierten Emitterbereich zur Folge. Die Kon- sequenz ist eine verbesserte Emittereffizienz und eine kontrollierte Raumladungszone im p-Emitter.
Schließlich liegt ein weiterer Vorteil der Anordnung darin, dass die üblicherweise durch Strom/Temperatur-Belastungen ausgelösten, störenden Umlagerungen im Langzeitbetrieb durch die Strukturierung behindert werden, da die Zellenumrandungen auch in diesem Falle als Relaxationszentren wirken.
Die vorstehend beschriebene pn-Diode und das zugehörige Her- stellungsverfahren haben den Vorteil einer hohen Ausbeute und der Zuverlässigkeit der so hergestellten SiC-Bauelemente. Dabei ist ein Nachweis der Zellenfelder in einfacher Weise optisch möglich.

Claims

Patentansprüche
1. pn-Diode auf SiC-Basis mit Avalanche-Verhalten, umfassend eine Anode und eine Kathode und dazwischen liegenden n- und p-leitenden Schichten mit pn-Übergang, und mit einem implantierten Emitterbereich, gekennzeichnet durch Ausprägung des Emitterbereiches (22) als wenigstens eine Mulde (22ik, i=l-m, k=l-n) , die einen strukturierten pn-Übergang mit Krümmungsradius (23a, 23b) in der Muldenstruktur bildet.
2. pn-Diode nach Anspruch 1, dadurch gekennzeichnet, dass der strukturierte pn-Übergang rückseitige Krümmungsbereiche enthält.
3. pn-Diode nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der strukturierte pn-Übergang Verrundungen (23a, 23b, ...) enthält.
4. pn-Diode nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens eine muldenartige Ausprägung Teil eines Zellenfeldes mit einzelnen Zellen (22ik, i=l-m, k=l-n) ist.
5. pn-Diode nach Anspruch 4, dadurch gekennzeichnet, dass die Zellen (22i]c, i=l-m, k=l-n) des Zellenfeldes (22) eine Kan- tenlange von etwa 5 pm bis 100 μm, vorzugsweise 50 μm, aufweisen und dass der Abstand der verrundeten Zellenfelder im Emitterbereich eine Ausdehnung von 10 bis 1000 μm, vorzugsweise 100 μm, hat.
6. pn-Diode nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass im Zellenfeld (22) ein gleichmäßiger Flächenbedeckungsgrad des Emitterbereiches von 1 bis 80 %, vorzugsweise 50 %, mit den einzelnen Zellen (22ik, i=l-m, k=l-n) erzielt wird.
7. pn-Diode nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Randabschluss (30) vorhanden ist, dessen maximale Feldstärke im ganzen Randbereich kleiner als die Feldstärke im Krümmungsbereich (23ik) der Zellenfelder (22ik) ist .
8. Verfahren zum Herstellen einer pn-Diode nach Anspruch 1 oder einem der Ansprüche 2 bis 7, unter Verwendung eines n- dotierten Wafers aus Siliciumcarbid mit Kathode und einer darauf epitaktisch aufgewachsenen n-dotierten Schicht (EpiSchicht) vorgegebener n-Konzentration, mit folgenden Verfahrensschritten nach dem Aufwachsen der Epi—Schicht : in der oberen Grenzfläche der Epi—Schicht (11) wird wenigstens eine muldenartige Ausprägung eingebracht, wozu in einem ersten Schritt eine Tiefätzung der Zellenfeldbe- reiche (22) mit vorgegebener Tiefe erfolgt, anschließend erfolgt die Ausbildung des muldenartigen Emitters (22±k) mit der Anode (2) .
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Tiefätzung in einem Bereich von 10 % bis 50 %, vorzugsweise von 25 % der vorgesehenen Dicke des p-dotierten Emitters erfolgt.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Ausbildung des muldenartigen Emitters (22ik) eine Implantationstechnologie angewandt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass bei einer Implantationstiefe von etwa 500 nm eine Tiefätzung im Bereich von 50 bis 250 nm, vorzugsweise 125 nm, durchgeführt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Ausheilung der implantierten Gebiete im Rand- und/oder Emitterbereich erfolg .
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Ausbildung des muldenartigen Emitters (22ik) eine Epita- xialtechnologie angewandt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass durch epitaktischen Aufwachsen einer Emitterschicht von etwa 2 μm erzeugt wird, wobei vorher im Bereich von 200 nm bis 1000 nm, vorzugsweise etwa 500 nm, tiefgeätzt wurde.
15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass beim epitaktischen Wachstum ein Randwinkel in den Zellen des Feldes eingestellt wird, der ein Überwachsen durch die p- Emitterschicht ermöglicht.
16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Verfahrensparameter des Tiefätzvorganges derart vorgegeben werden, dass flache Emitterschichten erreicht werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass in einem eigenen Prozessschritt der Wafer mit einer Photolackschicht bedeckt wird,... in der der anodenseitige Emitterbereich mit wenigstens einem Zellenfeld dicht belegt ist .
EP05717007A 2004-03-11 2005-03-11 Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung Withdrawn EP1723680A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004012047 2004-03-11
PCT/EP2005/051111 WO2005088728A1 (de) 2004-03-11 2005-03-11 Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
EP1723680A1 true EP1723680A1 (de) 2006-11-22

Family

ID=34895260

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05717007A Withdrawn EP1723680A1 (de) 2004-03-11 2005-03-11 Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung

Country Status (3)

Country Link
EP (1) EP1723680A1 (de)
DE (1) DE102005011703A1 (de)
WO (1) WO2005088728A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220727A (ja) * 1990-01-26 1991-09-27 Mitsubishi Electric Corp 半導体装置
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
DE19713980C2 (de) * 1997-04-04 1999-03-18 Siemens Ag Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
SE9701724D0 (sv) * 1997-05-09 1997-05-09 Abb Research Ltd A pn-diode of SiC and a method for production thereof
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
SE0002179D0 (sv) * 2000-06-13 2000-06-13 Abb Research Ltd A method for producing a pn-junction
AU2002367561A1 (en) * 2001-07-12 2003-09-16 Mississippi State University Self-aligned transistor and diode topologies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005088728A1 *

Also Published As

Publication number Publication date
DE102005011703A1 (de) 2005-09-29
WO2005088728A1 (de) 2005-09-22

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE112010005626B4 (de) Halbleitervorrichtung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015202121B4 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102011113549A1 (de) Ein Halbleiterbauelement mit einem Dotierstoffgebiet in einem Halbleiterkörper und ein Verfahren zur Herstellung eines Dotierstoffgebiets in einem Halbleiterkörper
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
EP3970195A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE112017002912T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
DE102007005347A1 (de) Halbleitervorrichtung
DE102014019927B3 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE112016004981T5 (de) Siliciumcarbid-halbleitervorrichtung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE112013000866T5 (de) SiC Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060829

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20070531

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20071011