DE102005011703A1 - pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung - Google Patents

pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102005011703A1
DE102005011703A1 DE200510011703 DE102005011703A DE102005011703A1 DE 102005011703 A1 DE102005011703 A1 DE 102005011703A1 DE 200510011703 DE200510011703 DE 200510011703 DE 102005011703 A DE102005011703 A DE 102005011703A DE 102005011703 A1 DE102005011703 A1 DE 102005011703A1
Authority
DE
Germany
Prior art keywords
emitter
trough
diode
layer
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510011703
Other languages
English (en)
Inventor
Wolfgang Bartsch
Heinz Dr. Mitlehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiCED Electronics Development GmbH and Co KG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Priority to DE200510011703 priority Critical patent/DE102005011703A1/de
Publication of DE102005011703A1 publication Critical patent/DE102005011703A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Abstract

Bei einer pn-Diode auf SiC-Basis mit Avalanche-Verhalten, enthaltend eine Anode und eine Kathode, und dazwischen liegenden n- und p-leitenden Schichten mit pn-Übergang wird ein Zellenfeld (22) durch wenigstens eine muldenartige Ausprägung (22ik) realisiert. Vorzugsweise ergibt sich eine Struktur dicht angeordneter Zellen. Beim zugehörigen Herstellungsverfahren erfolgen folgende Verfahrensschritte: Auf dem Wafer wird eine n-dotierte Schicht epitaktisch aufgewachsen, anschließend erfolgt das Aufwachsen einer p-dotierten Schicht, wobei in einem weiteren Schritt eine Tiefätzung der Zellenfeldbereiche mit vorbestimmter Tiefe erfolgt.

Description

  • Die Erfindung bezieht sich auf eine pn-Diode auf SiC-Basis gemäß dem Oberbegriff des Patentanspruches 1. Daneben bezieht sich die Erfindung auch auf ein Verfahren zur Herstellung einer solchen pn-Diode.
  • Hochsperrende pn-Dioden aus Siliciumcarbid (SiC, USp > 3 kV) sind gekennzeichnet durch einen sehr flachen Emitter (d < 600 nm), wenn dieser typischerweise durch eine Aluminium(Al)-Implantation hergestellt wird, und durch große lokale Felder, die im Bereich der Raumladungszone nahe der Oberfläche auftreten. Bei geeigneter Randterminierung, wie es beispielsweise in der US 5,712,502 A beschrieben ist, treten die Feldspitzen zwar im Volumen direkt unterhalb des Übergangs Anode/Rand auf, bleiben aber lokal eng begrenzt. Durch das Ausheilen der implantierten Gebiete mit ihren z. T. sehr hohen Dotierungen bei Temperaturen um 1600°C, auf jeden Fall unter 2000°C, kommt es zur Ausbildung von sog. „Step-Bunching-Linien" im Bereich der implantierten anodenseitigen Emittergebiete an der Oberfläche. Auch eine Abweichung von den stöchiometrischen Verhältnissen an der Oberfläche infolge der hohen Ausheiltemperaturen wegen der unterschiedlichen Dampfdruckeigenschaften von Silizium und Kohlenstoff kann erhalten werden.
  • Für einen sehr guten ohmschen Kontakt und eine hohe Emittereffizienz wird eine sehr große Dotierkonzentration an Akzeptoren im oberflächennahen Emitterbereich benötigt, typischerweise zwischen 1∙1019 und 5∙1019 cm-3, was infolge der beschriebenen Umlagerungseffekte bei den großen Ausheiltemperaturen zu inhomogener lateraler Dotierung führen kann. Dies kann einen sog. „Punch Through" der Raumladungszone mit katastrophalem Durchbruch bei hohen Sperrspannungen zur Folge haben.
  • Die Ausbeute der Dioden hängt damit stark von derartig materialbedingten Inhomogenitäten ab, die zu unterschiedlich starkem „Step Bunching" mit räumlich unterschiedlichen Dotierstoffverteilungen führen können.
  • In der deutschen Patentanmeldung 10 2004 012046.3-33 der Anmelderin mit gleicher Priorität und der Bezeichnung „Halbleiterbauelement, insbesondere Diode und zugehöriges Herstellungsverfahren" wird eine pn-Diode mit Avalanche-Stromverhalten beschrieben, bei der eine Anode und eine Kathode sowie dazwischen liegende p- und n-dotierte Schichten mit einem pn-Übergang vorhanden sind. Dabei liegt zur Realisierung der pn-Diode mit Avalanche-Verhalten in einer dünnen Schicht unterhalb der der Anode zugewandten p-dotierten Schicht die Konzentration der n-Dotierung gebietsweise über der Konzentration der n-Dotierung in der n-dotierten Schicht. Es wird dort ein Zellenfeld zur Aufnahme der Avalanche-Ströme gebildet. Zellenfelder mit Emittern können durch bekannte Implantier- oder Epitaxial-Technologien hergestellt werden.
  • Zur Herstellung einer für hochsperrende Dioden auf SiC-Basis geeigneten, robusten Emittertechnologie, die zudem die lokalen, am Anodenrand auftretenden Feldspitzen aufhebt, wird in der Patentanmeldung 10 2004 012046.3-33 im Einzelnen vorgeschlagen, großflächig an vielen Stellen Feldüberhöhungen unter der Anode zu verteilen. Die Nutzung der Epitaxialtechnologie zur Herstellung von p-dotierten Emittern löst das Problem aber nicht vollständig, da erstens zur Herstellung der sog. JTE(Junction Termination Extension)-Bereiche mindestens eine zusätzliche Implantation mit anschließendem Ausheilschritt notwendig ist, und zweitens zur Erzielung eines hinreichend guten ohmschen Kontaktes eine „Kontakt-Implantation" im Bereich des p-Emitters mit einem Ausheilschritt bei hoher Temperatur erfolgen muss.
  • Die Zielvorstellung, eine Sperrspannungsausbeute mit robustem Avalanche bei gleichzeitig hoher Emittereffizienz zu errei chen, ist bei SiC-basierten pn-Dioden noch nicht zuverlässig gelöst.
  • Aufgabe der Erfindung ist es daher, eine neue pn-Diode auf SiC-Basis mit Avalanche-Verhalten zu schaffen, die letztere Zielvorstellung erreicht, und zugehörige Verfahren zu deren Herstellung anzugeben.
  • Die Aufgabe ist bezüglich der pn-Diode der eingangs genannten Art erfindungsgemäß durch die Merkmale des Patentanspruches 1 gelöst. Das zugehörige Herstellungsverfahren ist im Patentanspruch 8 angegeben. Weiterbildungen der pn-Diode und des zugehörigen Herstellungsverfahrens sind Gegenstand der abhängigen Ansprüche.
  • Durch die Erfindung wird im Emitterbereich der Diode ein Zellenfeld mit wenigstens einer muldeartigen Ausprägung geschaffen. Vorteilhafterweise ist dabei ein strukturierter pn-Übergang mit Verrundungen gebildet. An derartigen Verrundungen kommt es zur Ausprägung von Feldmaxima. Zur Herstellung solcher strukturierter Emitter können bekannte Technologien eingesetzt werden, insbesondere Epitaxial- oder aber Ionenimplantationsverfahren. Wesentlich ist bei den Alternativen eine Ätzung mit Maskentechnik, um die erfindungsgemäß nicht planaren Oberflächen zu erreichen.
  • Aus der DE 198 24 514 A1 war es zwar bereits bekannt, dass bei Dioden im Bereich des pn-Überganges ein bestimmter Krümmungsradius um einen Eckabschnitt der p-Anodenzone oder der p-Ringzone vorhanden ist, womit die Durchbruchfestigkeit infolge der Konzentration des elektrischen Feldes an diesen Abschnitten – verglichen mit denjenigen eines planaren pn-Überganges – verringert wird. Dadurch kann es infolge der Stromkonzentration lokal zu einem unerwünschten Lawinendurchbruch kommen.
  • Bei der Erfindung wird letzteres Phänomen gezielt zum Erreichen eines Avalanche-Verhaltens ausgenutzt. Durch die mulden artige Ausprägung des Emitters ergeben sich in regelmäßiger Anordnung eine vorgegebene Anzahl von Orten mit maximalem E-Feld, wobei nunmehr die Avalanche-Spannung gezielt über die Krümmung einerseits und Dotierung andererseits vorgegeben werden kann.
  • Besonders vorteilhaft ist bei der Erfindung, dass eine Methodik unabhängig von der Art der p-Emitterherstellung verwendbar ist. In erster Linie kommt eine Ionenimplantationstechnologie in Frage, deren Prozessschritte erprobt sind. Auch bei Anwendung der Epitaxialtechnologie zur Herstellung des p-Emitters wird üblicherweise der Reaktor beim Aufwachsen von n-dotierter Basis und Übergang zu p-dotiertem Emitter gewechselt, um prozessbedingte Verunreinigungen und damit unerwünschte Dotierprofil-Inhomogenitäten zu vermeiden. Damit ist eine Unterbrechung des prozesstechnischen Ablaufs nach der Herstellung der n-dotierten Basis im Allgemeinen gegeben.
  • Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbeispielen anhand der Zeichnung in Verbindung mit den Patentansprüchen. Es zeigen
  • 1 den Querschnitt durch eine Anordnung für erfindungsgemäße pn-Dioden mit dem ersten Teilschritt der Zellenätzung und
  • 2 einen zu 1 entsprechenden Querschnitt der fertigen pn-Diode nach einer Emitter- und Randimplantation.
  • Es soll eine pn-Diode auf der Basis von Siliciumcarbid mit geeignetem Avalanche-Verhalten hergestellt werden. Eine solche Diode ist in der oben zitierten, gleichzeitig eingereichten Parallelanmeldung der Anmelderin im Einzelnen beschrieben. Wesentlich ist dabei ein Zellenfeld mit Emitterbereichen, die eine Konzentration der n-Dotierung größer als im entgegengesetzt liegenden n-Bereich haben. Die Emitterbereiche liegen unterhalb der Anode im p-dotierten Bereich.
  • Zur Herstellung einer solchen pn-Diode können die üblichen Prozessschritte der Halbleitertechnologie angewandt werden. Diese Prozesse sind insbesondere das epitaktische Aufwachsen spezifischer Schichten auf einem Wafer und/oder das Einbringen von Emittern durch Implantation. Weiterhin das Ätzen, insbesondere auch Tiefätzen, über eine Maskentechnik.
  • Gemäß 1 besteht das Zwischenprodukt einer pn-Diode aus einer Kathode 1 und mit darauf aufgebrachten Siliciumcarbid-Schichten. Diese beinhalten im Wesentlichen einen Wafer 10 mit einer darauf epitaktisch aufgewachsenen n-dotierten Schicht 11. An der Oberfläche der Schicht 11 befinden sich in 1 bereits muldenartige Ausprägungen 22ik mit i=1–m, k=1–n, die durch Zellätzung herstellbar sind.
  • Es wird vorteilhafterweise eine regelmäßige Struktur 22 gebildet. Die Anode ist in 1 nicht dargestellt. Als Anode wird nach Herstellung des Emitters gemäß 2 eine äußere Schicht 2 auf die Struktur 22 aufgebracht. Die Herstellung des Emitters erfolgt alternativ durch bekante Implantations- oder Epitaxialtechnologien.
  • Die Diodenstruktur kann beispielsweise dadurch in geeigneter Weise hergestellt werden, dass in einem ersten Prozessschritt der Wafer 10, der gemäß 1 mit der hinreichend dicken, n-dotierten Epitaxieschicht 11 versehen ist, mit einer weiteren Epitaxieschicht beschichtet wird, in der die n-Dotierung erhöhte Werte hat. Die Dicke der Epitaxieschicht ist dabei durch die gewünschte Sperrspannung festgelegt.
  • Die Epitaxieschicht wird mit einer Photolackschicht bedeckt, in der der anodenseitige Emitterbereich mit Zellenfeldern dicht belegt ist.
  • Die Größe der Zellenfelder sollte entsprechend den technologischen Möglichkeiten möglichst klein sein: Beispielsweise ist die Kantenlänge 5 μm bis 100 μm, typischerweise 50 μm, wobei der Abstand der verrundeten Zellenfelder im Emitterbereich im Bereich von 10 bis 1000 μm, typischerweise 100 μm, beträgt.
  • Es wird somit ein gleichmäßiger Flächenbedeckungsgrad des Emitterbereiches von 1 bis 80 %, typischerweise um 50 %, mit diesen Zellen erzielt, je nach Größe des gesamten Emitterbereiches.
  • Es schließt sich als nächster Schritt eine Tiefätzung der Zellenfeldbereiche mit einer vorbestimmten Tiefe im Bereich von 10 % bis 50 % an, typischerweise 25 %, der vorgesehenen Dicke des p-dotierten Emitters, was in 2 verdeutlicht ist. Unabhängig von der anzuwendenden Verfahrenstechnologie ist dabei wesentlich, dass ein strukturierter Emitter mit pn-Übergang zur n-leitenden Schicht gebildet wird.
  • Bei Anwendung der Implantationstechnologie ist zur Herstellung eines implantierten und anschließend ausgeheilten Emitters mit einer Implantationstiefe von z.B. 500 nm eine Tiefätzung im Bereich von 50 bis 250 nm, typischerweise von 125 nm, durchzuführen.
  • Bei Anwendung der Epitaxialtechnologie mit einer typischen Emitterdicke von z.B. 2 μm muss dagegen im Bereich von 200 nm bis zu 1000 nm, typischerweise bei 500 nm, tiefgeätzt werden.
  • Zum Zellätzen wird eine bekannte Markierungstechnologie verwendet. Die verwendete Lackdicke zur Tiefätzung bemisst sich daher am jeweiligen Anwendungsfall. Je nach Verfahren (RIE = Rapid Ion Etching, IBE = Ion Beam Etching) sind Lackdicken zwischen 1 μm und 3 μm vorzusehen.
  • Bei Verwendung der Epitaxialtechnologie zur Herstellung des p-Emitters ist das Tiefätzverfahren so einzustellen, dass ein „Böschungswinkel" in den Zellen des Feldes erhalten wird, der ein Überwachsen durch den p-Emitter ermöglicht. Dies wird durch die Verfahrensparameter des Tiefätzverfahrens und/oder geringe Selektivität der Ätzraten für Lack und SiC erreicht.
  • Nach der Tiefätzung wird der verbliebene Lack in jedem Falle durch nasschemische und/oder trockene Verfahren entschichtet. Dabei ist eine rückstandslose Entfernung des Lackes möglich.
  • Auf die 1 wurde oben bereits eingegangen. Während das Ergebnis der Vorbehandlung der n-Basis schematisch gezeigt ist, werden durch die nachfolgenden Emitter-Implantationen oder Emitter-Überwachsungen diese Zellenfelder abgebildet. Dies führt zu einer vertikal und lateral gekrümmten Struktur des pn-Überganges im Emitterbereich, was anhand 2 schematisch verdeutlicht wird.
  • Durch die beschriebene Strukturierung des Emitterbereiches bewirkt man Feldüberhöhungen an den Umrandungen der tiefer gelegten Zellenfelder im Bereich des Emitters und eine Feldentlastung in denjenigen Umrandungsbereichen, die der JTE am nächsten benachbart zu liegen kommen. Damit wird der Avalanche-Strom flächenmäßig und somit robust – weil gleichmäßig an vielen Punkten verteilt – ausgelöst.
  • Ein weiterer beachtenswerter Effekt des beschriebenen Zellenfeldes liegt darin, dass die Ausbildung der „Step-Bunching"-Linien und Umlagerungen, die durch die nach wie vor notwendige hohe Ausheiltemperatur der Implantation verursacht werden, an den Zellengrenzen gestoppt wird, da diese Umrandungsgrenzen Relaxationszentren für diese Umlagerungen darstellen. Es kann beobachtet werden, dass die Dichte der „Step-Bunching"-Linien bzw. die Umlagerungen im Bereich der tiefer gelegten Felder deutlich reduziert ist, oder sogar zum Verschwinden gebracht werden kann. Dies hat eine homogene Dotierkonzentration auch im hochdotierten Emitterbereich zur Folge. Die Konsequenz ist eine verbesserte Emittereffizienz und eine kontrollierte Raumladungszone im p-Emitter.
  • Schließlich liegt ein weiterer Vorteil der Anordnung darin, dass die üblicherweise durch Strom/Temperatur-Belastungen ausgelösten, störenden Umlagerungen im Langzeitbetrieb durch die Strukturierung behindert werden, da die Zellenumrandungen auch in diesem Falle als Relaxationszentren wirken.
  • Die vorstehend beschriebene pn-Diode und das zugehörige Herstellungsverfahren haben den Vorteil einer hohen Ausbeute und der Zuverlässigkeit der so hergestellten SiC-Bauelemente. Dabei ist ein Nachweis der Zellenfelder in einfacher Weise optisch möglich.

Claims (17)

  1. pn-Diode auf SiC-Basis mit Avalanche-Verhalten, umfassend eine Anode und eine Kathode und dazwischen liegenden n- und p-leitenden Schichten mit pn-Übergang, und mit einem implantierten Emitterbereich, gekennzeichnet durch Ausprägung des Emitterbereiches (22) als wenigstens eine Mulde (22ik , i=1–m, k=1–n), die einen strukturierten pn-Übergang mit Krümmungsradius (23a, 23b) in der Muldenstruktur bildet.
  2. pn-Diode nach Anspruch 1, dadurch gekennzeichnet, dass der strukturierte pn-Übergang rückseitige Krümmungsbereiche enthält.
  3. pn-Diode nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der strukturierte pn-Übergang Verrundungen (23a, 23b, ...) enthält.
  4. pn-Diode nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens eine muldenartige Ausprägung Teil eines Zellenfeldes mit einzelnen Zellen (22ik , i=1–m, k=1–n) ist.
  5. pn-Diode nach Anspruch 4, dadurch gekennzeichnet, dass die Zellen (22ik , i=1–m, k=1–n) des Zellenfeldes (22) eine Kantenlänge von etwa 5 μm bis 100 μm, vorzugsweise 50 μm, aufweisen und dass der Abstand der verrundeten Zellenfelder im Emitterbereich eine Ausdehnung von 10 bis 1000 μm, vorzugsweise 100 μm, hat.
  6. pn-Diode nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass im Zellenfeld (22) ein gleichmäßiger Flächenbedeckungsgrad des Emitterbereiches von 1 bis 80 %, vorzugsweise 50 %, mit den einzelnen Zellen (22ik , i=1–m, k=1–n) erzielt wird.
  7. pn-Diode nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Randabschluss (30) vorhanden ist, dessen maximale Feldstärke im ganzen Randbereich kleiner als die Feldstärke im Krümmungsbereich (23ik ) der Zellenfelder (22ik ) ist.
  8. Verfahren zum Herstellen einer pn-Diode nach Anspruch 1 oder einem der Ansprüche 2 bis 7, unter Verwendung eines n-dotierten Wafers aus Siliciumcarbid mit Kathode und einer darauf epitaktisch aufgewachsenen n-dotierten Schicht (Epi-Schicht) vorgegebener n-Konzentration, mit folgenden Verfahrensschritten nach dem Aufwachsen der Epi-Schicht: – in der oberen Grenzfläche der Epi-Schicht (11) wird wenigstens eine muldenartige Ausprägung eingebracht, wozu – in einem ersten Schritt eine Tiefätzung der Zellenfeldbereiche (22) mit vorgegebener Tiefe erfolgt, – anschließend erfolgt die Ausbildung des muldenartigen Emitters (22ik ) mit der Anode (2).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Tiefätzung in einem Bereich von 10 % bis 50 %, vorzugsweise von 25 % der vorgesehenen Dicke des p-dotierten Emitters erfolgt.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Ausbildung des muldenartigen Emitters (22ik ) eine Implantationstechnologie angewandt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass bei einer Implantationstiefe von etwa 500 nm eine Tiefätzung im Bereich von 50 bis 250 nm, vorzugsweise 125 nm, durchgeführt wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Ausheilung der implantierten Gebiete im Rand- und/oder Emitterbereich erfolgt.
  13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Ausbildung des muldenartigen Emitters (22ik ) eine Epitaxialtechnologie angewandt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass durch epitaktischen Aufwachsen einer Emitterschicht von etwa 2 μm erzeugt wird, wobei vorher im Bereich von 200 nm bis 1000 nm, vorzugsweise etwa 500 nm, tiefgeätzt wurde.
  15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass beim epitaktischen Wachstum ein Randwinkel in den Zellen des Feldes eingestellt wird, der ein Überwachsen durch die p-Emitterschicht ermöglicht.
  16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Verfahrensparameter des Tiefätzvorganges derart vorgegeben werden, dass flache Emitterschichten erreicht werden.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass in einem eigenen Prozessschritt der Wafer mit einer Photolackschicht bedeckt wird, in der der anodenseitige Emitterbereich mit wenigstens einem Zellenfeld dicht belegt ist.
DE200510011703 2004-03-11 2005-03-11 pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung Withdrawn DE102005011703A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510011703 DE102005011703A1 (de) 2004-03-11 2005-03-11 pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004012047 2004-03-11
DE102004012047.1 2004-03-11
DE200510011703 DE102005011703A1 (de) 2004-03-11 2005-03-11 pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102005011703A1 true DE102005011703A1 (de) 2005-09-29

Family

ID=34895260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510011703 Withdrawn DE102005011703A1 (de) 2004-03-11 2005-03-11 pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung

Country Status (3)

Country Link
EP (1) EP1723680A1 (de)
DE (1) DE102005011703A1 (de)
WO (1) WO2005088728A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220727A (ja) * 1990-01-26 1991-09-27 Mitsubishi Electric Corp 半導体装置
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
DE19713980C2 (de) * 1997-04-04 1999-03-18 Siemens Ag Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
SE9701724D0 (sv) * 1997-05-09 1997-05-09 Abb Research Ltd A pn-diode of SiC and a method for production thereof
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
SE0002179D0 (sv) * 2000-06-13 2000-06-13 Abb Research Ltd A method for producing a pn-junction
JP4234016B2 (ja) * 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ

Also Published As

Publication number Publication date
WO2005088728A1 (de) 2005-09-22
EP1723680A1 (de) 2006-11-22

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE112010005626B4 (de) Halbleitervorrichtung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102015202121B4 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102007010095A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102015114429B4 (de) Partikelbestrahlungsgerät, Strahlmodifikatorvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Junctionabschlussextensionszone
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE112015004492T5 (de) Halbleitervorrichtung
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102014118559A1 (de) Verfahren zum herstellen eines halbleiterbauelementes mit einem abgeschrägten randabschluss
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee