DE102007010095A1 - Halbleitervorrichtung und deren Herstellungsverfahren - Google Patents

Halbleitervorrichtung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE102007010095A1
DE102007010095A1 DE102007010095A DE102007010095A DE102007010095A1 DE 102007010095 A1 DE102007010095 A1 DE 102007010095A1 DE 102007010095 A DE102007010095 A DE 102007010095A DE 102007010095 A DE102007010095 A DE 102007010095A DE 102007010095 A1 DE102007010095 A1 DE 102007010095A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
semiconductor device
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007010095A
Other languages
English (en)
Inventor
Yoshiyuki Hino Yonezawa
Daisuke Kishimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Publication of DE102007010095A1 publication Critical patent/DE102007010095A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung und deren Herstellungsverfahren werden geschaffen. In der Halbleitervorrichtung wird ein Halbleitersubstrat (1) aus Siliziumcarbid im zentralen Bereich auf seiner einen Hauptoberflächenseite mit einer epitaktischen Schicht aus Siliziumcarbid oder Galliumnitrid als einer Halbleiterschicht (2) versehen, die eine Dicke hat, die mindestens zur Verhinderung des Spannungsdurchbruchs notwendig ist. Weiterhin hat das Halbleitersubstrat (1) auf seiner anderen Hauptoberflächenseite eine Vertiefung (101) an einer Position, die dem zentralen Bereich zugewandt ist, und einen unterstützenden Teil (103), der den Boden (102) der Vertiefung (101) umgibt und die Seitenfläche der Vertiefung (101) bildet. Die Vertiefung (101) wird durch Bearbeitung, wie z. B. Trockensätzen gebildet. Die Halbleitervorrichtung kann, obwohl das Halbleitersubstrat (1) zur Erzielung eines niedrigen Durchlasswiderstands dünner gemacht wurde, die Festigkeit des Halbleitersubstrats aufrechterhalten, so dass man die Häufigkeit des Brechens eines Wafers in einem Waferbearbeitungsprozess reduzieren kann.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, wie etwa einen vertikalen MOSFET (Metalloxid-Feldeffekttransistor), einen IGBT (Bipolartransistor mit isolierter Gateelektrode), einen Bipolartransistor oder eine Diode, deren hauptsächliches Material Siliziumcarbid oder Galliumnitrid ist. Im Besonderen bezieht sich die Erfindung auf eine Halbleitervorrichtung, die ein Halbleitersubstrat nutzt, dessen Form einen Teil des Widerstandes des Halbleitersubstrats im Durchlasswiderstand der Halbleitervorrichtung verringert, und auf ein Herstellungsverfahren der Vorrichtung.
  • Für Leistungshalbleiter-Vorrichtungen, welche die Steuerung hoher Frequenzen und hoher Leistung ausüben, werden derzeit hauptsächlich Halbleiter aus Silizium (nachstehend manchmal als „Si" bezeichnet) verwendet. Jedoch macht es der Bandabstand (verbotene Bandbreite) eines Siliziumhalbleiters, der in der Größenordnung von 1.1eV ist, manchmal unmöglich, die Silizium verwendende Halbleitervorrichtung in einer Umgebung mit hoher Temperatur oder Strahlenbelastung einzusetzen.
  • Siliziumcarbid ist ein kristallines Material mit einer höheren Wärmeleitfähigkeit als Silizium, das physikalisch, chemisch und thermisch stabil ist. Zusätzlich ist z.B. der Bandabstand von 4H-SiC als einem von vielen Polytypen 3,25eV, was verglichen mit den 1,12eV von Silizium etwa dreimal größer ist. Dies macht die elektrische Feldstärke, die einen Spannungsdurchbruch bei Siliziumcarbid hervorruft (2 bis 4 MV/cm), ungefähr um eine Größenordnung höher als die bei Silizium (0,3 MV/cm). Daher ist Siliziumcarbid besonders hervorragend als Material für eine Halbleitervorrichtung geeignet, für die Stabilität verlangt wird, wenn sie in einer Anwendung bei hohen Spannungen oder in einer Hochtemperaturumgebung betrieben wird.
  • In einer Leistungshalbleitervorrichtung ist der Durchlasswiderstand umgekehrt proportional zur dritten Potenz der elektrischen Feldstärke, die einen Durchbruch der Isolierung hervorruft, und verringert sich proportional zum Umgekehrten der Ladungsträgermobilität. Daher kann sich z.B. der Durchlasswiderstand in einem Siliziumcarbid-Substrat im Vergleich zum Durchlasswiderstand eines Silizium-Halbleitersubstrats auf einige Hundertstel zu reduzieren, obwohl die Ladungsträgermobilität in Siliziumcarbid niedriger ist als die in Silizium-Halbleitern. Bis heute sind Leistungshalbleiter-Vorrichtungen mit verschiedenen Strukturen von Leistungshalbleitervorrichtungen, wie etwa Dioden, Transistoren und Thyristoren, experimentell unter Verwendung von Siliziumcarbid gefertigt worden, wovon ein Teil gegenwärtig bereits in Gebrauch ist (JP-A-2005-5428).
  • In der Zwischenzeit wird beispielsweise für einen Leistungshalbleiter, wie z.B. einen vertikalen MOSFET oder einen IGBT mit Hauptmaterial Silizium, ein FZ-Si Wafer als sein Halbleitersubstrat verwendet. In diesem Fall wird, um den Beitrag der Driftschicht zum Durchlasswiderstand zu verringern, der Wafer geschliffen, um die Dicke der Driftschicht auf das für die Spannungsdurchbruchsfestigkeit erforderliche Minimum zu bingen. Solch ein Wafer-Verdünnungsprozess zum Schleifen eines Wafers wurde bereits entwickelt. Die Dicke der die Durchbruchspannung festlegenden Driftzone wird abhängig von den physikalischen Eigenschaften eines Halbleitermaterials festgelegt. Beispielsweise ist für Silizium die Dicke ungefähr 70μm für eine Durchbruchspannung von 600V und ungefähr 100μm für eine Durchbruchspannung von 1200V.
  • In der Entwicklung eines Herstellungsprozesses einer Halbleitervorrichtung, die Siliziumcarbid verwendet, ist eines der Ziele der Entwicklung, eine Technologie einzuführen, einen dünnen Wafer zu bearbeiten, der auf die für die Durchbruch-Spannungsfestigkeit minimal notwendige Dicke verdünnt wurde, beispielsweise einen Wafer mit der Dicke in der Größenordnung von 70μm. Daher schreitet die Technologie zu einem beträchtlichen Ausmaß in Aspekten wie der Verbesserung der Handhabung für dünne Wafer fort (Zusammenfassung in der JP-A-2005-260267).
  • Bezüglich einer Halbleitervorrichtung, die Siliziumcarbid verwendet, ist eine Erfindung bekannt, in der zur Verminderung des Durchlasswiderstands eine Halbleiterebene auf dem Siliziumcarbid-Substrat abgeschieden wird, bevor das Substrat geschliffen wird, um eine Dicke von 200μm oder weniger zu erreichen (Zusammenfassung in der JP-A-2004-22878). Jedoch offenbart das Patent nur eine Halbleitervorrichtung, deren Substratdicke von 400μm auf ungefähr 200μm reduziert wurde, sowie deren Herstellungsverfahren ohne genaue Erklärung der unteren Grenzen der Dicke des Substrats. In der ersten Ausführungsform, die im Dokument beschrieben wurde, wird zur Herstellung einer Schottky-Diode eine 10μm dicke, epitaktisch gewachsene Schicht auf einem Siliziumcarbidsubstrat aufgetragen, bevor Borionen implantiert werden, um eine dotierte Schicht zu erzeugen, auf der eine Elektrode geformt wird. Wird das offengelegte Herstellungsverfahren verwendet, um die Dicke des Substrats dünner als 200μm, beispielsweise eine Dicke von 100μm oder 50μm, zu machen, so werden wie im Herstellungsprozess zur Bearbeitung von Silizium Defekte, wie etwa Brechen des Substrats vorhergesagt. Daher wird ausdrücklich, obwohl im Dokument eine Halbleitervorrichtung mit einer Dicke des Substrats von 200μm oder weniger beschrieben ist, nur ein Herstellungsverfahren offengelegt, das die Dicke des Substrats durch Schleifen auf ungefähr 200μm bringt.
  • In einer Halbleitervorrichtung mit Siliziumcarbid oder Galliumnitrid als Hauptmaterial ist die Lawinendurchbruchspannung höher als bei einer Halbleitervorrichtung, die Silizium verwendet. Deshalb kann die Dicke des den Spannungsdurchbruch blockierenden Bereichs in einem MOSFET oder IGBT mit der Auslegung auf eine Durchbruchspannung von 600V bis 1200V ungefähr 10μm oder weniger sein.
  • Der Volumenwiderstand von derzeit verfügbaren Substraten aus Siliziumcarbid mit niedrigem Widerstand ist höher als der eines Siliziumsubstrats. Beispielsweise sind im Fall von Silizium Wafer mit einem Volumenwiderstand von weniger als 0,001Ωcm verfügbar. Im Gegensatz dazu sind im Fall von Siliziumcarbid nur Wafer mit einem Widerstand im Bereich von 0,02 bis 0,01 Ωcm nutzbar, deren Widerstand also mindestens zehnmal so hoch ist wie der eines Siliziumwafers.
  • Zusätzlich gibt es, wenn eine Halbleitervorrichtung mit dem Hauptmaterial Galliumnitrid hergestellt wird, Schwierigkeiten, ein Einkristallsubstrat aus Galliumnitrid zu erhalten. Deshalb wird ein Verfahren angewandt, bei der eine Halbleiterschicht aus Galliumnitrid durch heteroepitaktisches Wachstum auf einem Substrat aus Siliziumcarbid oder Saphir geformt wird.
  • Hier kann der Anteil des Widerstandes des Siliziumcarbidsubstrats am Durchlasswiderstand einfach bestimmt werden. Der Anteil wird über einen MOSFET berechnet, der durch Verwendung eines Siliziumcarbidsubstrats mit niedrigem Volumenwiderstand in einer derzeit verfügbaren Größe hergestellt wurde, auf dem eine epitaktische Schicht aus Siliziumcarbid oder Galliumnitrid zum Aufwachsen gebracht wurde. Es sei der Volumenwiderstand des Substrats 0,01 Ωcm und seine Dicke 500μm. Auf der Deckfläche des Substrats wird eine Halbleiterschicht, die der MOS-Gate-Bereich wird, epitaktisch zum Aufwachsen gebracht. Da das Siliziumcarbidsubstrat, das der Drain-Bereich wird, eine Dicke hat, die ungefähr gleich der originalen Dicke von 500μm ist, berechnet sich der Widerstand des Substrats zu ungefähr 0,5mΩcm2. Da der typische Durchlasswiderstand eines MOSFET mit Siliziumcarbid als Hauptmaterial derzeit 10mΩcm2 ist, ist der Anteil des Widerstandes des Siliziumcarbidsubstrats (Drain-Bereich) am Durchlasswiderstand etwa 5%. Wenn das Substrat den Drain-Bereich oder den Kollektor-Bereich einer vertikalen Leistungshalbleitervorrichtung formt, soll der Widerstand des Substrats etwa 5% des Durchlasswiderstandes in dem Bereich sein.
  • Derzeit ist der größte Teil des Durchlasswiderstandes eines MOSFET der Kanalwiderstand. Verbesserungen in der Mobilität des Kanals lassen es erwarten, dass die Zahl von 10mΩcm2 halbiert oder mehr als halbiert wird. Angenommen, dass die Kanalmobilität verdoppelt wird, wird der Anteil des Widerstandes des Substrats zum Durchlasswiderstand etwa 10%. Weitere Verbesserungen der Kanalmobilität werden den Anteil des Widerstandes des Substrats weiter erhöhen. Deshalb wird die Verringerung des Widerstandes des Substrats als wichtig erachtet.
  • Jedoch ist der Volumenwiderstand von derzeit verfügbarem Siliziumcarbidsubstrat in der Größenordnung von 0,01Ωcm und dessen Verringerung erfordert weitere technologische Entwicklung mit den zu erwartenden Schwierigkeiten.
  • Unter Berücksichtigung der vorhergehend beschriebenen Situation wird auch bei der Herstellung eines vertikalen Leistungshalbleiters mit Siliziumcarbid oder Galliumnitrid als dessen Hauptmaterial angenommen, dass die Schaffung eines Prozesses zur Verdünnung eines Substrats oder eines Wafers irgendwann zur Verringerung des Durchlasswiderstandes wie im Fall von Silizium unabdingbar wird.
  • In einer Halbleitervorrichtung mit Siliziumcarbid oder Galliumnitrid als Hauptmaterial kann, wie vorhergehend beschrieben, eine Durchbruchspannung von ungefähr 1000V mit einer Dicke des den Spannungsdurchbruch blockierenden Bereichs von ungefähr 10μm erreicht werden. Deshalb kann zur Verringerung des Durchlasswiderstandes ein Herstellungsverfahren erdacht werden, bei dem ein Substrat aus Siliziumcarbid, wie in einem Siliziumprozess, beispielsweise auf eine Größenordung von 10μm Dicke verdünnt wird, was notwendig ist, um die Durchbruchspannung zu blockie ren. Jedoch kann bei einem Versuch, ein Halbleitersubstrat oder einen Wafer in die Größenordnung von 10μm abzuschleifen, das Auftreten von Defekten wie Bruch und Absplitterung sowie die Erzeugung einer enormen Anzahl von Partikeln nicht verhindert werden. Deshalb wird die Einführung eines hervorragenden Herstellungsprozesses als schwierig angesehen. In einer Silizium-Halbleitervorrichtung ist die Dicke des den Spannungsdurchbruch blockierenden Bereichs 70μm für 600V und 100μm für 1200V. Dies ermöglicht den Prozess der Verdünnung der gesamten Oberfläche eines Wafers.
    •
  • Die Erfindung wurde unter Berücksichtigung des Standes der Technik und dessen Probleme gemacht. Der Erfindung liegt das Problem zugrunde, den Durchlasswiderstand einer Halbleitervorrichtung mit einer Halbleiterschicht aus Siliziumcarbid oder Galliumnitrid auf einem Halbleitersubstrat zu verringern und eine Halbleitervorrichtung mit einem Aufbau, der in der Lage ist, die Festigkeit eines Halbleitersubstrats beizubehalten und die Häufigkeit des Auftretens von Rissbildung in einem Waferprozess zu reduzieren, auch wenn das Substrat zur Verringerung des Durchlasswiderstandes verdünnt wurde, sowie ein Herstellungsverfahren der Halbleitervorrichtung zu schaffen.
  • Die Lösung der Aufgabe ergibt sich aus Patentanspruch 1 und 12. Unteransprüche beziehen sich auf bevorzugte Ausführungsformen der Erfindung, wobei auch andere Kombinationen von Merkmalen als die beanspruchten möglich sind.
  • Gemäß der Erfindung kann das Problem durch eine Halbleitervorrichtung gelöst werden, welche ein Halbleitersubstrat und eine Halbleiterschicht aus Siliziumcarbid oder Galliumnitrid aufweist, mit einer Dicke, die mindestens notwendig ist, um den Spannungsdurchbruch zu blockieren. Das Halbleitersubstrat ist auf dem zentral gelegenen Teil einer seiner Hauptoberflächen mit der Halbleiterschicht ausgestattet. Weiterhin hat das Halbleitersubstrat auf seiner anderen Hauptoberfläche eine dem zentralen Teil zugewandte Vertiefung und einen stützenden Teil, der den Boden der Vertiefung umgibt und die Seitenfläche der Vertiefung bildet. Durch die Ausbildung solch einer Vertiefung im Halbleitersubstrat, welches ein Teil des aktiven Bereichs der Halbleitervorrichtung wird und einen großen. Anteil am Durchlasswiderstand einnimmt, und durch Verringerung des Abstandes zwischen der Halbleiterschicht und der Bodenfläche der Vertiefung kann der Durchlasswiderstand der Vorrichtung verringert werden. Weiterhin kann durch Bildung eines unterstützenden Teils das Auftreten von Defekten, wie etwa Bruch des Substrats in einem Halbleiterprozess, verhindert werden.
  • Eine derartige Halbleitervorrichtung kann wie folgt gezeigt werden:
    Eine erste Halbleitervorrichtung ist eine Vorrichtung wie etwa ein MOSFET oder eine Schottky-Diode, nämlich eine Halbleitervorrichtung, in der das Halbleitersubstrat und die Halbleiterschicht einem ersten Leitfähigkeitstyp entsprechen und in dem Boden der Vertiefung ein Bereich des ersten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher als in der Halbleiterschicht ist. Eine zweite Vorrichtung ist eine Vorrichtung wie etwa ein IGBT, nämlich eine Halbleitervorrichtung, in der das Halbleitersubstrat und die Halbleiterschicht einem ersten Leitfähigkeitstyp entsprechen und in dem Boden der Vertiefung ein Bereich eines zweiten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher als in der Halbleiterschicht ist. Eine dritte Vorrichtung ist eine andere Art von IGBT, nämlich eine Halbleitervorrichtung, in der das Halbleitersubstrat einem zweiten Leitfähigkeitstyp entspricht, die Halbleiterschicht einem ersten Leitfähigkeitstyp entspricht und in dem Boden der Vertiefung ein Bereich des zweiten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher als in der Halbleiterschicht ist. Weiterhin kann eine vierte Vorrichtung als ein weiterer IGBT beispielhaft erläutert werden, nämlich eine Vorrichtung, in der im Boden der Vertiefung zwischen der Halbleiterschicht und dem Bereich des zweiten Leitfähigkeitstyps ein Bereich des ersten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher als in der Halbleiterschicht ist.
  • Hier können der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp in dieser Reihenfolge ein n-Typ und ein p-Typ sein und umgekehrt können sie der p-Typ und der n-Typ in dieser Reihenfolge sein.
  • Für das Halbleitersubstrat wird geeigneterweise ein Halbleitersubstrat aus Siliziumcarbid verwendet. Überdies erlaubt die Verwendung eines Einkristall-Substrats aus Siliziumcarbid, dass die Halbleiterschicht aus einer epitaktischen Schicht aus Siliziumcarbid oder einer heteroepitaktischen Schicht aus Galliumnitrid ist.
  • Das Halbleitersubstrat hat geeigneterweise eine Form, in der der Boden des Halbleitersubstrats mit einer Dicke von 1 μm bis 50μm gebildet wird und zusätzlich der unterstützende Teil des Halbleitersubstrats mit einer Dicke von 200μm bis 500μm gebildet wird.
  • Die Halbleiterschicht in der Erfindung schließt jede beliebige Halbleiterschicht, die auf einem Halbleitersubstrat durch epitaktisches Wachstum gebildet wurde, und jede Halbleiterschicht ein, die Teil eines Halbleitersubstrats ist. Unabhängig davon, welche Ausgestaltung die Halbleiterschicht annimmt, wird der Boden geeigneterweise mit einer Dicke von 1 μm bis 50μm gebildet.
  • Die Halbleiterschicht wird geeigneterweise mit einer ebenen Struktur zur Verhinderung des Spannungsdurchbruchs als ihrer Struktur zur Verhinderung des Spannungsdurchbruchs ausgestattet. Weiterhin werden das Halbleitersubstrat und die Halbleiterschicht geeigneterweise auch mit einer Mesa-Graben-Struktur als ihrer Struktur zur Verhinderung des Spannungsdurchbruchs ausgestattet.
  • Die Halbleitervorrichtung gemäß der Erfindung wird durch ein Verfahren hergestellt, das den ersten Schritt des Bildens einer Halbleiterschicht in dem zentralen Bereich auf einer Hauptoberflächenseite eines Halbleitersubstrats aus entweder Siliziumcarbid oder Galliumnitrid mit einer Dicke, die mindestens notwendig ist, um den Spannungsdurchbruch zu verhindern, und den zweiten Schritt des Bildens einer Vertiefung auf der anderen Hauptoberflächenseite in einer Position, die dem zentralen Bereich zugewandt ist, sowie eines stützenden Teils, der den Boden der Vertiefung umgibt und die Seitenfläche der Vertiefung bildet, umfasst. Hier wird für das Halbleitersubstrat günstigerweise ein einkristallines Substrat aus Siliziumcarbid verwendet, um die Halbleiterschicht durch epitaktisches Wachstum oder heteroepitaktisches Wachstum zu bilden. Ein Einkristall aus Siliziumcarbid hat verschiedene Arten von Polytypen. Für die Anwendung in einer Leistungshalbleitervorrichtung wird günstigerweise 4H-SiC oder 6H-SiC verwendet. Bezüglich der Reihenfolge des ersten und des zweiten Schrittes ist beides möglich, zum Einem wird der zweite Schritt nach dem ersten Schritt ausgeführt und zum Anderen werden der erste und der zweite Schritt in umgekehrter Reihenfolge ausgeführt. Zusätzlich können vor oder nach entweder dem ersten oder dem zweiten Schritt andere Weiterverarbeitungsschritte durchgeführt werden.
  • Der zweite Schritt des Bildens einer Vertiefung beinhaltet günstigerweise wenigstens einen abtragenden Prozess, ausgewählt aus Trockenätzen oder Partikelstrahlen.
  • Es ist günstig, dass nach dem zweiten Schritt Ionenimplantation und aktivierendes Tempern der implantierten Ionen auf der anderen Hauptoberfläche des Halbleiters ausgeführt werden, und insbesondere ist günstig, dass das aktivierende Tempern günstigerweise durch Lasertempern durchgeführt wird. Die Methode ist leistungsfähig, um um die Vertiefung herum eine Zone mit einer hohen Dotierstoffdichte wie einen Drain-Bereich zu bilden, wenn ein Halbleitersubstrat mit einer niedrigen Dotierstoffdichte verwendet wird. Mit Verwendung des Lasertemper-Verfahrens können die implantierten Dotierstoffatome aktiviert werden, ohne die gesamte Halbleitervorrichtung während des Herstellungsprozesses auf eine hohe Temperatur zu erwärmen.
  • Gemäß der Erfindung ist der Aufbau einer Halbleitervorrichtung so vorgesehen, dass das Halbleitersubstrat auf dem zentralen Bereich einer seiner Oberflächen mit einer Halbleiterschicht aus Siliziumcarbid oder Galliumnitrid mit einer Dicke, die mindestens notwendig ist, um den Spannungsdurchbruch zu verhindern, versehen ist. Weiterhin ist das Halbleitersubstrat auf seiner anderen Hauptoberfläche mit einer dem zentralen Bereich zugewandten Vertiefung sowie einem stützenden Teil versehen, der den Boden der Vertiefung umgibt und die Seitenfläche der Vertiefung bildet. Dies kann den Durchlasswiderstand der Halbleitervorrichtung verkleinern. Weiterhin kann der Aufbau der Halbleitervorrichtung mit dem stützenden Teil um die Vertiefung die Häufigkeit des Bruches des Wafers im Herstellungsprozess verringern.
  • 1 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 1 der Erfindung während seiner Herstellung;
  • 2 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 1 der Erfindung, nachdem die Vertiefung auf der rückseitigen Oberfläche des Substrats im Herstellungsschritt nach dem in 1 gezeigten Schritt gebildet wurde;
  • 3 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 1 der Erfindung im letzten Schritt des Herstellungsprozesses, bei dem eine Drain-Elektrode auf der Unterseite des Wafers gebildet wird;
  • 4 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 2 der Erfindung während seiner Herstellung;
  • 5 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 2 der Erfindung, nachdem die Vertiefung auf der rückseitigen Oberfläche des Substrats im Herstellungsschritt nach dem in 4 gezeigten Schritt gebildet wurde;
  • 6 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 2 der Erfindung in einem Zustand, in dem der Drain-Bereich auf der Unterseite des Wafers unter Einschluss der Vertiefung in einem Herstellungsschritt nach dem in 5 gezeigten Schritt gebildet wird; und
  • 7 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs nach Beispiel 2 der Erfindung im letzten Schritt des Herstellungsprozesses, bei dem eine Drain-Elektrode auf der Oberfläche des Drain-Bereiches gebildet wird.
  • Im Folgenden werden die Halbleitervorrichtung und ihr Herstellungsverfahren gemäß der Erfindung unter Bezugnahme auf die Zeichnungen erläutert. Die Erfindung ist, sofern sie nicht sinngemäß davon abweicht, nicht auf die Beschreibungen der nachgenannt erklärten Beispiele beschränkt.
    •
  • 1 bis 3 sind schematische Schnittansichten, die die Schritte im Herstellungsprozess eines vertikalen Trench-MOSFETs nach Beispiel 1 der Erfindung mit Siliziumcarbid als seinem Hauptmaterial zeigen. 4 bis 7 sind schematische Schnittansichten, die die Schritte in der Herstellung eines vertikalen Trench-MOSFETs nach Beispiel 2 der Erfindung mit Siliziumcarbid als seinem Hauptmaterial zeigen.
  • Beispiel 1
  • In Beispiel 1 wird eine Halbleitervorrichtung erläutert, die durch Aufwachsen einer Halbleiterschicht aus Siliziumcarbid auf einem Halbleitersubstrat aus Siliziumcarbid geformt wurde.
  • In 1 bis 3 werden schematische Schnittansichten eines vertikalen Trench-MOSFETs in der Reihenfolge der Herstellungsschritte gezeigt. Im Folgenden werden die Erläuterungen gemäß der Reihenfolge der Herstellungsschritte gegeben.
  • 1 zeigt eine schematische Schnittansicht des Hauptteils eines vertikalen Trench-MOSFETs während seiner Herstellung durch einen gebräuchlichen Prozess. Der Aufbau des MOSFET ist der einer gebräuchlichen Trench-Gate-Bauform. In den folgenden Erläuterungen bezeichnet die „obere Oberfläche" die Oberfläche auf der oberen Seite in Richtung des in der Schnittansicht gezeichneten Pfeils und die „untere Oberfläche" bezeichnet umgekehrt die Oberfläche der unteren Seite. Die untere Oberflächenseite entspricht der anderen Hauptoberfläche des Halbleitersubstrats, auf deren Seite, gemäß der Erfindung, die Vertiefung gebildet wird.
  • In 1 sind in einem aktiven Bereich 7, in dem der effektive Strom fließt, nur drei Streifen-Trenches als MOS-Strukturen dargestellt. 1 ist jedoch eine schematische Darstellung, und in der Realität sind je Baustein mehrere hundert bis mehrere tausend Streifen in einem Abstand von mehreren 10 Mikrometern angeordnet.
  • Das Herstellungsverfahren der Struktur nach 1 wird im Folgenden erklärt:
    Ein Wafer aus einkristallinem Siliziumcarbid mit einer Dicke von 500μm, einer Hauptoberfläche der (11 2 20) Ebene und einem Widerstand von 0,01 Ωcm wird hergestellt. Der Wafer wird ein n+-Typ-Halbleitersubstrat 1. Der Polytyp des Wafers ist 4H und die Dotierstoffdichte ungefähr 1×1019cm–3. Auf der oberen Oberfläche des Substrats 1 wird eine Halbleiterschicht aus Siliziumcarbid mit einer Dotierstoffdichte von 1×1016cm–3 und einer Dicke von 10μm durch epitaktisches Wachstum gebildet. Die Halbleiterschicht wird eine n–-Typ-Halbleiterschicht 2 (eine Driftschicht). Danach werden durch epitaktisches Wachstum, in dieser Reihenfolge, eine Schicht aus Siliziumcarbid, die ein n-Typ-Pufferbereich 3 ist, mit einer Dotierstoffdichte von 1×1017cm–3 und einer Dicke von 0,4μm, eine Schicht aus Siliziumcarbid, die ein p-Wannenbereich 4 ist, mit einer Dotierstoffdichte von 2×1017cm–3 und einer Dicke von 1.0μm, und eine Schicht aus Siliziumcarbid, die ein n+-Typ-Source-Bereich 5 ist, mit einer Dotierstoffdichte von 1×1018cm–3 und einer Dicke von 0,5μm gebildet.
  • Der Halbleiter, dessen Schichten alle in dieser Art gebildet wurden, wird für eine Stunde pyrogener Oxidation bei 1100°C ausgesetzt, um einen Schutzoxidfilm (nicht gezeigt) mit einer Dicke in der Größenordnung von 50nm auf der Oberfläche des Substrats zu bilden.
  • Im Anschluss daran wird auf der Oberfläche des Schutzoxides ein Aluminiumfilm (nicht gezeigt) durch Sputtern abgeschieden, so dass seine Dicke 0,5μm wird. Der abgeschiedene Aluminiumfilm wird dann in einem fotolithographischen Prozess strukturiert. Auf diese Weise wird eine Aluminiummaske erzeugt: Unter Benutzung der Maske wird ICP-Ätzen (induktiv gekoppeltes Plasmaätzen) unter Benutzung von SF6-Gas und O2-Gas ausgeführt, um die Gräben 14 zu bilden. Danach werden die Aluminiummaske und der Schutzoxidfilm entfernt.
  • Daran anschließend wird an den inneren Wänden der Gräben 14 eine Gate-Isolationsschicht gebildet. Da die Seitenwand jedes der Gräben 14 aus Siliziumcarbid besteht, kann das Verfahren zur Bildung der Gate-Isolationsschicht aus Verfahren wie einem thermischen Oxidationsverfahren, einem Verfahren zur Bildung einer Oxidschicht aus einer dünnen Schicht aus amorphem Silizium oder Polysilizium und einem Verfahren zur Bildung einer Gate-Isolationsschicht wie einer HTO-Schicht (Hochtemperaturoxid-Schicht), einer Siliziumnitrid-Schicht oder einer ferroelektrischen Schicht, ausgewählt werden.
  • Danach können in den Prozessschritten zur Bildung dotierter Polysilizium-Elektroden 16, p+-Bereichen 17, einer lagenverbindenden Isolationsschicht 18, einer Source-Elektrode 19 und einer Drain-Elektrode 20, wie in 3 dargestellt, die gleichen Prozessschritte wie die in einem bekannten Herstellungsprozess eines Trench-MOSFET angewendet werden.
  • Die Siliziumcarbidschichten 3 bis 5, die durch das vorangehende epitaktische Wachstum gebildet wurden, können statt durch epitaktisches Wachstum auch durch Ionenimplantation und aktivierendes Tempern gebildet werden.
  • Nachdem die Halbleiterschicht 2 und jede der Siliziumcarbidschichten 3 bis 5 auf der oberen Oberfläche des Halbleitersubstrats 1 gebildet sind, wird um den aktiven Bereich 7 jeder Halbleitervorrichtung herum ein den Spannungsdurchbruch blockierender Bereich gebildet. Von der oberen Oberfläche des Substrats aus werden durch eine Dicing-Technik Gräben gebildet, von denen jeder eine Tiefe bis zum Substrat 1 hat. Die Innenseite jedes dieser Gräben wird mit einer CVD-Oxidschicht gefüllt, um die Oberfläche eines Mesa-Grabens zu schützen. Danach wird die obere Oberfläche des Substrats nach Bedarf durch ein Material wie Polyimid, Abdecklack oder eine Schutzschicht geschützt.
  • Als Nächstes wird unter Bezugnahme auf 2 ein Verfahren gemäß der Erfindung zur Bildung einer Vertiefung 101 auf der unteren Oberfläche, das heißt auf der anderen Hauptoberfläche des Siliziumsubstrats, erklärt.
  • Die Vertiefung 101 wird durch Abtragen eines Bereiches der unteren Oberfläche des Substrats 1, der gegenüber der MOS-Struktur in dem zentralen Bereich der oberen Oberfläche liegt und der Teil des aktiven Bereichs 7 ist, gebildet, so dass die Dicke eines übrig bleibenden, dünnen Bereiches 8 des Substrats 1 in der Größenordnung von 1 bis 50μm wird. In einem Bereich, der dem Bereich 6 der den Spannungsdurchbruch verhindernden Struktur gegenüberliegt und einen Boden 102 der Vertiefung 101 umgibt, bleibt der Wafer in seiner ursprünglichen Dicke zur Bildung eines unterstützenden Teils 103 erhalten. Ein Bereich der Vertiefung 101, der vom dünnen Bereich 8 zum dicken, unterstützenden Teil 103 verläuft, das heißt ein Bereich, der den Boden 102 der Vertiefung 101 umgibt und die Seitenfläche der Vertiefung 101 bildet, hat gewöhnlich eine gewisse Neigung, wobei die Neigung jedoch vom Verfahren zur Bildung der Vertiefung 101 abhängig ist.
  • In diesem Schritt wird in einem Bereich, der dem Bereich 6 der den Spannungsdurchbruch verhindernden Struktur entspricht, auf der unteren Oberfläche des Substrats 1 die Oberfläche des Wafers mit dem außenringartigen, unterstützenden Teil 103 belassen. In dem Bereich innerhalb des unterstützenden Teils 103 ist der Boden 102 der Vertiefung 101 als Oberfläche des dünnen Bereiches 8 zu sehen. Wie in 2 gezeigt, hat das Substrat 1 einen U-förmigen Querschnitt, wobei der dünne Bereich 8 zwischen den unterstützenden Teilen 103 gehalten wird. Der Einfachheit halber wird solch eine Form nachstehend als „Membranstruktur" bezeichnet. Wird die untere Oberfläche des gesamten Wafers nach diesem Schritt betrachtet, so wird ein Gittermuster wahrgenommen.
  • Durch die Membranstruktur wird, obwohl der Wafer den dünnen Bereich 8 mit einer Dicke in der Größenordnung von 1 bis 50μm hat, der Wafer durch den unterstützenden Teil 103 mit einer Dicke von 500μm verstärkt. Dies verringert den Anteil der Wafer, die in ihrem Herstellungsprozess brechen.
  • Hinsichtlich der Dicke des dünnen Bereiches 8 gibt es mit der derzeitigen Prozesstechnologie Schwierigkeiten, die untere Oberfläche des Wafers vom in 1 gezeigten Zustand zum in 2 gezeigten Zustand mit einer Streuung der Dicke in dem dünnen Bereich 8 in der Größenordnung von 1 μm in der Waferebene abzutragen. Für eine Dicke des dünnen Bereiches 8 von weniger als 1μm wird die Steuerung der Schichtdicke schwierig. Weiterhin stellt eine Dicke von weniger als 0,1μm eine Gefahr dar, minderwertige elektrische Eigenschaften wie schlechte Verhinderung des Spannungsdurchbruchs im Punch-Through-Betriebszustand zu verursachen. Deshalb wird die untere Grenze der Dicke erstrebenswerterweise mit 1 μm angenommen.
  • Nachfolgend wird die obere Grenze der Dicke des dünnen Bereiches 8 erläutert. Die Grenze wird unter Berücksichtigung der elektrischen Eigenschaften einer Halbleitervorrichtung bestimmt.
  • Es sei angenommen, dass das n+-Typ-Halbleitersubstrat 1 mit einem Volumenwiderstand von 0,01 Ωcm so abgetragen wird, dass es eine Dicke von 50μm hat. Dann wird der Durchlasswiderstand des Substrats 0,05mΩcm2. Dies entspricht 0,5% des typischen Durchlasswiderstandes eines heutigen MOSFET von 10mΩcm2. Selbst wenn die Kanalbeweglichkeit auf das Doppelte erhöht wird, nimmt der Durchlasswiderstand des Substrats 1 daher nur 1% des typischen Durchlasswiderstandes ein. Obwohl der dünne Bereich 8 des n+-Typ-Halbleitersubstrats 1 eine Dicke von 50μm hat, hat dies daher keinen großen Einfluss auf die elektrischen Eigenschaften der Vorrichtung. Die Dicke liegt in einem ausreichend steuerbaren Bereich in der Prozesstechnologie. Es wird erwartet, dass in Zukunft die Verringerung des Durchlasswiderstandes durch eine Verbesserung der MOS-Kanalbeweglichkeit und eine Verkleinerung der MOS-Strukturen mit der Verringerung des Durchlasswiderstandes, die infolge des Dünnerwerdens des dünnen Bereichs durch eine Verbesserung der Prozessgenauigkeit erreicht wird, auf gleichem Niveau konkurrieren wird.
  • Der Bereich der den Spannungsdurchbruch verhindernden Struktur 6 auf der oberen Oberfläche sowie die Vertiefung 101 auf der unteren Oberfläche, die beide in 2 gezeigt sind, können durch eines der drei unten beschriebenen Verfahren gebildet werden.
  • Ein erstes Verfahren ist das Verfahren, einen Trockenätzer wie einen RIE (reaktiver Ionenätzer) und einen Plasmaätzer einzusetzen. Das Verfahren ist, wie das zur Bildung von Gräben, ein Verfahren, das Ätzen mit einer Ätzmaske durchzuführen, die auf einem Bereich ausgebildet wird, auf dem kein Ätzen gestattet wird. In den letzten Jahren hat sich die Prozessgenauigkeit eines Trockenätzers verbessert, so dass sie kleiner oder gleich +/–5% der Schichtdicke ist. Wird jedoch ein Substrat einer Dicke in der Größenordnung von 500μm auf eine Dicke von 1 bis 50μm abgetragen, so werden große Mengen von Abfallprodukten produziert und die Ätzzeit verlängert. Eine verlängerte Ätzzeit macht es erforderlich, die Möglichkeit der Verschlechterung der Maske in Betracht zu ziehen, mit der anfänglich an dem unterstützenden Teil geätzt wird.
  • Ein zweites Verfahren ist ein Sandstrahlverfahren, in dem das Schleifen durch mechanisch herausgeschleuderte Teilchen durchgeführt wird. Im Vergleich zum Verfahren der Nutzung eines Trockenätzers ist die Belastung einer Verarbeitungsanlage wegen der niedrigeren Verarbeitungszeit geringer. Jedoch macht es die Steuerbarkeit der Bearbeitung in der Tiefenrichtung schwierig, das Substrat bis zu einer Dicke herab in eine Größenordnung von 1 μm zu bearbeiten. Deshalb ist die Sandstrahlmethode für die Herstellung günstig anzuwenden, welche die Dicke des dünnen Bereichs in die Größenordnung von 20 bis 50μm bringt. In dem Verfahren wird die Streuung der Dicke manchmal groß. Deshalb muss die Größenordnung der Streuung berücksichtigt werden.
  • Ein drittes Verfahren ist das Verfahren, einen FIB (fokussierten Ionenstrahl) zu verwenden. Wie in dem als zweites Verfahren genutzten Sandstrahlverfahren liegt dem Verfahren die Abtragung des Ziels durch mechanisch herausgeschleuderte Teilchen zugrunde. Durch die Verwendung eines Ionenstrahls kann eine höhere Genauigkeit als bei der Verwendung des Sandstrahlens erzielt werden. Jedoch benötigt die Verwendung eines Ionenstrahls, wie die Verwendung eines Trockenätzers, eine längere Verarbeitungszeit. Die verlängerte Verarbeitungszeit hat manchmal eine Verarmung der Ionenquelle zur Folge. Deshalb müssen Maßnahmen bezüglich dieser Verarmung in Betracht gezogen werden.
  • Die Verfahren der Bildung der Vertiefung sind nicht auf die drei oben beschriebenen Verfahren beschränkt. Ferner können mehrere der Verfahren kombiniert werden. Beispielsweise kann, nachdem eine grobe Abtragung durch Partikelstrahlen erfolgt ist, die feine Abtragung durch die Benutzung eines Ionenstrahls oder eines Trockenätzers durchgeführt werden.
  • Da Siliziumcarbid chemisch stabil ist, ist derzeit keine praktisch anwendbare Lösung bekannt, um Siliziumcarbid zu lösen. Die Entdeckung solch einer Lösung wird ein Konzept zur Bildung der Vertiefung durch nasschemisches Ätzen ermöglichen.
  • 3 zeigt eine schematische Schnittansicht des Hauptteils des vertikalen Trench-MOSFETs in seinem Endzustand.
  • Nach Bildung der in 2 gezeigten Membranstruktur wird auf der unteren Oberfläche ein Metall, welches die Drain-Elektrode wird, durch Sputtern oder Aufdampfung aufgebracht, wodurch man eine in 3 gezeigte Querschnittform erhält. Daran anschließend wird im Zentrum der CVD-Oxidschicht, die den Bereich 6 der den Spannungsdurchbruch verhindernden Struktur auf der oberen Oberfläche des Substrats bildet, ein Dicing-Trennvorgang durchgeführt, um aus dem Wafer die Bausteine der Halbleitervorrichtungen auszuschneiden. Hierbei schneidet die Klinge einer Trennvorrichtung den Wafer in dem 500μm dicken Bereich. Dies belässt dem Wafer genügend mechanische Stabilität, um kein Brechen oder Absplittern des Wafers mit den damit einhergehenden Problemen zu verursachen.
  • In dem vertikalen Trench-Gate-MOSFET, der in Beispiel 1 der Ausführungsform gezeigt ist, ist es wünschenswert, die Hauptoberfläche des Wafers wie oben beschrieben als (11 2 0) Ebene zu nehmen oder eine dieser entsprechende Ebene (a-Ebene), wobei die Seitenwandoberfläche des Trench-Gates ferner als (03 3 8) Ebene genommen wird. Wird die Seitenwandfläche als Ebene verwendet, so kann die Kanalmobilität verbessert werden.
  • Durch den oben beschriebenen Prozess kann ein MOSFET erhalten werden, in dem das n-Typ-Halbleitersubstrat in dem aktiven Bereich als dem zentralen Bereich auf seiner einen Hauptoberflächenseite (der oberen Oberfläche) mit einer n-Typ-Halbleiterschicht aus Siliziumcarbid versehen ist, die eine Dicke von 10μm hat, was notwendig ist, um den Spannungsdurchbruch zu verhindern, und die durch epitaktisches Wachstum gebildet ist. Weiterhin hat das Halbleitersubstrat auf seiner anderen Hauptoberflächenseite (der unteren Oberfläche) die Vertiefung an einer dem zentralen Bereich zugewandten Position sowie einen unterstützenden Teil, der den Boden der Vertiefung umgibt und die Seitenfläche der Vertiefung bildet. In einem MOSFET entsprechen das Halbleitersubstrat und die Halbleiterschicht demselben Leitfähigkeitstyp und der Boden der Vertiefung ist in einem Bereich im Halbleitersubstrat enthalten, dessen Dotierstoffdichte höher ist als die der Halbleiterschicht.
  • In Beispiel 1 wurden die Erläuterungen mit einem MOSFET des n-Kanal-Typs als Beispiel ausgeführt. Jedoch kann, falls nötig, der MOSFET auch mit vertauschtem n-Typ und p-Typ bereitgestellt werden. Ferner kann die Halbleitervorrichtung statt eines MOSFETs auch eine der Vorrichtungen, wie etwa ein IGBT, ein GTO-Thyristor, eine p-n Diode oder eine Schottky-Diode sein. Beispielsweise kann ein Trench-Gate-IGBT durch Bildung eines p+-Bereichs durch Ionenimplantation in den Boden der Vertiefung oder durch Ersetzung des n+-Typ-Substrats 1 durch ein p+-Typ-Substrat hergestellt werden. Der IGBT kann mit einem Aufbau erstellt werden, in dem eine n+-Typ-Siliziumcarbidschicht zwischen dem p+-Typ-Substrat und den n–-Typ-Halbleiterschichten vorgesehen wird.
  • Ferner kann in Beispiel 1 die oben erklärte Bearbeitung, die auf der unteren Oberflächenseite des Halbleitersubstrats durchgeführt wird, obwohl ein Trench-Gate-MOSFET als Beispiel genommen wurde, auch auf einen MOSFET mit planarem Gate angewendet werden. Obwohl in dem Bereich 6 der den Spannungsdurchbruch verhindernden Struktur eine Mesa-Struktur verwendet wurde, kann auch eine andere den Spannungsdurchbruch verhindernde Struktur, wie ein Schutzring oder ein STI(Shallow Trench Isolation), gebildet werden.
  • Beispiel 2
  • In Beispiel 1 ist das n+-Typ-Substrat 1 mit niedrigem Widerstand als n+-Typ-Drain-Bereich auf der unteren Oberfläche des Substrats gebildet. Demgegenüber kann auch ein n–-Typ-Wafer mit hohem Widerstand und mit einem danach auf der unteren Oberfläche gebildeten n+-Typ-Drain-Bereich mit niedrigem Widerstand verwendet werden. In Beispiel 2 wird eine Halbleitervorrichtung erläutert, die man dadurch erhält, dass ein Teil des Halbleiters aus Siliziumcarbid hergestellt wird, das als Halbleiterschicht vorgesehen wird, und damit einhergehend ein Drain-Bereich durch Ionenimplantation gebildet wird.
  • Der Halbleiter hat die folgenden Vorteile.
  • Erstens wird ein Drain-Bereich gebildet, nachdem die Vertiefung auf der unteren Oberfläche des Substrats gebildet wurde. Daher gibt es keine Schwierigkeiten, die Dicke des dünnen Bereichs durch das Verarbeitungsverfahren aus Beispiel 1 zu steuern.
  • Zweitens kann ein n+-Typ-Drain-Bereich gebildet werden, der einen niedrigeren Widerstand als marktübliche n+-Typ-Substrate und eine hohe Steuerbarkeit der Dotierstoffdichte hat.
  • Im Folgenden wird der Herstellungsprozess der Halbleitervorrichtung aus Beispiel 2 mit Bezug auf 4 bis 7 erklärt.
  • 4 ist eine schematische Schnittansicht, die den Hauptteil der Halbleitervorrichtung im Verlauf seiner Herstellung zeigt, wobei das n+-Typ-Halbleitersubstrat 1 und die n–-Typ-Halbleiterschicht 2 des vertikalen Trench-MOSFET aus Beispiel 1 durch ein n–-Typ-Halbleitersubstrat 1' aus Siliziumcarbid mit hohem Widerstand ersetzt ist. Ein Wafer mit einer Dotierstoffdichte von 1×1016cm–3 oder höher, der das Substrat 1' wird, wird vorbereitet. Abgesehen davon wird die MOS-Struktur und die Struktur zur Verhinderung des Spannungsdurchbruchs in derselben Art wie jene in Beispiel 1 gebildet.
  • 5 ist eine schematische Schnittansicht, die einen Zustand zeigt, nachdem eine Vertiefung auf der unteren Oberfläche des Substrats 1' gebildet wurde. Eine Membranstruktur, welche die Vertiefung 201 und den unterstützenden Teil 203 beinhaltet, kann durch dasselbe Verfahren wie jenes in Beispiel 1 gebildet werden. Diesmal wird der obere Teil des Substrats 1', bei dem keine Vertiefung 201 und kein unterstützender Teil 203 gebildet wurde, die Halbleiterschicht 2'. Die Tiefe der Vertiefung 201 und die Dicke der Halbleiterschicht 2' sind durch die Konstruktions-Durchbruchspannung des MOSFET bestimmt.
  • Danach wird, wie in 6 gezeigt, ein n+-Typ-Drain-Bereich 1'' gebildet. In die untere Oberfläche des Wafers, die einen Boden 202 der Vertiefung 201 einschließt, werden Stickstoffatome (N) implantiert. Zur Aktivierung der implantierten Ionen, um den Leitfähigkeitstyp der unteren Oberfläche des Wafers zum n+-Typ zu machen, wird aktivierendes Tempern durchgeführt, beispielsweise durch Laserbestrahlung. Wird die Aktivierung bei erhöhter Temperatur durchgeführt, so erfordert Siliziumcarbid eine hohe Temperatur von 1500°C oder mehr. Bei einer so hohen Temperatur durchgeführtes Tempern zerstört die MOS-Struktur, die auf der oberen Oberfläche gebildet wurde. Die Laserbestrahlung jedoch kann zur Aktivierung nur die Temperatur des n+-Typ-Drain-Bereichs 1'' auf der unteren Oberfläche erhöhen, ohne die obere Oberfläche hoher Temperatur auszusetzen. Deshalb ist Tempern durch Laserbestrahlung zu bevorzugen.
  • Anschließend daran wird, wie in 7 gezeigt, auf der Oberfläche des Drain-Bereichs 1'' ein Metail, welches eine Drain-Elektrode wird, durch Sputtern oder Aufdampfen gebildet, wodurch man eine MOSFET-Struktur erhält. Die Auswahl der Richtung der Kristallebene des Wafers sowie das Dicing-Verfahren zum Schneiden und Trennen des Wafers zu Chips sind dieselben wie diejenigen in Beispiel 1.
  • Durch die obige Bearbeitung kann ein MOSFET erhalten werden, bei dem das Halbleitersubstrat und die Halbleiterschicht denselben Leitfähigkeitstyp haben und der auf dem Boden der Vertiefung einen Bereich mit einer höheren Dotierstoffdichte als die Halbleiterschicht hat.
  • Die Halbleitervorrichtung kann auch als eine Vorrichtung wie z.B. ein IGBT statt eines MOSFETs hergestellt werden. Beispielsweise erlaubt die Ersetzung des n+-Typ-Drain-Bereichs durch einen p+-Typ-Drain-Bereich die Vorrichtung als Trench-Gate-IGBT herzustellen. Der IGBT kann so gebildet werden, dass er eine Struktur hat, in der eine n+-Typ-Siliziumcarbidschicht zwischen dem p+-Typ-Drain-Bereich und dem n–-Typ-Halbleitersubstrat hergestellt wird.
  • Beispiel 3
  • In jeder der Vorrichtungen in Beispiel 1 und Beispiel 2 wurde die MOS-Struktur auf der oberen Oberfläche zuerst geformt, bevor die untere Oberfläche des Substrats bearbeitet wurde. Ebenso wird, wenn ein Leistungshalbleiter mit Silizium als Hauptmaterial hergestellt wird, falls die gesamte Oberfläche des Wafers Masse ist, die Bearbeitung in derselben Reihenfolge ausgeführt. Der wesentliche Grund ist, dass der Wafer, der bis auf eine Dicke von 70 bis 100μm herunter geschliffen wurde, leicht Zerbrechen und Absplitterung verursacht, was seine Handhabung so schwierig macht, dass es wünschenswert ist, den Schleifprozess in dem letztmöglichen Arbeitsgang durchzuführen.
  • Im Gegensatz dazu wird bei der in den Beispielen 1 und 2 erklärten Membranstruktur nur der Bereich des Wafers abgetragen, der die Vertiefung wird, und der Bereich, der der unterstützende Teil wird, dick gelassen. Der dicke Bereich hat die Funktion einer Verstärkung, um den Wafer mit einer solchen mechanischen Stabilität auszustatten, dass er der üblichen Verarbeitung standhält.
  • Deshalb kann in jedem der Beispiele 1 und 2 die Verarbeitung auch in einer Reihenfolge ausgeführt werden, bei der, nachdem der Wafer vorbereitet ist, zuerst die Membranstruktur mit der Vertiefung und dem unterstützenden Teil auf der unteren Oberfläche gebildet wird und die MOS-Struktur daran anschließend auf der oberen Oberfläche gebildet wird.
  • Beispiel 4
  • In den Beispielen 1 bis 3 ist es wichtig, bei Bildung der Vertiefung auf der unteren Oberfläche des Substrats die Überwachung der Dicke des dünnen Bereichs durchzuführen, um die Verarbeitungsvorrichtung zu steuern.
  • Als Verfahren zur Überwachung der Dicke des dünnen Bereichs wird bevorzugt das folgende Verfahren verwendet:
    • (1) Materialien wie Siliziumcarbid und Galliumnitrid sind für Lichtstrahlen fast aller Wellenlängen des sichtbaren Bereichs transparent, mit der Ausnahme des Bereichs von Blau bis Ultraviolett mit kurzen Wellenlängen. Deshalb kann während des Abtragens der unteren Oberfläche die Dicke des dünnen Bereichs dadurch überwacht werden, dass Licht im sichtbaren bis infraroten Bereich projiziert wird und die Interferenz mit der reflektierten Lichtwelle beobachtet wird. Das Verfahren wird in breitem Umfang bei CMP (Chemical Mechanical Polishing) angewendet und ermöglicht eine genaue Steuerung der Schichtdicke, wenn es zur Überwachung der Dicke eines dünnen Wafers eingesetzt wird.
    • (2) Im Fall der Verwendung von Galliumnitrid, wenn die Abscheidung der Schicht durch epitaktisches Wachstum durchgeführt wird, wird in breitem Umfang eine ELOG-Technik (Epitaxial Lateral Over Growth) unter Verwendung einer Maske angewendet. Es wird erwartet, dass die Technologie in Zukunft auch für das epitaktische Wachstum von Siliziumcarbid angewendet wird.
  • Im Allgemeinen wird ELOG so ausgeführt, dass Maskenmaterial in der Materialmasse eingebettet belassen wird. Deshalb kann das Maskenmaterial, während die untere Oberfläche des Substrats bearbeitet wird, als Marker verwendet werden. Und zwar ist es während des Abtragens der unteren Oberfläche erst dann notwendig, die Bearbeitung zu stoppen, wenn das Maskenmaterial freigelegt wird. Dies kann die Steuerbarkeit der Dicke des dünnen Bereichs verbessern.

Claims (20)

  1. Halbleitervorrichtung, enthaltend: ein Halbleitersubstrat (1, 1'); und eine Halbleiterschicht (2, 2') aus entweder Siliziumcarbid oder Galliumnitrid mit einer Dicke, die mindestens notwendig ist, um einen Spannungsdurchbruch zu verhindern, wobei das Halbleitersubstrat (1, 1') in dem zentralen Bereich auf seiner einen Hauptoberfläche mit der Halbleiterschicht (2, 2') versehen ist und auf seiner anderen Hauptoberfläche eine Vertiefung (101, 201) an einer dem zentralen Bereich zugewandten Position hat, und einen unterstützenden Teil (103, 203), der den Boden der Vertiefung (101, 201) umgibt und die Seitenfläche der Vertiefung (101, 201) bildet.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') und die Halbleiterschicht (2, 2') einem ersten Leitfähigkeitstyp entsprechen und in dem Boden (102, 202) der Vertiefung (101, 201) ein Bereich des ersten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher ist als diejenige in der Halbleiterschicht (2, 2').
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') und die Halbleiterschicht (2, 2') einem ersten Leitfähigkeitstyp entsprechen und in dem Boden (102, 202) der Vertiefung (101, 201) ein Bereich eines zweiten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher ist als diejenige in der Halbleiterschicht (2, 2').
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') einem zweiten Leitfähigkeitstyp entspricht, die Halbleiterschicht (2, 2') einem ersten Leitfähigkeitstyp entspricht und in dem Boden (102, 202) der Vertiefung (101, 201) ein Bereich eines zweiten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher ist als diejenige in der Halbleiterschicht (2, 2').
  5. Halbleitervorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass im Boden (102, 202) der Vertiefung (101, 201) zwischen der Halbleiterschicht (2, 2') und dem Bereich des zweiten Leitfähigkeitstyps ein Bereich des ersten Leitfähigkeitstyps mit einer Dotierstoffdichte vorgesehen ist, die höher ist als diejenige in der Halbleiterschicht (2, 2').
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') aus Siliziumcarbid ist.
  7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Halbleiterschicht (2, 2') eine epitaktische Schicht ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Boden (102, 202) des Halbleitersubstrats eine Dicke von 1 bis 50μm hat.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der unterstützende Teil (103, 203) des Halbleitersubstrats eine Dicke von 200 bis 500μm hat.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Halbleiterschicht (2, 2') mit einer planaren, den Spannungsdurchbruch verhindernden Struktur als ihrer den Spannungsdurchbruch verhindernden Struktur versehen ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') und die Halbleiterschicht (2, 2') so gebildet sind, dass sie mit einer Mesa-Graben-Struktur als ihrer den Spannungsdurchbruch verhindernden Struktur versehen sind.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung, enthaltend: einen ersten Schritt des Bildens im zentralen Bereich einer Hauptoberflächenseite eines Halbleitersubstrats einer Halbleiterschicht (2, 2') aus entweder Siliziumcarbid oder Galliumnitrid mit einer Dicke, die mindestens notwendig ist, um einen Spannungsdurchbruch zu verhindern; und einen zweiten Schritt des Bildens einer Vertiefung (101, 201) auf der anderen Hauptoberflächenseite an einer dem zentralen Bereich zugewandten Position sowie eines unterstützenden Teils, der den Boden (102, 202) der Vertiefung (101, 201) umgibt und die Seitenfläche der Vertiefung (101, 201) bildet.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Halbleitersubstrat (1, 1') aus Siliziumcarbid ist und die Halbleiterschicht (2, 2') durch epitaktisches Wachstum gebildet wird.
  14. Verfahren nach Anspruch 12. oder Anspruch 13, dadurch gekennzeichnet, dass der zweite Schritt mindestens eine abtragende Bearbeitung einschließt, die ausgewählt ist aus Trockenätzen und Partikelstrahlen.
  15. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass nach dem zweiten Schritt Ionenimplantation und aktivierendes Tempern der implantierten Ionen auf der anderen Hauptoberfläche des Halbleiters durchgeführt werden.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das aktivierende Tempern durch Lasertempern durchgeführt wird.
  17. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass im zweiten Schritt die Vertiefung (101, 201) gebildet wird, während die Dicke des Bodens optisch dadurch gemessen wird, dass von der einen Hauptoberflächenseite des Halbleitersubstrats aus Licht, das einen Wellenlängenbereich hat, welcher es dem Licht erlaubt, das Halbleitersubstrat (1, 1') zu durchdringen, projiziert wird.
  18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Halbleiterschicht (2, 2') durch eine Epitaxial-Lateral-Overgrowth-Technik gebildet wird und im zweiten Schritt eine in dem Epitaxial-Lateral-Overgrowth-Prozess verwendete Maske als Marker verwendet wird, um die Bearbeitung bei der Bildung der Vertiefung (101, 201) zu stoppen.
  19. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der zweite Schritt nach dem ersten Schritt durchgeführt wird.
  20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der erste Schritt nach dem zweiten Schritt durchgeführt wird.
DE102007010095A 2006-03-13 2007-03-02 Halbleitervorrichtung und deren Herstellungsverfahren Ceased DE102007010095A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-066876 2006-03-13
JP2006066876A JP2007243080A (ja) 2006-03-13 2006-03-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE102007010095A1 true DE102007010095A1 (de) 2007-09-20

Family

ID=38375115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007010095A Ceased DE102007010095A1 (de) 2006-03-13 2007-03-02 Halbleitervorrichtung und deren Herstellungsverfahren

Country Status (3)

Country Link
US (1) US7821014B2 (de)
JP (1) JP2007243080A (de)
DE (1) DE102007010095A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6900477B1 (en) * 2001-12-07 2005-05-31 The United States Of America As Represented By The Secretary Of The Army Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor and an article of manufacture
EP1972008B1 (de) * 2006-01-10 2020-05-13 Cree, Inc. Gekräuseltes siliziumkarbidsubstrat
JP2010206002A (ja) * 2009-03-04 2010-09-16 Fuji Electric Systems Co Ltd ｐチャネル型炭化珪素ＭＯＳＦＥＴ
WO2011129443A1 (ja) 2010-04-15 2011-10-20 富士電機株式会社 半導体装置
EP2602823B1 (de) 2010-08-03 2020-03-11 Sumitomo Electric Industries, Ltd. Herstellungsverfahren für einen mosfet oder einen igbt
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
US8692318B2 (en) * 2011-05-10 2014-04-08 Nanya Technology Corp. Trench MOS structure and method for making the same
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6004561B2 (ja) * 2012-03-30 2016-10-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP5904276B2 (ja) 2012-05-18 2016-04-13 富士電機株式会社 半導体装置
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9570631B2 (en) * 2013-08-19 2017-02-14 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
JPWO2015025499A1 (ja) * 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP6870286B2 (ja) * 2016-11-15 2021-05-12 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6822088B2 (ja) 2016-11-15 2021-01-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP7119350B2 (ja) * 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
CN112437972A (zh) * 2018-01-17 2021-03-02 Spp科技股份有限公司 宽能隙半导体基板、宽能隙半导体基板之制造装置及宽能隙半导体基板之制造方法
JP7155759B2 (ja) 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7249898B2 (ja) * 2019-07-10 2023-03-31 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2021150304A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置
JP2022112707A (ja) * 2021-01-22 2022-08-03 ルネサスエレクトロニクス株式会社 半導体装置及び半導体パッケージ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JP3287311B2 (ja) * 1998-08-05 2002-06-04 日本電気株式会社 半導体レーザ装置の製造方法
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat
WO2002025700A2 (en) * 2000-09-21 2002-03-28 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
JP3687614B2 (ja) * 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
JP3620528B2 (ja) * 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4306332B2 (ja) 2003-06-11 2009-07-29 富士電機デバイステクノロジー株式会社 ウェハキャリアおよびこれを用いる半導体装置の製造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP4449814B2 (ja) 2005-04-27 2010-04-14 富士電機システムズ株式会社 炭化けい素半導体素子の製造方法
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置

Also Published As

Publication number Publication date
JP2007243080A (ja) 2007-09-20
US20070210316A1 (en) 2007-09-13
US7821014B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
DE102007010095A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112010005626B4 (de) Halbleitervorrichtung
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69601981T2 (de) Herstellungsverfahren einer halbleiteranordnung aus siliziumkarbid
DE102011101457B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines IGBTs
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE112015004492T5 (de) Halbleitervorrichtung
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102007005347A1 (de) Halbleitervorrichtung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE112016004981T5 (de) Siliciumcarbid-halbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final