DE10038190A1 - Halbleiteraufbau mit lokal ausgedünntem Substrat - Google Patents
Halbleiteraufbau mit lokal ausgedünntem SubstratInfo
- Publication number
- DE10038190A1 DE10038190A1 DE2000138190 DE10038190A DE10038190A1 DE 10038190 A1 DE10038190 A1 DE 10038190A1 DE 2000138190 DE2000138190 DE 2000138190 DE 10038190 A DE10038190 A DE 10038190A DE 10038190 A1 DE10038190 A1 DE 10038190A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- semiconductor structure
- active layer
- recesses
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 8
- 230000003068 static effect Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000009996 mechanical pre-treatment Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Der Halbleiteraufbau zur Steuerung eines in vertikaler Richtung durch den Halbleiteraufbau fließenden Stroms (I1, I2) umfasst mindestens eine halbleitende aktive Schicht (10) und ein an die aktive Schicht (10) angrenzendes halbleitendes Substrat (20) mit einer Rückseite (21), die sich auf einer von der aktiven Schicht (10) abgewandten Seite des Substrats (20) befindet. In dem Substrat (20) sind Ausnehmungen (23) vorgesehen, die sich, ausgehend von der Rückseite (21), in das Substrat (20) erstrecken. Dadurch wird der Bahnwiderstand in dem Substrat (20) und infolge auch die Verlustleistung erniedrigt.
Description
Die Erfindung betrifft einen Halbleiteraufbau zur Steuerung
eines im Wesentlichen in vertikaler Richtung durch den
Halbleiteraufbau fließenden Stroms. Der Halbleiteraufbau
umfasst mindestens eine halbleitende aktive Schicht und ein
an die aktive Schicht angrenzendes halbleitendes Substrat mit
einer Rückseite, die sich auf einer von der aktiven Schicht
abgewandten Seite des Substrats befindet. Ein derartiger
Halbleiteraufbau ist beispielsweise aus der EP 0 748 520 B1
bekannt.
Insbesondere bei einem Einsatz bei einer hohen Spannung, wie
beispielsweise in der Leistungsschalttechnik, wird oftmals
ein vertikaler Halbleiteraufbau aus Siliciumcarbid einge
setzt. Bei einem vertikalen Halbleiteraufbau fließt der Strom
im Wesentlichen in vertikaler Richtung durch den Halbleiter
aufbau. Ebenso steht eine Sperrspannung in vertikaler Rich
tung an dem Halbleiteraufbau an. Unter vertikal ist hierbei
eine senkrecht zu einer Hauptoberfläche des Halbleiteraufbaus
verlaufende Richtung zu verstehen. Demgemäß wird eine paral
lel zu dieser Oberfläche verlaufende Richtung dann als late
ral bezeichnet.
Das Halbleitermaterial Siliciumcarbid (SiC) besitzt auf Grund
seiner sehr hohen kritischen Feldstärke eine sehr gute Eig
nung für einen Einsatz in der Leistungsschalttechnik bei
einer geforderten hohen Betriebsspannung, die insbesondere
mindestens 3 kV beträgt. Deshalb wurde SiC bereits als Halb
leitermaterial für ein hochsperrendes Leistungs-Halbleiter
bauelement insbesondere für einen Halbleiterschalter oder
einen Halbleiterstrombegrenzer, eingesetzt.
So wird beispielsweise in der WO 94/13017 A1 ein SiC-
Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect
Transistor) für eine hohe Spannung beschrieben. Weiterhin
wird mit der WO 00/16403 A1 ein SiC-Leistungs-JFET (Junction
Field Effect Transistor) für eine hohe Spannung offenbart.
Sowohl bei dem bekannten MOSFET als auch bei dem bekannten
JFET handelt es sich um unipolare Halbleiterbauelemente.
Unipolar werden diese Halbleiterbauelemente deshalb bezeich
net, weil nur ein Ladungsträgertyp (entweder Elektronen oder
Löcher) zur Leitfähigkeit beiträgt. Die bekannten unipolaren
SiC-Halbleiterbauelemente bedienen sich üblicherweise der
Elektronen-Leitung.
Je höher die Sperrspannung ist, für die ein unipolarer SiC-
Halbleiteraufbau konzipiert ist, desto größer wird auch der
Durchlasswiderstand. Der Grund hierfür liegt in der relativ
niedrig dotierten und damit auch relativ schlecht leitfähigen
Driftzone, die zur Aufnahme der Sperrspannung notwendig ist.
Bei steigender Spannung ist eine dickere Driftzone zu wählen,
wodurch sich außer der erwünschten höheren Sperrspannungs
festigkeit jedoch auch ein höherer Durchlasswiderstand ein
stellt. Damit steigen die statischen Verluste des SiC-Halb
leiteraufbaus.
Um diesen Effekt zu umgehen, ist bei einer Anwendung mit
einer hohen Spannung (z. B. größer 3 kV) an Stelle eines
unipolaren SiC-Halbleiteraufbau ein bipolarer SiC-Halb
leiteraufbau, wie er beispielsweise in der EP 0 748 520 B1
beschrieben ist, verwendet worden. Die die eigentliche Strom
steuerung bewirkende Struktur befindet sich bei diesem bi
polaren SiC-Halbleiteraufbau in einer n-leitenden aktiven
Schicht. Im Gegensatz zu einem unipolaren SiC-Halbleiter
aufbau ist die n-leitende aktive Schicht nicht auf einem n-
leitenden, sondern auf einem p-leitenden Substrat angeordnet.
Damit weist dieser bipolare SiC-Halbleiteraufbau in Strom
flussrichtung an der Grenze zwischen der aktiven Schicht und
dem Substrat einen zusätzlichen pn-Übergang auf. Dies bewirkt
zum einen, dass ein Teil der sehr hohen Sperrspannung auch
von dem zusätzlichen pn-Übergang getragen wird, und zum
anderen, dass im stromdurchflossenen Zustand über diesen
pn-Übergang auch Löcher in den Strompfad eingespeist werden,
so dass sich ein bipolarer Leitungsmechanismus einstellt.
Ungünstig wirkt sich dabei auf den Durchlasswiderstand aller
dings aus, dass der spezifische Widerstand des p-leitenden
Substrats relativ hoch ist. Die zugrunde liegenden Effekte
treten dabei unabhängig von der Wahl des SiC-Polytyps (z. B.
3C, 4H, 6H, 15R, . . .) immer auf. Damit hat der bekannte bi
polare SiC-Halbleiteraufbau auf Grund des hohen Bahnwider
stands im p-leitenden Substrat eine relativ hohe statische
Verlustleistung. Der bekannte bipolare Halbleiteraufbau wird
auch als IGBT (Insulated Gate Bipolar Transistor) bezeichnet.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin,
einen Halbleiteraufbau der eingangs bezeichneten Art anzu
geben, der für eine hohe Spannung geeignet ist und gleich
zeitig verglichen mit dem Stand der Technik eine niedrigere
Verlustleistung aufweist.
Zur Lösung der Aufgabe wird ein Halbleiteraufbau entsprechend
den Merkmalen des unabhängigen Patentanspruchs 1 angegeben.
Bei dem erfindungsgemäßen Halbleiteraufbau zur Steuerung
eines im Wesentlichen in vertikaler Richtung durch den Halb
leiteraufbau fließenden Stroms handelt es sich um einen Halb
leiteraufbau, welcher mindestens
- a) eine halbleitende aktive Schicht und
- b) ein an die aktive Schicht angrenzendes halbleitendes Substrat mit einer Rückseite, die sich auf einer von der aktiven Schicht abgewandten Seite des Substrats befindet, umfasst, wobei
- c) in dem Substrat Ausnehmungen vorgesehen sind, die sich ausgehend von der Rückseite in das Substrat erstrecken.
Die Erfindung beruht dabei auf der Erkenntnis, dass der
wirksame Durchlasswiderstand des Substrats durch ein lokal
begrenztes Entfernen von Material aus dem Substrat erheblich
reduziert werden kann. Mit dem Bahnwiderstand reduzieren sich
auch die statischen Verluste des Halbleiteraufbaus. Der Mate
rialabtrag von der Rückseite des Substrats bewirkt dabei
keine Verschlechterung der anderweitigen vorteilhaften Eigen
schaften des Halbleiteraufbaus. So bleibt die Spannungs
festigkeit praktisch unverändert erhalten, da die Sperrspan
nung größtenteils in der aktiven Schicht aufgenommen wird.
Verglichen mit einem großflächigen Materialabtrag von der
Rückseite des Substrats hat der lokal begrenzte Material
abtrag, der zu den Ausnehmungen in der Rückseite des Sub
strats führt, den Vorteil einer deutlich höheren mechanischen
Stabilität. Die Prozessierbarkeit während der Herstellung und
auch die Ausbeute eines Halbleiteraufbaus, die lokal be
grenzte Ausnehmungen im Substrat aufweist, ist verglichen mit
einem Halbleiteraufbau, bei dem an der Rückseite ganzflächig
Material abgetragen worden ist, deutlich besser.
Vorteilhafte Ausgestaltungen des Halbleiteraufbaus gemäß der
Erfindung ergeben sich aus den vom Anspruch 1 abhängigen An
sprüchen.
Bevorzugt ist für die aktive Schicht und das Substrat Sili
ciumcarbid als Halbleitermaterial vorgesehen. Der Halbleiter
aufbau eignet sich dann besonders gut für einen Einsatz bei
einer hohen Spannung.
Günstig für eine möglichst hohe Sperrspannungsfestigkeit
wirkt es sich außerdem aus, wenn zwischen der aktiven Schicht
und dem Substrat ein pn-Übergang vorhanden ist. Dies ergibt
sich insbesondere bei einer n-leitenden aktiven Schicht und
einem p-leitenden Substrat. Der pn-Übergang nimmt im ge
sperrten Zustand einen Teil der Sperrspannung auf und führt
außerdem im leitfähigen Zustand zu einem bipolaren Leitungs
mechanismus. Insbesondere bei einem p-leitenden Substrat aus
Siliciumcarbid tragen die Ausnehmungen an der Substratrückseite
erheblich zur Reduzierung des ansonsten relativ hohen
Bahnwiderstands im Substrat bei.
Günstig ist eine Ausführungsform, bei der die Ausnehmungen
nicht bis an die aktive Schicht heranreichen. Die Tiefe der
Ausnehmungen ist dabei geringer als die Dicke des Substrats.
Dann bleibt zwischen dem Boden der Ausnehmungen und der
aktiven Schicht eine unversehrte Restzone innerhalb des
Substrats bestehen, die durch den Materialabtrag für die
Ausnehmungen nicht erfasst ist. Dadurch ist gewährleistet,
dass der Strom an jeder Stelle über den Übergang zwischen der
aktiven Schicht und dem Substrat fließen kann. Die Ausnehmun
gen an der Rückseite des Substrats haben dann keinen beein
trächtigenden Einfluss auf die laterale Stromverteilung
innerhalb der aktiven Schicht. Dies ist insbesondere dann
gewährleistet, wenn eine unversehrte Restzone mit eine Dicke
zwischen 10 µm und 100 µm vorliegt.
Eine bevorzugte Ausführungsform enthält mindestens eine
Stromsteuerungsstruktur, die im Wesentlichen innerhalb der
aktiven Schicht ausgebildet ist. Die mindestens eine Strom
steuerungsstruktur steuert dann maßgeblich den Stromfluss
durch den Halbleiteraufbau.
Bei einer bevorzugten Ausführungsform ist eine unabhängig von
der Struktur der Stromsteuerungsstruktur vorgenommene Ver
teilung der Ausnehmungen an der Substratrückseite vorgesehen.
Eine aufwendige Justierung der Ausnehmungen in Abhängigkeit
von dem Design (= Struktur) der Stromsteuerungsstruktur inner
halb der aktiven Schicht entfällt damit. Die Ausnehmungen an
der Rückseite des Substrats können ohne Rücksicht auf die in
der aktiven Schicht vorhandene Stromsteuerungsstruktur ange
ordnet werden. Die Ausnehmungen an der Rückseite des Sub
strats haben keinen beeinträchtigenden Einfluss auf die
Stromverteilung innerhalb der aktiven Schicht. Dies gilt
insbesondere, wenn eine ausreichend dicke Restzone vorgesehen
ist.
Bevorzugt ist eine Ausgestaltung, bei der auf der Rückseite
des Substrats ein Rückseitenkontakt vorgesehen ist. Dieser
Rückseitenkontakt kann dabei insbesondere als durchgehende
Metallisierung vorgesehen sein. Die Metallisierung kann sich
dabei in das Innere aller Aufnehmungen erstrecken. Bei Ver
wendung des Halbleitermaterials SiC für das Substrat ist ein
geeigneter Rückseitenkontakt eine dicke, gegebenenfalls auch
mehrlagige Metallschicht, die eines der Metalle Wolfram,
Molybdän und Tantal enthält oder vollständig aus einem dieser
Metalle besteht.
Bei einer weiteren Ausführungsform sind alle Ausnehmungen mit
einem elektrisch leitfähigen Material befüllt. Als geeignetes
Material kommen hierbei wieder die bereits genannten Metalle
aber auch ein hochleitendes Polysilicium in Frage. Auf die so
planarisierte Rückseite lässt sich dann der Rückseitenkontakt
in einfacher Weise aufbringen.
Für den Rückseitenkontakt eignet sich insbesondere eine
Metallschicht mit hoher Wärmeleitfähigkeit. Bei Verwendung
von SiC für das Substrat ist es vorteilhaft, wenn die Metall
schicht einen an das SiC angepassten Temperaturkoeffizienten
aufweist. Günstig für eine Anpassung an die hohe Wärmeleit
fähigkeit des Siliciumcarbids ist insbesondere eine Dicke der
Metallschicht von mehr als 3 µm. Die Metallschicht kann über
eine Bedampfung, über Sputtern, chemische Abscheidung (PECVD)
oder elektrolytische Abscheidung hergestellt werden.
Bei einer weitern vorteilhaften Ausführungsform ist für die
Ausnehmungen ein bestimmtes Rastermaß vorgesehen. Günstig ist
es, wenn die gesamte Öffnungsfläche aller Ausnehmungen be
zogen auf die gesamte Fläche einer Grenzfläche zwischen der
aktiven Schicht und dem Substrat einen Anteil zwischen 0,25
und 0,5 ausmacht. Das Verhältnis der durch den lokalen Mate
rialabtrag erfassten Grundfläche zu der gesamten Quer
schnittsfläche des Halbleiteraufbaus liegt in dem genannten
Intervall. Dann ergibt sich einerseits sowohl die vorteil
hafte Wirkung auf den Bahnwiderstand; andererseits hat der
Halbleiteraufbau dann immer noch eine sehr hohe mechanische
Stabilität, die zu einer guten Handhabbarkeit und einer guten
Prozessausbeute führt. Ein Beispiel für ein geeignetes
Rastermaß, das zu einem Flächenverhältnis in dem oben ge
nannten Intervall führt, ist eine kreisförmige Ausnehmung mit
einem Durchmesser von 350 µm bezogen auf eine Grundfläche von
500 × 500 µm2. Die Ausnehmungen können außer der kreisförmi
gen auch anders gestaltete Querschnittsflächen aufweisen.
Beispiele hierfür sind eine Quadrat-, eine Sechseck- und eine
Streifenform.
Bevorzugte Ausführungsbeispiele werden nunmehr an Hand der
Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeich
nung nicht maßstäblich ausgeführt, und gewisse Merkmale sind
schematisiert dargestellt. Im Einzelnen zeigen:
Fig. 1 einen Halbleiteraufbau mit Ausnehmungen an der Rück
seite des Substrats,
Fig. 2 einen weiteren Halbleiteraufbau mit befüllten Aus
nehmungen an der Rückseite des Substrats und
Fig. 3 einen als IGBT ausgeführten Teilaufbau des Aufbaus
von Fig. 1.
Einander entsprechende Teile sind in den Fig. 1 bis 3 mit
denselben Bezugszeichen versehen.
In Fig. 1 ist ein bipolarer Halbleiteraufbau 100 darge
stellt, der eine n-leitende aktive Schicht 10 aus Silicium
carbid (SiC) sowie ein p-leitendes Substrat 20 ebenfalls aus
SiC umfasst. Zwischen der aktiven Schicht 10 und dem Substrat
20 befindet sich eine Grenzfläche 11, an der ein pn-Übergang
15 gebildet wird. Die in Fig. 1 gezeigte Halbleitervorrich
tung ist ein Leistungs-Halbleiterschalter, der für einen Be
trieb bei einer hohen Spannung, insbesondere bei mindestens
3 kV, ausgelegt ist.
Der Halbleiteraufbau 100 dient insbesondere der Steuerung
eines Stroms, der im Wesentlichen in vertikaler Richtung,
d. h. senkrecht zur Grenzfläche 11, durch den Halbleiter
aufbau 100 fließt. Die Steuerung des Stroms umfasst dabei
sowohl das Ein- und Ausschalten als auch das Begrenzen der
Stromstärke. Zur Aufnahme der im Sperrzustand gegebenenfalls
über dem Halbleiteraufbau 100 in vertikaler Richtung anste
henden Sperrspannung hat der Halbleiteraufbau 100 zum einen
den pn-Übergang 15 und zum anderen eine relativ niedrige
n-Dotierung der aktiven Schicht 10. Dadurch wird die Sperr
spannungsfestigkeit auch bei einer hohen Spannung gewähr
leistet.
Im Durchlasszustand tragen sowohl die Elektronen-Leitung, als
auch die Löcher-Leitung zum Stromfluss über den Halbleiter
aufbau 100 bei. Es liegt ein bipolarer Leitungsmechanismus
vor, bei dem auch von dem p-leitenden Substrat 20 Ladungsträ
ger (= Löcher) über den pn-Übergang 15 in die aktive Schicht
10 injiziert werden. Der bipolare Leitungsmechanismus führt
zu einem niedrigeren Durchlasswiderstand verglichen mit einem
nicht dargestellten unipolaren Halbleiteraufbau, bei der die
Stromleitung nur durch einen Ladungsträgertyp (= Elektronen)
getragen wird.
Der Halbleiteraufbau 100 kann mehrere lateral nebeneinander
angeordnete Teile umfassen, die insbesondere vollkommen un
abhängig voneinander betrieben werden und die auch verschie
dene Funktionen erfüllen. Beispielhaft hierfür sind in Fig.
1 ein erster Teilaufbau 110 sowie ein zweiter Teilaufbau 120
dargestellt. Die eigentliche funktionsbestimmende Komponente
des jeweiligen Teilaufbaus 110 oder 120 ist in Form einer
ersten Stromsteuerungsstruktur 111 bzw. einer zweiten Strom
steuerungsstruktur 121 innerhalb der aktiven Schicht 10 an
geordnet. Die beiden Stromsteuerungsstrukturen 111 und 121
beeinflussen einen jeweils über den Teilaufbau 110 bzw. 120
fließenden elektrischen Strom I1 bzw. I2. Zum externen elektrischen
Anschluss der beiden Stromsteuerungsstrukturen 111
und 121 sind auf einer Oberfläche 12 der aktiven Schicht 10
in Fig. 1 nur schematisch angedeutete Vorderseitenkontakte
40 vorgesehen. Der Halbleiteraufbau 100 oder auch einer
seiner dargestellten Teile 110 und 120 können als bipolare
Schaltelemente in Form eines IGBT's (Insulated Gate Bipolar
Transistor) oder beispielsweise auch eines GTO(Gate Turn
Off)-Thyristors vorliegen. Die jeweils zugehörigen Strom
steuerungsstrukturen 111 und 121 weisen dann den für diese
Bauelementetypen üblichen Aufbau auf.
Die aktive Schicht 10 kann sich aus einer Schicht oder auch
aus mehreren einzelnen Schichten, insbesondere Epitaxie
schichten zusammensetzen. Sie weist eine Gesamtdicke in der
Größenordnung zwischen 50 und 200 µm auf. Der genaue Wert ist
hierbei von der geforderten Sperrspannungsfestigkeit abhän
gig. Diese bestimmt auch den Grad der n-Dotierung. Als
n-Dotierstoff dient beispielsweise Stickstoff.
Das Substrat 20 ist stark p-dotiert. Als p-Dotierstoff wird
beispielsweise Aluminium eingesetzt. Trotz der hohen p-Do
tierung weist das p-leitende Substrat 20 einen hohen spezi
fischen Widerstand auf. Der Grund hierfür liegt in der ge
ringen Löslichkeit des üblicherweise zur p-Dotierung des SiC-
Substrats eingesetzten Akzeptorelements Aluminium in den be
kannten SiC-Polytypen. Das alternativ zur p-Dotierung ein
setzbare Bor bildet dagegen ein Akzeptorniveau mit einer
tiefen energetischen Lage im SiC, so dass sich ebenfalls ein
hoher spezifischer Widerstand ergibt. Außerdem weist SiC auch
eine relativ geringe Löcherbeweglichkeit auf. Der resultie
rende unerwünscht hohe spezifische Widerstand des p-Substrats
20 führt zu einer hohen statischen Verlustleistung. Um diese
zu reduzieren sind in dem Substrat 20 Ausnehmungen 23 vor
gesehen, die sich von einer Rückseite 21 in das Substrat 20
erstrecken. Die Ausnehmungen 23 haben im dargestellten Aus
führungsbeispiel die Form eines Sacklochs mit kreisrunder
Querschnittsfläche. Eine andere Querschnittsfläche beispielsweise
eine quadratische, eine hexagonale oder eine streifen
förmige ist ebenso möglich. Die Tiefe der Ausnehmungen 23 ist
geringer als die Dicke des Substrats 20. Dadurch ergibt sich
innerhalb des Substrats 20 eine an die aktive Schicht 10 un
mittelbar angrenzende Restzone 22, die von den Ausnehmungen
23 nicht erfasst wird.
Durch die Ausnehmungen 23 wird die effektive Stromweglänge
innerhalb des Substrats 20 verkürzt. Damit erfahren die
beiden elektrischen Ströme I1 und I2 innerhalb des Substrats
20 auch einen geringeren Bahnwiderstand, so dass sich auch
die statische Verlustleistung reduziert. Gleichzeitig ver
hindert die Restzone 22, dass die Ausnehmungen 23 einen
beeinträchtigenden Einfluss auf die Stromverteilung, insbe
sondere auf eine möglichst homogene laterale Stromverteilung
innerhalb der aktiven Schicht 10 haben. Die Sperrspannungs
festigkeit und auch der bipolare Leitungsmechanismus des
pn-Übergangs 15 werden ebenfalls durch die Ausnehmungen 23
nicht wesentlich beeinträchtigt.
Die Ausnehmungen 23 werden durch einen teilweisen lokalen
Materialabtrag aus dem p-leitenden Substrat 20 hergestellt.
Der Materialabtrag erfolgt über einen chemischen Ätzprozess
oder über einen Trockenätzprozess. Gegebenenfalls können
diese Ätzprozesse durch eine vorgeschaltete lokale mecha
nische Vorbehandlung unterstützt werden. Außerdem ist ein
Materialabtrag mittels Laser-Ablation ebenfalls möglich. Eine
Ausrichtung der Ausnehmungen 23 auf die Stromsteuerungsstruk
turen 111 und 121 kann unterbleiben, so dass die Herstellung
der Ausnehmungen 23 ohne aufwendige Justagemaßnahmen erfolgt.
Die Tiefe der Ausnehmungen 23 ist so bemessen, dass von dem
mindestens 300 µm dicken Substrat 20 eine Restzone 22 mit
einer Dicke zwischen 10 und 100 µm stehen bleibt. Im gezeig
ten Beispiel hat die Restzone 22 eine Dicke 27 von etwa
50 µm. Mit dieser Dicke 27 wird eine Beeinträchtigung der
lateralen Stromverteilung innerhalb der aktiven Schicht 10
durch die Ausnehmungen 23 sicher verhindert.
Der die statische Verlustleistung reduzierende Einfluss ist
umso stärker, je größer die insgesamt durch den Material
abtrag innerhalb der Ausnehmungen 23 erfasste Fläche ist. Das
Rastermaß im Beispiel sieht eine kreisrunde Ausnehmung 23 mit
einem maximalen Durchmesser 25 von etwa 350 µm auf eine Flä
che von 500 × 500 µm2 vor. Der auf die gesamte Querschnitts
fläche des Halbleiteraufbaus 100 (= Grenzfläche 11) bezogene
Flächenanteil aller Ausnehmungen 23 liegt dann bei etwa 0,39.
Dadurch ergibt sich zum einen die gewünschte deutliche Redu
zierung der statischen Verlustleistung und zum anderen wird
gewährleistet, dass das Substrat 20 und damit der Halbleiter
aufbau 100 insgesamt noch eine für eine gute Prozessierbar
keit und Ausbeute bei der Herstellung ausreichende mechani
sche Stabilität aufweist.
Für die aktive Schicht 10 und auch das Substrat 20 ist 6H-
Siliciumcarbid vorgesehen. Andere bekannte SiC-Polytypen wie
z. B. 3C, 4H oder 15R sind jedoch ebenso möglich.
Die Rückseite 21 des Substrats 20 ist mit einem durchgehenden
Rückseitenkontakt 30 versehen, der insbesondere auch die
Innenwände der Ausnehmungen 23 bedeckt. Damit wird das Sub
strat 20 über seine gesamte Querschnittsfläche sicher ohmsch
kontaktiert. Der Rückseitenkontakt 30 besteht aus einer
Wolfram-Schicht mit einer Dicke von mehr als 3 µm.
Bei dem in Fig. 2 dargestellten Ausschnitt eines anderen
Halbleiteraufbaus 101 erfolgt die Rückseitenkontaktierung
anders als bei dem Halbleiteraufbau 100 von Fig. 1. Vor
Aufbringen des Rückseitenkontaktes 30 wird die durch den
Materialabtrag für die Ausnehmungen 23 hervorgerufene Un
ebenheit der Rückseite 21 wieder ausgeglichen. Dazu werden
die Ausnehmungen 23 mit einer elektrisch leitfähigen Füllung
24 versehen. Auf diese Weise entsteht eine planarisierte
Rückseite 28, auf die dann der Rückseitenkontakt 30 als
Wolfram-Schicht aufgebracht wird.
Die Füllungen 24 bestehen im Ausführungsbeispiel von Fig. 2
aus hochleitendem Polysilicium. Auf Grund der hohen elektri
schen Leitfähigkeit der Füllungen 24 wird das p-leitende
Substrat 20 auch bei dem Halbleiteraufbau 101 gemäß Fig. 2
an den Innenwänden der Ausnehmungen 23, insbesondere auch am
Boden der Ausnehmungen 23, ohmsch kontaktiert.
An Stelle von Polysilicium kann zur Befüllung der Löcher auch
ein anderes Material, beispielsweise ein Metall, das auch für
die Rückseitenkontaktierung verwendet wird, vorgesehen sein.
Besonders gut eignet sich ein Material sowohl für die Füllun
gen 24 als auch für den Rückseitenkontakt 30, das eine hohe
Wärmeleitfähigkeit und einen an Siliciumcarbid angepassten
Temperaturkoeffizienten hat. Dann kann die in dem Halbleiter
aufbau 100 oder 101 auf Grund der Verlustleistung entstehende
Wärme abgeführt werden.
In Fig. 3 ist ein Teilaufbau 200 als konkretes Beispiel für
den in Fig. 1 nur schematisch angedeuteten Teilaufbau 110
oder 120 dargestellt. Die Stromsteuerungsstruktur des Teil
aufbaus 200 ist eine MOSFET(Metal Oxide Semiconductor Field
Effect Transistor)-Struktur, so dass sich zusammen mit dem
pn-Übergang 15 zwischen der aktiven Schicht 10 und dem Sub
strat 20 insgesamt ein als IGBT ausgebildeter Teilaufbau 200
ergibt. An Stelle der MOSFET-Struktur kann jedoch als Strom
steuerungsstruktur ebenso gut eine grundsätzlich bekannte
JFET(Junction Field Effekt Transistor)-Struktur zum Einsatz
kommen.
Bei dem Teilaufbau 200 sind Emitterkontaktgebiete mit 210,
Basisgebiete mit 211, Basiskontaktgebiete mit 212, eine Oxid
schicht mit 213, eine Gateelektrode mit 214 sowie Emitter
elektroden mit 215 bezeichnet. Das p-leitende Basisgebiet 211
ist in die epitaktisch aufgewachsene, nur schwach n-leitende
aktive Schicht 10 implantiert. Die zwischen den Basisgebieten
211 und der aktiven Schicht 10 jeweils gebildeten pn-Über
gänge 217 nehmen im Sperrfall einen Teil der Sperrspannung
auf. In jedes der Basisgebiete 211 ist wenigstens ein stark
n-dotiertes Emitterkontaktgebiet 210 implantiert, das mit dem
zugehörigen Basisgebiet 211 jeweils einen weiteren pn-Über
gang 218 bildet. Jedes Emitterkontaktgebiet 210 ist über das
stark p-dotierte Basiskontaktgebiet 212 und die Emitterelek
trode 215 mit dem zugehörigen Basisgebiet 211 elektrisch
kurzgeschlossen.
Die Gateelektrode 214 ist durch die Oxidschicht 213 elek
trisch von der aktiven Schicht 10 und den darin implantierten
Gebieten isoliert. Durch Anlegen einer Steuerspannung an die
Gateelektrode 214 wird innerhalb der Basisgebiete 211 jeweils
ein leitfähiger Kanal 219 erzeugt. Im vorliegenden Ausfüh
rungsbeispiel ist der durch die Steuerspannung erzeugte Kanal
219 n-leitend (Elektronenleitung). Dann kann ein elektrischer
Strom I von den Emitterelektroden 215 durch die MOSFET-Struk
tur zum pn-Übergang 15 und weiter zum Rückseitenkontakt 30,
der hier eine Kollektorelektrode darstellt, fließen. Der
Bahnwiderstand, den der elektrische Strom I insbesondere in
dem p-leitenden Substrat 20 erfährt, wird wiederum durch die
Ausnehmungen 23 reduziert.
Claims (10)
1. Halbleiteraufbau zur Steuerung eines im wesentlichen in
vertikaler Richtung durch den Halbleiteraufbau fließenden
Stroms (I, I1, I2) umfassend mindestens:
- a) eine halbleitende aktive Schicht (10) und
- b) ein an die aktive Schicht (10) angrenzendes halbleitendes Substrat (20) mit einer Rückseite (21), die sich auf einer von der aktiven Schicht (10) abgewandten Seite des Sub strats (20) befindet,
- a) in dem Substrat (20) Ausnehmungen (23) vorgesehen sind, die sich ausgehend von der Rückseite (21) in das Substrat (20) erstrecken.
2. Halbleiteraufbau nach Anspruch 1, dadurch
gekennzeichnet, dass die aktive Schicht (10)
und das Substrat (20) aus Siliciumcarbid bestehen.
3. Halbleiteraufbau nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die aktive Schicht (10)
n-leitend und das Substrat (20) p-leitend sind.
4. Halbleiteraufbau nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass die
Tiefe der Ausnehmungen (23) kleiner ist als die Dicke des
Substrats (20), so dass angrenzend an die aktive Schicht (10)
innerhalb des Substrats (20) eine durchgehende Restzone (22)
vorhanden ist.
5. Halbleiteraufbau nach Anspruch 4, dadurch ge
kennzeichnet, dass die Dicke der Restzone (22)
zwischen 10 µm und 100 µm beträgt.
6. Halbleiteraufbau nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass min
destens eine für die Steuerung des Stroms (I, I1, I2) im
Wesentlichen maßgebliche Stromsteuerungsstruktur (111, 121)
im Wesentlichen innerhalb der aktiven Schicht (10) ausgebildet
ist.
7. Halbleiteraufbau nach Anspruch 6, dadurch ge
kennzeichnet, dass die Anordnung der einzelnen
Ausnehmungen (23) unabhängig von einer Struktur der Strom
steuerungsstruktur (111, 121) ist.
8. Halbleiteraufbau nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass auf der
Rückseite (21) ein insbesondere durchgehender
Rückseitenkontakt (30) aufgebracht ist.
9. Halbleiteraufbau nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass die
Ausnehmungen (23) jeweils mit einer elektrisch leitfähigen
Füllung (24) versehen sind.
10. Halbleiteraufbau nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass der auf
die Gesamtfläche einer Grenzfläche (11) zwischen der aktiven
Schicht (10) und dem Substrat (20) bezogene Flächenanteil
aller Ausnehmungen (23) zwischen 0,25 und 0,5 liegt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000138190 DE10038190A1 (de) | 2000-08-04 | 2000-08-04 | Halbleiteraufbau mit lokal ausgedünntem Substrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000138190 DE10038190A1 (de) | 2000-08-04 | 2000-08-04 | Halbleiteraufbau mit lokal ausgedünntem Substrat |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10038190A1 true DE10038190A1 (de) | 2002-02-21 |
Family
ID=7651388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000138190 Ceased DE10038190A1 (de) | 2000-08-04 | 2000-08-04 | Halbleiteraufbau mit lokal ausgedünntem Substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10038190A1 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2844919A1 (fr) * | 2002-09-19 | 2004-03-26 | Denso Corp | Equipement a semi-conducteur |
DE10245867A1 (de) * | 2002-09-30 | 2004-04-15 | Siced Electronics Development Gmbh & Co. Kg | Leistungs-Halbleiterbauelement mit verbesserten Anschlusskontakten und Verfahren zu dessen Herstellung |
DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
DE102005024945A1 (de) * | 2005-05-31 | 2006-12-28 | Infineon Technologies Austria Ag | Integriete Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung |
WO2009031001A2 (en) * | 2007-09-04 | 2009-03-12 | Toyota Jidosha Kabushiki Kaisha | Vertical igbt and method of manufacturing the same |
US7821014B2 (en) * | 2006-03-13 | 2010-10-26 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof with a recessed backside substrate for breakdown voltage blocking |
DE102011080545A1 (de) * | 2011-08-05 | 2013-02-07 | Robert Bosch Gmbh | Halbleitersubstrat eines elektronischen Bauelementes |
JP5668758B2 (ja) * | 2010-11-05 | 2015-02-12 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
CN109659359A (zh) * | 2013-07-11 | 2019-04-19 | 英飞凌科技股份有限公司 | 双极晶体管以及制造双极晶体管的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0525587A1 (de) * | 1991-07-29 | 1993-02-03 | Siemens Aktiengesellschaft | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP0526084A1 (de) * | 1991-07-24 | 1993-02-03 | Mitsubishi Denki Kabushiki Kaisha | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung |
EP0748520B1 (de) * | 1994-03-04 | 1998-12-16 | Siemens Aktiengesellschaft | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit |
EP0971418A2 (de) * | 1998-06-30 | 2000-01-12 | Harris Corporation | Halbleiteranordnung mit niedrigem effektivem Substrat-Widerstand und Verfahren zur Herstellung |
-
2000
- 2000-08-04 DE DE2000138190 patent/DE10038190A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0526084A1 (de) * | 1991-07-24 | 1993-02-03 | Mitsubishi Denki Kabushiki Kaisha | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung |
EP0525587A1 (de) * | 1991-07-29 | 1993-02-03 | Siemens Aktiengesellschaft | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP0748520B1 (de) * | 1994-03-04 | 1998-12-16 | Siemens Aktiengesellschaft | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit |
EP0971418A2 (de) * | 1998-06-30 | 2000-01-12 | Harris Corporation | Halbleiteranordnung mit niedrigem effektivem Substrat-Widerstand und Verfahren zur Herstellung |
Non-Patent Citations (2)
Title |
---|
JP 02-1639073 A (abstract) * |
JP 62-063472 A (abstract) * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2844919A1 (fr) * | 2002-09-19 | 2004-03-26 | Denso Corp | Equipement a semi-conducteur |
DE10245867A1 (de) * | 2002-09-30 | 2004-04-15 | Siced Electronics Development Gmbh & Co. Kg | Leistungs-Halbleiterbauelement mit verbesserten Anschlusskontakten und Verfahren zu dessen Herstellung |
DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
DE10333556B4 (de) * | 2003-07-23 | 2006-07-06 | Infineon Technologies Ag | Halbleiterbauelement mit verbesserter Kommutierung |
DE102005024945A1 (de) * | 2005-05-31 | 2006-12-28 | Infineon Technologies Austria Ag | Integriete Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung |
DE102005024945B4 (de) * | 2005-05-31 | 2008-06-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung |
US7821014B2 (en) * | 2006-03-13 | 2010-10-26 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof with a recessed backside substrate for breakdown voltage blocking |
WO2009031001A2 (en) * | 2007-09-04 | 2009-03-12 | Toyota Jidosha Kabushiki Kaisha | Vertical igbt and method of manufacturing the same |
WO2009031001A3 (en) * | 2007-09-04 | 2009-06-04 | Toyota Motor Co Ltd | Vertical igbt and method of manufacturing the same |
JP5668758B2 (ja) * | 2010-11-05 | 2015-02-12 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102011080545A1 (de) * | 2011-08-05 | 2013-02-07 | Robert Bosch Gmbh | Halbleitersubstrat eines elektronischen Bauelementes |
CN109659359A (zh) * | 2013-07-11 | 2019-04-19 | 英飞凌科技股份有限公司 | 双极晶体管以及制造双极晶体管的方法 |
DE102014109643B4 (de) * | 2013-07-11 | 2021-06-17 | Infineon Technologies Ag | Bipolartransistor und verfahren zum herstellen eines bipolartransistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112015004515B4 (de) | Halbleitervorrichtungen | |
EP1303883B1 (de) | Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet | |
DE112011101254B4 (de) | Leistungshalbleiterbauteile und Verfahren zu deren Herstellung | |
DE102007023885B4 (de) | Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102018103973B4 (de) | Siliziumcarbid-halbleiterbauelement | |
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
EP0868750B1 (de) | Halbleiteranordnungen zur strombegrenzung | |
DE102017110969A1 (de) | Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen | |
DE112011104322T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
WO2004084310A1 (de) | Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus | |
DE102006050338A1 (de) | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off | |
DE102018103849B4 (de) | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode | |
DE112019003790T5 (de) | Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung | |
DE112014006630T5 (de) | Siliziumcarbidhalbleiterbauteil | |
DE112016007257B4 (de) | Siliziumcarbid-Halbleitervorrichtung | |
DE112017003667B4 (de) | Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit | |
DE102005019178A1 (de) | Halbleiterbauelement, insbesondere rückwärts leitender IGBT | |
DE112018008178T5 (de) | Halbleitereinheit | |
DE102007009227B4 (de) | Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben | |
DE102021117405A1 (de) | Halbleitervorrichtung | |
DE112017008299T5 (de) | Halbleitereinheit | |
DE102021117663B4 (de) | Halbleitervorrichtung | |
DE10038190A1 (de) | Halbleiteraufbau mit lokal ausgedünntem Substrat | |
WO2000017931A1 (de) | Halbleiterbauelement mit feldformungsgebieten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |