DE10333556A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE10333556A1
DE10333556A1 DE10333556A DE10333556A DE10333556A1 DE 10333556 A1 DE10333556 A1 DE 10333556A1 DE 10333556 A DE10333556 A DE 10333556A DE 10333556 A DE10333556 A DE 10333556A DE 10333556 A1 DE10333556 A1 DE 10333556A1
Authority
DE
Germany
Prior art keywords
igbt
semiconductor component
component according
semiconductor
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10333556A
Other languages
English (en)
Other versions
DE10333556B4 (de
Inventor
Jenö Dr.-Ing. Tihanyi
Frank Dr. Pfirsch
Franz Dr.-Ing. Auerbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10333556A priority Critical patent/DE10333556B4/de
Publication of DE10333556A1 publication Critical patent/DE10333556A1/de
Application granted granted Critical
Publication of DE10333556B4 publication Critical patent/DE10333556B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement und insbesondere einen NPT-Feldstopp-IGBT sowie einen p-Kanal-IGBT, bei dem im Bereich der Rückseite im Abstand von dieser hochdotierte (6) und/oder metallisch leitende (21) Gebiete vorgesehen sind.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem eine Vorderseite und eine zur Vorderseite gegenüberliegend vorgesehene Rückseite aufweisenden Halbleiterkörper, bei dem im Bereich der Vorderseite aktive Zonen angeordnet sind und die Rückseite mit einer Elektrode belegt ist.
  • IGBT's (Bipolartransistoren mit isoliertem Gate) und Dioden mit einer Feldstoppschicht, also einer hochdotierten Schicht unmittelbar angrenzend an die Dioden-Kathode, zeichnen sich durch ein sehr schnelles Schaltverhalten und gute Durchlasseigenschaften aus. Ein Nachteil solcher IGBTs und Dioden mit jeweils einer Feldstoppschicht liegt darin, dass bei einer Kommutierung des IGBTs bzw. der Diode der Strom schnell abreißt.
  • 4 zeigt schematisch eine Diode mit einer Anode A, einer Kathode K, einer p-leitenden Anodenzone 10, einer n-leitenden Kathodenzone aus einem n–-leitenden Bereich 11 und einem n+-leitenden Bereich 12 und mit einer Kathodenmetallisierung 13 aus beispielsweise Aluminium. Der n+-leitende Bereich 12 wirkt als Feldstoppschicht, welche eine Ausbreitung des elektrischen Feldes von der Anode bis zur Kathodenmetallisierung 13 verhindert. Das schnelle Abreißen des Stroms bei einer Kommutierung ist durch das rasche Absaugen der freien Ladungsträger insbesondere aus dem n+-leitenden Bereich 12 bedingt.
  • Um hier Abhilfe zu schaffen, wurde bereits daran gedacht, "hinter" der durch den n+-leitenden Bereich 12 gebildeten Feldstoppschicht noch eine n–-leitende Pufferschicht 14 vorzusehen, wie dies in 5 gezeigt ist. Diese Pufferschicht 14 verhindert das schnelle Abreißen des Stromes bei der Kommutierung des Halbleiterbauelements.
  • Bei der Diode von 5 ist die durch den n+-leitenden Bereich 12 gebildete Feldstoppschicht zwischen dem n–leitenden Bereich 11 und die n–-leitende Pufferschicht 14 "eingebettet". Daher könnte daran gedacht werden, diese Feldstoppschicht beispielsweise mittels Protonenimplantation von der Anodenseite oder von der Kathodenseite, also von der Vorderseite oder der Rückseite her in den Halbleiterkörper der Diode einzubringen. In der Praxis hat sich ein derartiges Vorgehen infolge der relativ großen Dicke des Halbleiterkörpers als zumindest problematisch erwiesen.
  • P-Kanal-IGBTs finden bisher nur wenig Akzeptanz, da in ihrer Struktur zwangsläufig ein npn-Bipolartransistor beinhaltet ist. Dieser bewirkt eine Reduzierung durch Durchbruchsspannung des IGBTs.
  • Dies soll im Folgenden anhand der 6 bis 8 näher erläutert werden.
  • 6 zeigt in einer Schnittdarstellung einen p-Kanal-IGBT mit Source S, Gate G und Drain D. Bei diesem IGBT sind eine p+-leitende Sourcezone 15, eine n-leitende Basiszone 16, eine p-leitende Basiszone 17 und eine n+-leitende Drainzone 18 vorgesehen. Durch die n-leitende Basiszone 16, die p-leitende Basiszone 17 und die n+-leitende Drainzone 18 wird ein parasitärer npn-Transistor 19 gebildet. Dieser ist in 6 schematisch in Strichlinien angedeutet.
  • 7 zeigt ein Ersatzschaltbild mit einem IGBT 20 und dem parasitären npn-Bipolartransistor 19 von 6. Es sei nun angenommen, dass an Gate G eine Spannung –UGS liegt, während Source S bzw. Drain D mit Spannungen –U bzw. +U beaufschlagt sind. Dann ergibt sich ein Kennlinienfeld, wie dieses in 8 gezeigt ist: infolge des parasitären npn-Bipolartransistors 19 reduziert sich die Durchbruchsspannung von U1 nach U2, also zu erheblich niedrigeren Spannungswerten. Aus diesem Grund werden p-Kanal-IGBTs in der Praxis nicht angewandt.
  • Um das "Latch-up" von der Durchbruchsspannung U1 zu der Durchbruchsspannung U2 zu vermeiden, sollte der parasitäre npn-Bipolartransistor 19 eine möglichst geringe Stromverstärkung β haben.
    •
  • Es ist nun Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement der eingangs genannten Art anzugeben, bei dem ein schnelles Abreißen des Stromes bei einer Kommutierung vermieden und/oder die Stromverstärkung eines parasitären npn-Transistors reduziert wird.
  • Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass im Bereich der Rückseite im Abstand von dieser hochdotierte und/oder metallisch leitende Gebiete vorgesehen sind.
  • Bei dem Halbleiterbauelement handelt es sich in bevorzugter Weise um einen IGBT, der vom NPT-Typ oder vom Nicht-NPT-Typ (NPT = Non-Punch-Through) sein kann. Anstelle eines IGBTs kann das Halbleiterbauelement aber auch eine Diode und gegebenenfalls ein MOSFET sein.
  • In einer ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelementes, welche speziell für IGBTs und Dioden geeignet ist, wird die Rückseite des Halbleiterbauelementes mit Trenchen versehen. In den Boden dieser Trenche wird ein n-dotierender Fremdstoff implantiert. Durch eine kräftige Ausheilung entstehen dann am Boden der Trenche n+-leitende Bereiche. Anschließend werden die Trenche mit einem Isolator oder nicht bzw. nur schwach dotiertem polykristallinem Silizium gefüllt.
  • Auf diese Weise wird eine Pufferzone durch den Zwischenraum des Halbleiterkörpers zwischen den Trenchen gebildet. Die Feldstoppschicht selbst entsteht durch die durch die Implantation erzeugten hochdotierten Gebiete am Boden der Trenche.
  • Es entsteht so eine wellige Raumladungszone, deren Welligkeit aber tolerierbar ist, sofern der Abstand zwischen den Trenchen kleiner ist als die Breite der Raumladungszone, also kleiner ist als ungefähr die Dicke des Halbleiterkörpers.
  • Eine Füllung der Trenche mit polykristallinem Silizium setzt die effektive Lebensdauer der Ladungsträger in der durch den Zwischenraum zwischen den Trenchen gebildeten Pufferzone herab, was unter Umständen im Hinblick auf die so genannte "Tail-Zeit" erwünscht sein kann.
  • Im Übrigen ist das Halbleiterbauelement dieses Ausführungsbeispiels und insbesondere dessen Rückseite in üblicher Weise entsprechend derzeitigen IGBTs und auch EMCON-Dioden gestaltet.
  • Bei dem zweiten Ausführungsbeispiel der Erfindung werden metallisch leitende Zonen im Driftgebiet des Halbleiterbauelementes außerhalb von der Raumladungszone platziert. Diese metallisch leitenden Zonen reduzieren die Stromversorgung des parasitären npn-Transistors, so dass das erwähnte "Latch-up" zu einer reduzierten Durchbruchsspannung vermieden werden kann. Speziell der p-Kanal-IGBT dieses Ausführungsbeispiels kann vom NPT-Typ oder vom Nicht-NPT-Typ sein. Er kann auch mit einer Feldstoppschicht entsprechend dem ersten Ausführungsbeispiel ausgestattet werden.
  • Die Struktur des zweiten Ausführungsbeispiels kann gegebenenfalls auch bei Dioden eingesetzt werden. Hier liegen dann die metallisch leitenden Gebiete in der Kathodenzone.
  • Beim ersten Ausführungsbeispiel kann der Leitungstyp ohne weiteres umgekehrt werden. Das heißt, anstelle von n-Leitfähigkeitfähigkeit kann p-Leitfähigkeit verwendet werden, wenn die p-Leitfähigkeit durch die n-Leitfähigkeit ersetzt wird.
  • Für den Halbleiterkörper der jeweiligen Bauelemente wird in bevorzugter Weise Silizium eingesetzt. Es sind aber auch andere Halbleitermaterialien möglich, wie insbesondere Siliziumcarbid, AIIIBV-Halbleitermaterialien usw.
  • Die Merkmale der beiden Ausführungsbeispiele können auch miteinander kombiniert werden, wie dies bereits oben im Hinblick auf die Feldstoppschicht des ersten Ausführungsbeispiels für das zweite Ausführungsbeispiel erwähnt wurde.
    •
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung durch einen Feldstopp-IGBT mit einem Trench-Stopp-Gitter nach einem ersten Ausführungsbeispiel der Erfindung,
  • 2 eine Schnittdarstellung eines p-Kanal-IGBTs mit Rekombinationszonen in einer nicht ausgeräumten epitaktischen Schicht nach einer ersten Variante eines zweiten Ausführungsbeispiels der Erfindung,
  • 3 eine Schnittdarstellung eines p-Kanal-IGBTs mit Metallzonen am Boden von Trenchen nach einer zweiten Variante des zweiten Ausführungsbeispiels der Erfindung,
  • 4 eine Schnittdarstellung durch eine Diode mit einer Feldstoppschicht,
  • 5 eine Schnittdarstellung durch eine Diode mit einer Feldstoppschicht und einer Pufferschicht,
  • 6 eine Schnittdarstellung zur Erläuterung eines herkömmlichen p-Kanal-IGBTs,
  • 7 ein Ersatzschaltbild zum IGBT von 6 und
  • 8 ein Kennlinienfeld für den IGBT der 6 und 7.
  • Die 4 bis 8 sind bereits eingangs näher erläutert worden. In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
  • 1 zeigt ein erstes Ausführungsbeispiel der Erfindung mit einem n–-leitenden Halbleiterkörper 20, in den n+-leitende Sourcezonen 1 und p-leitende Basis- bzw. Bodyzonen 2 in die Vorderseite eingebracht sind. Auf der Rückseite des Halbleiterkörpers 20 ist eine Drainmetallisierung 3 aus Aluminium vorgesehen. Handelt es sich bei dem Halbleiterbauelement um einen IGBT, so ist noch eine p-leitende Drainzone 4 vorhanden. Ohne die Drainzone 4 liegt ein MOSFET vor.
  • In die Rückseite des Halbleiterkörpers 20 sind Trenches 5 eingebracht, was vorzugsweise durch Ätzen geschieht. Durch Implantation sind in den Boden der Trenches 5 n+-dotierte Gebiete 6 erzeugt. Diese Gebiete 6 entstehen nach einer im Anschluss an die Implantation vorgenommenen kräftigen Ausheilung, so dass sich diese Gebiete 6 auch über die Bodenkante der Trenches 5 hinaus erstrecken können.
  • Die Trenches 5 werden nach der Implantation und Ausheilung zur Erzeugung der Gebiete 6 mit einem Isolator 7, wie beispielsweise Siliziumdioxid, oder einem nicht oder nur schwach dotierten polykristallinem Silizium 8 gefüllt.
  • Eine Pufferzone 14 wird durch den Halbleiterkörper 20 im Zwischenraum zwischen den Trenches 5 gebildet. Eine Feldstoppschicht 12 entsteht durch die Gebiete 6 am Boden der Trenches 5.
  • Auf diese Weise entsteht eine wellige Raumladungszone, deren Grenze 9 schematisch in 1 angedeutet ist.
  • Während beim Ausführungsbeispiel der 1 die Leitungstypen jeweils auch umgekehrt werden können, gilt dies für das Ausführungsbeispiel der 2 und 3 nicht, da hier primär ein p-Kanal-IGBT dargestellt ist. Dieser umfasst einen p-leitenden Halbleiterkörper 20, in dem p-leitende Sourcezonen 1 und n+-leitende Basiszonen 2 eingebracht sind. Die Drainzone 4 ist n+-dotiert.
  • Liegt bei diesem IGBT eine maximale Spannung Umax zwischen Source S und Drain D, dehnt sich die Raumladungszone bis zu einer Grenze 9 aus. Außerhalb der Grenze der Raumladungszone, also in den nicht-ausgeräumten Teil des Halbleiterkörpers 20, der hier aus einer epitaktischen Schicht bestehen kann, sind so genannte "Metallzonen" 21 als Rekombinationszonen vorgesehen. Diese Rekombinationszonen 21 verringern die Stromverstärkung β des parasitären npn-Transistors aus den Bereichen 2, 20 und 4, so dass das oben erwähnte Latch-up vermieden wird.
  • Bei den Metallzonen 21 kann es sich um metallische leitende Bereiche handeln. Wesentlich ist, dass diese Bereiche als Rekombinationszonen wirken.
  • 3 zeigt eine Variante des zweiten Ausführungsbeispiels der Erfindung. Hier sind die Metallzonen 21 am Boden und gegebenenfalls im Bereich der Seitenwände von Trenches 5 vorgesehen, die ihrerseits mit Isolator 7 oder undotiertem oder nur schwach dotiertem polykristallinem Silizium 8 ge füllt sein können. Die Metallzonen 21 wirken wie die Metallzonen 21 des Ausführungsbeispiels der 2 als Rekombinationszonen und reduzieren so die Stromverstärkung des parasitären npn-Bipolartransistors.
    • 1
    Sourcezone
    2
    Basiszone
    3
    Drainmetallisierung
    4
    Drainzone
    5
    Trenches
    6
    n+-Gebiete
    7
    Isolator
    8
    Polysilizium
    9
    Grenze von Raumladungszone
    10
    Anodenzone
    11
    n–-leitender Bereich
    12
    n+-leitender Bereich
    13
    Kathodenmetallisierung
    14
    Pufferschicht
    15
    Sourcezone
    16
    n-Basiszone
    17
    p-Basiszone
    18
    Drainzone
    20
    Halbleiterkörper

Claims (12)

  1. Halbleiterbauelement mit einem eine Vorderseite und eine zur Vorderseite gegenüberliegend vorgesehene Rückseite aufweisenden Halbleiterkörper (20), bei dem im Bereich der Vorderseite aktive Zonen (1, 2) angeordnet sind und die Rückseite mit einer Elektrode (3) belegt ist, dadurch gekennzeichnet, dass im Bereich der Rückseite im Abstand von dieser hochdotierte (6) und/oder metallisch leitende (21) Gebiete vorgesehen sind.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass in die Rückseite mit nicht dotiertem Material (7, 8) dotierte Trenche (5) eingebracht sind, an deren Boden die hochdotierten Gebiete (6) gelegen sind, und dass der Zwischenraum zwischen den Trenchen (5) schwach dotiert ist.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass das nicht dotierte Material (7, 8) ein Isolator (7) oder nicht oder nur schwach dotiertes polykristallines Silizium (8) ist.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Trenches (5) in einem Abstand voneinander angeordnet sind, der kleiner ist als die Breite der Raumladungszone (9).
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass es ein IGBT oder MOSFET ist.
  6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die metallisch leitenden Gebiete Metallzonen (21) sind, die in einem p-leitenden Bereich des Halbleiterkörpers (20) eingelagert sind.
  7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass die Metallzonen (21) in einem nicht ausgeräumten Gebiet des Halbleiterkörpers (20) außerhalb der Raumladungszone (9) gelegen sind.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass sich die Metallzonen (21) am Boden von Trenches (5) befinden.
  9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass sich die Metallzonen (21) auch über Seitenwände der Trenches (5) erstrecken.
  10. Halbleiterbauelement nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Trenches mit Isolator (7) oder undotiertem oder nur schwach dotiertem polykristallinem Silizium (8) gefüllt sind.
  11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass der Isolator Siliziumdioxid ist.
  12. Halbleiterbauelement nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass es ein p-Kanal-IGBT ist.
DE10333556A 2003-07-23 2003-07-23 Halbleiterbauelement mit verbesserter Kommutierung Expired - Fee Related DE10333556B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10333556A DE10333556B4 (de) 2003-07-23 2003-07-23 Halbleiterbauelement mit verbesserter Kommutierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10333556A DE10333556B4 (de) 2003-07-23 2003-07-23 Halbleiterbauelement mit verbesserter Kommutierung

Publications (2)

Publication Number Publication Date
DE10333556A1 true DE10333556A1 (de) 2005-03-03
DE10333556B4 DE10333556B4 (de) 2006-07-06

Family

ID=34111646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10333556A Expired - Fee Related DE10333556B4 (de) 2003-07-23 2003-07-23 Halbleiterbauelement mit verbesserter Kommutierung

Country Status (1)

Country Link
DE (1) DE10333556B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835544A2 (de) * 2006-03-16 2007-09-19 Sanyo Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
WO2009031001A2 (en) * 2007-09-04 2009-03-12 Toyota Jidosha Kabushiki Kaisha Vertical igbt and method of manufacturing the same
US8907407B2 (en) 2008-03-12 2014-12-09 Semiconductor Components Industries, Llc Semiconductor device covered by front electrode layer and back electrode layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4112905A1 (de) * 1990-04-20 1991-10-24 Fuji Electric Co Ltd Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
US5569941A (en) * 1992-10-20 1996-10-29 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with a buried gapped semiconductor region
DE19823944A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4112905A1 (de) * 1990-04-20 1991-10-24 Fuji Electric Co Ltd Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
US5569941A (en) * 1992-10-20 1996-10-29 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with a buried gapped semiconductor region
DE19823944A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835544A2 (de) * 2006-03-16 2007-09-19 Sanyo Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
EP1835544A3 (de) * 2006-03-16 2008-09-03 Sanyo Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
WO2009031001A2 (en) * 2007-09-04 2009-03-12 Toyota Jidosha Kabushiki Kaisha Vertical igbt and method of manufacturing the same
WO2009031001A3 (en) * 2007-09-04 2009-06-04 Toyota Motor Co Ltd Vertical igbt and method of manufacturing the same
US8907407B2 (en) 2008-03-12 2014-12-09 Semiconductor Components Industries, Llc Semiconductor device covered by front electrode layer and back electrode layer

Also Published As

Publication number Publication date
DE10333556B4 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019202117B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012204420A1 (de) Halbleitervorrichtung
DE102019205227B4 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102015107103B4 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE212021000529U1 (de) Leistungshalbleitervorrichtung mit isolierter Graben-Gate-Elektrode
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102020122405A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
EP1092238A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE69313499T2 (de) Halbleiterbauelement mit Bufferstruktur
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee