DE102020121771A1 - Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung - Google Patents

Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung Download PDF

Info

Publication number
DE102020121771A1
DE102020121771A1 DE102020121771.4A DE102020121771A DE102020121771A1 DE 102020121771 A1 DE102020121771 A1 DE 102020121771A1 DE 102020121771 A DE102020121771 A DE 102020121771A DE 102020121771 A1 DE102020121771 A1 DE 102020121771A1
Authority
DE
Germany
Prior art keywords
electrode
trench
region
mesa
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121771.4A
Other languages
English (en)
Inventor
Roman Baburske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020121771.4A priority Critical patent/DE102020121771A1/de
Priority to US17/402,516 priority patent/US11728417B2/en
Priority to CN202110953253.0A priority patent/CN114078964A/zh
Publication of DE102020121771A1 publication Critical patent/DE102020121771A1/de
Priority to US18/212,906 priority patent/US20230343863A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung (100) enthält ein Driftgebiet (102) eines ersten Leitfähigkeitstyps in einem Halbleiterkörper (104), der eine erste Hauptoberfläche (106) aufweist. Ein Body-Gebiet (108) eines zweiten Leitfähigkeitstyps ist zwischen dem Driftgebiet (102) und der ersten Hauptoberfläche (106) angeordnet. Eine Vielzahl von Gräben erstreckt sich von der ersten Hauptoberfläche (106) aus in den Halbleiterkörper (104). Die Vielzahl von Gräben strukturiert den Halbleiterkörper (104) in eine Vielzahl von Mesas, die eine erste Mesa (1101) zwischen einem ersten Graben (1121) und einem zweiten Graben (1122) und eine zweite Mesa (1102) zwischen dem zweiten Graben (1122) und einem dritten Graben (1123) aufweist. Eine Elektrode im ersten Graben (1141) ist eine Elektrode aus einer Elektrodengruppe einer mit einem ersten Gate-Treiberausgang elektrisch gekoppelten ersten Gate-Elektrode, einer mit einem zweiten Gate-Treiberausgang elektrisch gekoppelten zweiten Gate-Elektrode und einer mit einem ersten Lastkontakt elektrisch verbundenen Source-Elektrode. Eine Elektrode im zweiten Graben (1142) ist eine andere Elektrode aus der Elektrodengruppe, und eine Elektrode im dritten Graben (1143) ist eine verbleibende Elektrode aus der Elektrodengruppe. Ein Barrierengebiet (116) des ersten Leitfähigkeitstyps, das eine höhere Dotierungskonzentration als das Driftgebiet (102) aufweist, ist zwischen dem Driftgebiet (102) und dem Body-Gebiet (108) in jeder der ersten Mesa (1101) und der zweiten Mesa (1102) angeordnet. Ein erster vertikaler Abstand (d1) von einem Boden des Barrierengebiets (116) zur ersten Hauptoberfläche (106) ist größer als 60% eines zweiten vertikalen Abstands (d2) von einem Boden des zweiten Grabens (1122) zur ersten Hauptoberfläche (106).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Halbleitervorrichtungen, die eine erste Gate-Elektrode und eine zweite Gate-Elektrode enthalten.
  • HINTERGRUND
  • In Halbleiterdioden und Halbleiterschaltvorrichtungen wie etwa IGBTs (Bipolartransistoren mit isoliertem Gate) können mobile Ladungsträger ein Halbleitergebiet fluten und können ein dichtes Ladungsträgerplasma ausbilden, das zu einem niedrigen Vorwärts- bzw. Durchlasswiderstand der Halbleiterdiode oder des Driftgebiets des IGBT führt. Das Ladungsträgerplasma wird in einer Abschaltperiode entfernt, wenn die Vorrichtung in einen Sperrmodus übergeht. Der Abschaltprozess trägt zu dynamischen Schaltverlusten der Halbleitervorrichtung bei. Typischerweise kann ein Entsättigungsmechanismus das Ladungsträgerplasma vor einem Schalten der Vorrichtung abschwächen, um die dynamischen Schaltverluste zu reduzieren. Es ist wünschenswert, Halbleitervorrichtungen mit verbesserten Schalteigenschaften bereitzustellen.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleiterkörper, der eine erste Hauptoberfläche aufweist. Die Halbleitervorrichtung enthält ferner ein Body-Gebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche. Die Halbleitervorrichtung enthält ferner eine Vielzahl von Gräben, die sich von der ersten Hauptoberfläche aus in den Halbleiterkörper erstrecken. Die Vielzahl von Gräben strukturiert den Halbleiterkörper in eine Vielzahl von Mesa-Gebieten bzw. Mesas, die eine erste Mesa zwischen einem ersten Graben und einem zweiten Graben und eine zweite Mesa zwischen dem zweiten Graben und einem dritten Graben aufweisen. Die Halbleitervorrichtung enthält ferner eine Elektrode in dem ersten Graben, die eine Elektrode aus einer Elektrodengruppe einer mit einem ersten Gate-Treiberausgang elektrisch gekoppelten ersten Gate-Elektrode, einer mit einem zweiten Gate-Treiberausgang elektrisch gekoppelten zweiten Gate-Elektrode und einer mit einem ersten Lastkontakt elektrisch verbundenen Source-Elektrode ist. Weiter enthält die Halbleitervorrichtung eine Elektrode in dem zweiten Graben, die eine andere Elektrode aus der Elektrodengruppe ist. Die Halbleitervorrichtung enthält ferner eine Elektrode in dem dritten Graben, die eine verbleibende Elektrode aus der Elektrodengruppe ist. Die Halbleitervorrichtung enthält überdies ein Barrierengebiet des ersten Leitfähigkeitstyps, das eine höhere Dotierungskonzentration als das Driftgebiet aufweist und zwischen dem Driftgebiet und dem Bodygebiet in sowohl der ersten Mesa als auch der zweiten Mesa angeordnet ist. Ein erster vertikaler Abstand von einem Boden des Barrierengebiets zur ersten Hauptoberfläche ist größer als 60 % eines zweiten vertikalen Abstands von einem Boden des zweiten Grabens zur ersten Hauptoberfläche.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen von Halbleitervorrichtungen, z.B. vertikalen Leistungs-Halbleitervorrichtungen, und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1A ist eine schematische Querschnittsansicht, um ein Beispiel einer Halbleitervorrichtung zu veranschaulichen, die ein Barrierengebiet und erste und zweite Gate-Elektroden enthält, und 1B ist eine grafische Darstellung, die Profile einer Dotierungskonzentration des Barrierengebiets entlang einer Line AA' von 1A veranschaulicht.
    • 2 bis 11 sind schematische Querschnittsansichten, um beispielhafte Entwürfe von IGBTs zu veranschaulichen, die ein Barrierengebiet und erste und zweite Gate-Elektroden enthalten.
    • 12A bis 12C sind schematische Querschnittsansichten, um beispielhafte Entwürfe von IGBTs mit doppelseitigen Gates zu veranschaulichen.
    • 13, 14A, 14B sind schematische Draufsichten, um einen Transistorzellenbereich einer Halbleitervorrichtung zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen mit Hilfe von Veranschaulichungen spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. Es ist zu verstehen, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber sind die gleichen Elemente sind in den verschiedenen Zeichnungen mit entsprechenden Bezugszeichen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein zusätzlicher Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ kann eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den jeweiligen Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial sein.
  • Der Begriff „elektrisch gekoppelt“ schließt ein, dass zusätzlich zu einer permanenten niederohmigen Verbindung ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen angeordnet sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand bereitzustellen. Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter mit einem Wert von höchstens d liest sich als y ≤ d.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z. B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z. B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z. B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel einer Halbleitervorrichtung kann ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleiterkörper enthalten, der eine erste Hauptoberfläche aufweist. Die Halbleitervorrichtung kann ferner ein Body-Gebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche enthalten. Weiter kann die Halbleitervorrichtung eine Vielzahl von Gräben enthalten, die sich von der ersten Hauptoberfläche aus in den Halbleiterkörper erstrecken. Die Vielzahl von Gräben strukturiert den Halbleiterkörper in eine Vielzahl von Mesas, die eine erste Mesa zwischen einem ersten Graben und einem zweiten Graben und eine zweite Mesa zwischen einem zweiten Graben und einem dritten Graben aufweisen. Die Halbleitervorrichtung kann ferner eine Elektrode in dem ersten Graben enthalten, die eine Elektrode aus einer Elektrodengruppe einer mit einem ersten Gate-Treiberausgang elektrisch gekoppelten ersten Gate-Elektrode, einer mit einem zweiten Gate-Treiberausgang elektrisch gekoppelten zweiten Gate-Elektrode und einer mit einer Lastelektrode elektrisch verbundenen Source-Elektrode ist. Die Halbleitervorrichtung kann weiterhin eine Elektrode im zweiten Graben enthalten, die eine andere Elektrode aus der Elektrodengruppe ist. Ferner kann die Halbleitervorrichtung eine Elektrode im dritten Graben enthalten, die eine verbleibende Elektrode aus der Elektrodengruppe ist. Die Halbleitervorrichtung kann überdies ein Barrierengebiet des ersten Leitfähigkeitstyps enthalten, das eine höhere Dotierungskonzentration als das Driftgebiet aufweist und zwischen dem Driftgebiet und dem Body-Gebiet in sowohl der ersten Mesa als auch der zweiten Mesa angeordnet ist. Ein erster vertikaler Abstand von einem Boden des Barrierengebiets zur ersten Hauptoberfläche kann größer als 60 % eines zweiten vertikalen Abstands von einem Boden des zweiten Grabens zur ersten Hauptoberfläche sein. In einigen Beispielen kann der erste vertikale Abstand von einem Boden des Barrierengebiets zur ersten Hauptoberfläche von 60 % bis 150 % des zweiten vertikalen Abstands oder von 60 % bis 120 % oder von 60 % bis 90 % des zweiten vertikalen Abstands reichen.
  • Die Halbleitervorrichtung kann eine vertikale Leistungs-Halbleitervorrichtung mit einem Laststromfluss zwischen einem ersten Lastanschluss oder Lastkontakt an der ersten Hauptoberfläche und einem zweiten Lastanschluss oder Lastkontakt an einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche sein. Die Halbleitervorrichtung kann ein vertikaler Leistungs-Halbleiter-IGBT (Bipolartransistor mit isoliertem Gate) oder ein rückwärts leitender (RC-) IGBT eines Leistungs-Halbleiters oder ein Leistungs-Halbleitertransistor wie etwa ein Leistungs-Halbleiter-IGFET (Feldeffekttransistor mit isoliertem Gate, z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor) oder eine Leistungs-Halbleiterdiode sein. Die vertikale Leistungs-Halbleitervorrichtung kann dafür konfiguriert sein, Ströme von mehr als 1 A oder mehr als 10 A oder gar mehr als 30 A zu leiten, und kann ferner dafür konfiguriert sein, Spannungen zwischen Lastanschlüssen, z. B. zwischen Emitter und Kollektor eines IGBT oder zwischen Drain und Source eines MOSFET, im Bereich von mehreren hundert bis mehrere tausend Volt, z. B. 400 V, 650 V, 1,2 kV, 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV, 6,5 kV, zu sperren. Die Sperrspannung kann zum Beispiel einer in einem Datenblatt der Leistungs-Halbleitervorrichtung spezifizierten Spannungsklasse entsprechen.
  • Der Halbleiterkörper kann ein Halbleitermaterial aus den elementaren Halbleitern der Gruppe IV, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial oder ein II-VI-Verbund-Halbleitermaterial enthalten oder daraus bestehen. Beispiele von Halbleitermaterialien aus elementaren Halbleitern der Gruppe IV umfassen unter anderem Silizium (Si) und Germanium (Ge). Beispiele der IV-IV-Verbund-Halbleitermaterialien umfassen unter anderem Siliziumcarbid (SiC) und Siliziumgermanium (SiGe). Beispiele eines III-V-Verbund-Halbleitermaterials umfassen unter anderem Galliumarsenid (GaAs), Galliumnitrid (GaN), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumnitrid (InGaN) und Indiumgalliumarsenid (InGaAs). Beispiele von II-VI-Verbund-Halbleitermaterialien umfassen unter anderem Cadmiumtellurid (CdTe), Quecksilber-Cadmium-Tellurid (CdHgTe) und Cadmium-Magnesium-Tellurid (CdMgTe). Der Halbleiterkörper kann beispielsweise ein magnetischer Czochralski-, MCZ-, oder Float-Zone- (FZ-) bzw. Zonenschmelz- oder ein epitaktisch abgeschiedener Silizium-Halbleiterkörper sein.
  • Die erste Hauptoberfläche kann eine Ebene bei einer Grenzfläche zwischen dem Halbleiterkörper und einem Verdrahtungsbereich oberhalb des Halbleiterkörpers an einer ersten Seite des Halbleiterkörpers sein.
  • Beispielsweise kann jede der Elektroden in den ersten bis dritten Gräben von einem umgebenden Teil des Halbleiterkörpers, z. B. von einem Body- oder Source-Gebiet, durch ein Dielektrikum in dem entsprechenden der Gräben elektrisch isoliert sein. Das Dielektrikum kann eine Schicht oder eine Kombination von Schichten, z. B. einen Schichtstapel dielektrischer Schichten, beispielsweise Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z. B. undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hoher Dielektrizitätskonstante oder dielektrische Schichten mit niedriger Dielektrizitätskonstante enthalten. Jede der Elektroden in den ersten bis dritten Gräben kann ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z. B. ein hochdotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen enthalten. Obgleich die Elektroden in den ersten bis dritten Gräben gleichzeitig gebildet werden können, können sich die Elektroden beispielsweise in Bezug auf eine elektrische Verbindung voneinander unterscheiden.
  • Alle oder einige Teile von jedem der Vielzahl erster, zweiter und dritter Gräben können beispielsweise streifenförmig sein.
  • Eine Störstellenkonzentration im Driftgebiet kann mit zunehmendem Abstand zur ersten Hauptoberfläche zumindest in Bereichen seiner vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Beispielen kann die Störstellenkonzentration im Driftgebiet annähernd gleichmäßig sein. Für auf Silizium basierende IGBTs kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 2 × 1012 cm-3 und 1 × 1015 cm3, zum Beispiel in einem Bereich von 5 × 1012 cm-3 bis 1 × 1014 cm-3, liegen. Im Fall einer auf SiC basierenden Halbleitervorrichtung kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5 × 1014 cm-3 und 1 × 1017 cm-3, beispielsweise in einem Bereich von 1 × 1015 cm-3 bis 2 × 1016 cm-3, liegen. Eine vertikale Ausdehnung des Driftgebiets kann von Spannungssperranforderungen, z. B. einer spezifizierten Spannungsklasse, der vertikalen Leistungs-Halbleitervorrichtung abhängen. Wenn die vertikale Leistungs-Halbleitervorrichtung in einem Spannungssperrmodus betrieben wird, kann sich ein Raumladungsgebiet je nach der an die vertikale Leistungs-Halbleitervorrichtung angelegten Sperrspannung vertikal teilweise oder ganz durch das Driftgebiet erstrecken. Wenn die vertikale Leistungs-Halbleitervorrichtung bei oder nahe der spezifizierten maximalen Sperrspannung betrieben wird, kann das Raumladungsgebiet ein Feldstoppgebiet erreichen oder darin eindringen. Das Feldstoppgebiet ist dafür konfiguriert, zu verhindern, dass das Raumladungsgebiet weiter bis zu der Kathode oder dem Kollektor an einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche des Halbleiterkörpers reicht. Auf diese Weise kann das Drift- oder Basisgebiet unter Verwendung erwünschter niedriger Dotierungspegel und mit einer erwünschten Dicke ausgebildet werden, während sanftes Schalten für die so ausgebildete Halbleitervorrichtung erreicht wird. Für IGBTs kann ein Trägerinjektionsgebiet, z. B. ein p+-dotiertes Lochinjektionsgebiet für n-Kanal-IGBTs, zwischen dem Feldstoppgebiet und einem zweiten Lastkontakt an der zweiten Hauptoberfläche des Halbleiterkörpers beispielsweise ausgebildet werden.
  • Indem man eine der Elektroden, z. B. die erste Gate-Elektrode, in den ersten bis dritten Gräben mit einem ersten Gate-Treiberausgang und eine andere der Elektroden, z. B. die zweite Gate-Elektrode, in den ersten bis dritten Gräben mit einem zweiten Gate-Treiberausgang elektrisch verbindet, kann eine Dual-Gate-Halbleitervorrichtung, z. B. ein Dual-Gate-IGBT, bereitgestellt werden. Die Dual-Gate-Halbleitervorrichtung kann ermöglichen, die Vorrichtung zwischen einem leitungsoptimierten Zustand und einem schaltoptimierten Zustand umzuschalten. Im leitungsoptimierten Zustand liegt eine an die zweite Gate-Elektrode angelegte Spannung, z. B. VG2, oberhalb einer bestimmten Schwellenspannung. Im schaltoptimierten Zustand liegt die an die zweite Gate-Elektrode angelegte Spannung, z. B. VG2, unterhalb der bestimmten Schwellenspannung Vth. Unterhalb der Schwellenspannung kann ein Lochinjektionskanal, d. h. ein p-Kanal, in Vorrichtungen mit Driftgebiet vom n-Typ in der Mesa unterhalb des Body-Gebiets gebildet werden, die an eine Seitenwand des die zweite Gate-Elektrode enthaltenden Grabens grenzt. Dieser Kanal kann einen niederohmigen Pfad bereitstellen, damit die Löcher den Halbleiterkörper in Richtung des Emitters (der Source), d. h. des ersten Lastkontakts, verlassen, und reduziert folglich ein Ladungsträger-Confinement. Das Schalten zwischen VG2 mit einem hohen Ladungsträger-Confinement, z. B. +15V, und VG2 < Schwellenspannung Vth, z. B. VG2 = -8V oder VG2 = -10V oder VG2 = -15V, findet kurz vor dem Abschalten der Vorrichtung, z. B. in einer sogenannten Entsättigungsphase, statt.
  • Indem man eine andere der Elektroden, die Source-Elektrode, mit der ersten Lastelektrode elektrisch verbindet, kann im Fall von Vorrichtungen mit Driftgebiet vom n-Typ ein Abstand zwischen dem (den Laststrom führenden) n-Kanal und dem p-Kanal (für Entsättigungszwecke) vergrößert werden, wodurch eine gegenseitige Interferenz zwischen dem n-Kanal und dem p-Kanal in der Entsättigungsphase reduziert wird. Dies kann eine Verbesserung des Entsättigungsverhaltens sowie der Stabilität einer Entsättigung ermöglichen.
  • Das Barrierengebiet kann z. B. für IGBTs mit Driftgebiet vom n-Typ ermöglichen, eine Leitfähigkeit des Lochpfads während der Entsättigungsphase zu verringern und den Lochstromfluss neben dem die zweite Gate-Elektrode enthaltenden Graben beschränkt, d. h. weg von dem die erste Gate-Elektrode enthaltenden Graben, zu halten. Dies kann ebenfalls eine Verbesserung des Entsättigungsverhaltens sowie der Stabilität einer Entsättigung ermöglichen.
  • In einigen Beispielen kann die Elektrode im ersten Graben die Source-Elektrode sein. Die Elektrode im zweiten Graben kann die erste Gate-Elektrode sein, und die Elektrode im dritten Graben kann die zweite Gate-Elektrode sein. Beispielsweise kann nur die erste Mesa von der ersten Mesa und der zweiten Mesa ein Source-Gebiet enthalten, das an den zweiten Graben grenzt. Beispielsweise kann in der ersten Mesa ein Source-Gebiet an den zweiten Graben grenzen. Für Vorrichtungen mit Driftgebiet vom n-Typ kann die erste Gate-Elektrode dafür konfiguriert sein, einen Elektronenkanal an der Grenzfläche zwischen der ersten Mesa und dem zweiten Graben zu steuern. Desgleichen kann die zweite Gate-Elektrode dafür konfiguriert sein, einen Lochkanal an einer Grenzfläche zwischen der zweiten Mesa und dem dritten Graben zu steuern. Dies kann eine Trennung des Kanals vom n-Typ, d. h. des Elektronenkanals, und des Kanals vom p-Typ, d. h. des Lochkanals, in der Entsättigungsphase durch den zweiten Graben ermöglichen und kann folglich eine Reduzierung einer gegenseitigen Interferenz zwischen dem n-Kanal und dem p-Kanal in der Entsättigungsphase ermöglichen.
  • In einigen Beispielen sind das Body-Gebiet in der ersten Mesa und das Body-Gebiet in der zweiten Mesa elektrisch getrennt. Beispielsweise kann das Body-Gebiet in der ersten Mesa mit dem ersten Lastkontakt, z. B. Source- (Emitter-) Kontakt, elektrisch verbunden sein und kann das Body-Gebiet in der zweiten Mesa elektrisch schwebend bzw. potentialfrei sein. Ein Kontakt, z. B. Kontaktstecker, auf der zweiten Mesa kann beispielsweise weggelassen werden oder kann elektrisch potentialfrei sein.
  • In einigen Beispielen kann die Elektrode im ersten Graben die erste Gate-Elektrode sein, kann die Elektrode im zweiten Graben die Source-Elektrode sein und kann die Elektrode im dritten Graben die zweite Gate-Elektrode sein. Für Vorrichtungen mit Driftgebiet vom n-Typ kann die erste Gate-Elektrode dafür konfiguriert sein, einen Elektronenkanal an einer Grenzfläche zwischen der ersten Mesa und dem ersten Graben zu steuern. Desgleichen kann die zweite Gate-Elektrode dafür konfiguriert sein, einen Lochkanal an einer Grenzfläche zwischen der zweiten Mesa und dem dritten Graben zu steuern. Dies kann eine Trennung des Kanals vom n-Typ, d. h. des Elektronenkanals, und des Kanals vom p-Typ, d. h. des Lochkanals, in der Entsättigungsphase durch den zweiten Graben ermöglichen und kann folglich ein Reduzieren der gegenseitigen Interferenz zwischen dem n-Kanal und dem p-Kanal ermöglichen.
  • In einigen Beispielen grenzt ein etwaiges Source-Gebiet in der ersten Mesa an nur den ersten Graben von den ersten und zweiten Gräben. Dadurch kann kein Source-Gebiet an den die zweite Gate-Elektrode enthaltenden dritten Graben grenzen. Dies kann beispielsweise eine Einstellung eines Sättigungsstroms unabhängig von einer Spannung der zweiten Gate-Elektrode im dritten Graben ermöglichen.
  • In einigen Beispielen kann ein Source-Gebiet in der zweiten Mesa an einen dritten Graben grenzen. Dies kann beispielsweise ein Modulieren eines Sättigungsstroms in Abhängigkeit von einer Spannung der zweiten Gate-Elektrode im dritten Graben ermöglichen.
  • In einigen Beispielen ist in einem an den dritten Graben grenzenden Teil der zweiten Mesa kein Source-Gebiet vorhanden. Dies kann beispielsweise eine Einstellung eines Sättigungsstroms unabhängig von einer Spannung der zweiten Gate-Elektrode im dritten Graben ermöglichen und kann ferner ermöglichen, eine Kombination des p-Kanals zwischen der zweiten Mesa und dem dritten Graben und eines n-Kanals zwischen der zweiten Mesa und dem zweiten Graben, z. B. durch Weglassen des n-Kanals in der zweiten Mesa aufgrund des fehlenden Source-Gebiets, zu vermeiden.
  • In einigen Beispielen kann eine Breite der ersten Mesa bei einer vertikalen Ebene, die der Hälfte der vertikalen Ausdehnung der ersten Mesa entspricht, geringer als 1,2 µm sein. Die Breite der ersten Mesa kann sogar geringer als 0,8 µm oder kleiner als 0,4 µm sein.
  • In einigen Beispielen kann ein Verhältnis zwischen i) einer Breite der ersten Mesa bei einer vertikalen Ebene, die der Hälfte einer vertikalen Ausdehnung der ersten Mesa entspricht, und ii) der vertikalen Ausdehnung der ersten Mesa größer als 4 sein. Das Verhältnis zwischen einer Breite der ersten Mesa und einer vertikalen Ausdehnung der ersten Mesa kann sogar größer als 6 oder größer als 10 oder größer als 14 sein.
  • In einigen Beispielen kann eine maximale Dotierungskonzentration im Barrierengebiet um zumindest einen Faktor 100 höher als eine maximale Dotierungskonzentration in einem Teil des Driftgebiets sein, der an das Barrierengebiet grenzt. Eine vertikale Ausdehnung des Teils des Driftgebiets kann gleich einer vertikalen Ausdehnung des Barrierengebiets sein. Beispielsweise kann die vertikale Ausdehnung des Barrierengebiets gleich beispielsweise einem vertikalen Abstand zwischen dem Body-Gebiet und dem Driftgebiet sein. In einigen anderen Beispielen kann eine vertikale Ausdehnung eines Teils des Driftgebiets gleich der Hälfte eines vertikalen Abstands zwischen dem Barrierengebiet und der zweiten Hauptoberfläche sein.
  • In einigen Beispielen kann eine Dosis von Dotierstoffen des ersten Leitfähigkeitstyps des Barrierengebiets größer als 2 × 1013 cm-2 sein. Die Dosis von Dotierstoffen des ersten Leitfähigkeitstyps des Barrierengebiets kann sogar größer als 4 × 1013 cm-2 oder größer als 8 × 1013 cm-2 sein. Die Dosis von Dotierstoffen des ersten Leitfähigkeitstyps kann einer Anzahl implantierter Ionen des Dotierstoffs des ersten Leitfähigkeitstyps pro Einheitsfläche (Atome/cm2) entsprechen. Die Dosis kann bestimmt werden, indem ein Profil der Konzentration implantierter Dotierstoffe des ersten Leitfähigkeitstyps entlang der vertikalen Ausdehnung des Barrierengebiets integriert wird. Das Profil von Dotierstoffen des ersten Leitfähigkeitstyps des Barrierengebiets kann beispielsweise durch eine oder mehrere Tiefenprofilierungen von Dotierstoffen und Verunreinigungen unter Verwendung einer Sekundärionen-Massenspektrometrie (klassische SIMS und TOF-(Laufzeit-) SIMS), einer Ausbreitungswiderstandsprofilierung (SRP) oder Scan- bzw. Rastersondentechniken zur 2D-Profilierung bestimmt werden.
  • In einigen Beispielen kann der vertikale Abstand zwischen einer maximalen Dotierungskonzentrationsspitze im Barrierengebiet und der ersten Hauptoberfläche in einem Bereich von 30 % bis 70 % des zweiten vertikalen Abstands liegen. Ein vertikaler Abstand zwischen einer maximalen Dotierungskonzentrationsspitze im Barrierengebiet und der ersten Hauptoberfläche kann auch in einem Bereich von 40 % bis 60 % des zweiten vertikalen Abstands liegen.
  • In einigen Beispielen kann die Halbleitervorrichtung ferner eine zweite Elektrode im ersten Graben, eine zweite Elektrode im zweiten Graben und eine zweite Elektrode im dritten Graben enthalten. In jedem der ersten bis dritten Gräben können die Elektrode und die zweite Elektrode entlang einer lateralen Richtung einander gegenüberliegen und kann ein Dielektrikum zwischen der Elektrode und der zweiten Elektrode angeordnet sein. Beispielsweise können die Elektrode und die zweite Elektrode in jedem der ersten bis dritten Gräben eine gleiche oder ähnliche vertikale Ausdehnung und Position aufweisen. Indem das Dielektrikum zwischen der Elektrode und der zweiten Elektrode in den Gräben angeordnet wird, kann eine geringere Rückkopplungskapazität erreicht werden. Dies kann beispielsweise niedrigere Schaltverluste Eoff beim Abschalten ermöglichen.
  • In einigen Beispielen kann die Halbleitervorrichtung einen Transistorzellenbereich und einen den Transistorzellenbereich zumindest teilweise umgebenden Randabschlussbereich an der ersten Hauptoberfläche enthalten. Ein Prozentanteil von Gräben, die die zweite Gate-Elektrode enthalten, kann in einem ersten Teil des Transistorzellenbereichs geringer als in einem zweiten Teil des Transistorzellenbereichs sein. Der zweite Teil kann zwischen dem ersten Teil und dem Randabschlussbereich angeordnet sein. Der zweite Teil kann beispielsweise auch zwischen dem ersten Teil und einem Gate-Pad oder zwischen dem ersten Teil und einer Gate-Verbindungsleitung angeordnet sein.
  • In einigen Beispielen unterscheidet sich eine Breite eines Kanals, der dafür konfiguriert ist, durch die erste Gate-Elektrode in einem der Vielzahl von Gräben gesteuert zu werden, von einer Breite eines Kanals, der dafür konfiguriert ist, durch die zweite Gate-Elektrode in einem anderen der Vielzahl von Gräben gesteuert zu werden. Die Breite eines Kanals kann beispielsweise einer Summe lateraler Ausdehnungen aller Source-Gebiete entsprechen, die entlang einer longitudinalen Richtung des entsprechenden Grabens, wo der Kanal ausgebildet ist, angeordnet sind.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • Mit Verweis auf die obigen Beispiele beschriebene funktionale und strukturelle Details sollen gleichermaßen für die in den Figuren veranschaulichten und weiter unten beschriebenen beispielhaften Beispiele gelten.
  • Im Folgenden werden weitere Beispiele von Halbleitervorrichtungen in Verbindung mit den beiliegenden Zeichnungen erläutert. Mit Verweis auf die obigen Beispiele beschriebene funktionale und strukturelle Details sollen für die in den Figuren veranschaulichten und weiter unten beschriebenen beispielhaften Ausführungsformen gleichermaßen.
  • 1A zeigt schematisch und beispielhaft einen Ausschnitt einer Querschnittsansicht einer Halbleitervorrichtung 100, und 1B ist eine schematische grafische Darstellung, um beispielhafte Dotierungskonzentrationsprofile entlang einer Linie AA von 1A zu veranschaulichen.
  • Die Halbleitervorrichtung 100 enthält ein n--dotiertes Driftgebiet 102 in einem Halbleiterkörper 104, der eine erste Hauptoberfläche 106 aufweist. Ein p-dotiertes Body-Gebiet 108 ist zwischen dem Driftgebiet 102 und der ersten Hauptoberfläche 106 angeordnet.
  • Eine Vielzahl von Gräben erstreckt sich von der ersten Hauptoberfläche 106 aus in den Halbleiterkörper 104. Die Vielzahl von Gräben strukturiert den Halbleiterkörper 104 in eine Vielzahl von Mesas, die eine erste Mesa 1101 zwischen einem ersten Graben 1121 und einem zweiten Graben 1122 und eine zweite Mesa 1102 zwischen dem zweiten Graben 1122 und einem dritten Graben 1123 umfasst. Die Gräben können gerade Seitenwände oder geneigte Seitenwände aufweisen oder können mit einer größeren lateralen Breite an einem unteren Teil im Vergleich zum oberen Teil von mehr als 15 % oder mehr als 30 % oder gar mehr als 50 % gewölbt geformt sein.
  • Eine Elektrode im ersten Graben 1141 ist eine Elektrode aus einer Elektrodengruppe einer mit einem (in 1A nicht veranschaulichten) ersten Gate-Treiberausgang elektrisch gekoppelten ersten Gate-Elektrode, einer mit einem (in 1A nicht veranschaulichten) zweiten Gate-Treiberausgang elektrisch gekoppelten zweiten Gate-Elektrode und einer mit einem ersten Lastkontakt 1151 elektrisch verbundenen Source-Elektrode. Eine Elektrode im zweiten Graben 1142 ist eine andere Elektrode aus der Elektrodengruppe, und eine Elektrode im dritten Graben 1143 ist eine verbleibende Elektrode aus der Elektrodengruppe. Die Elektroden in der Elektrodengruppe können den ersten, zweiten und dritten Gräben gemäß verschiedenen Kombinationen oder Permutationen zugeordnet sein. Je nach der spezifischen Kombination kann (können) ein Source-Gebiet(e) in der ersten und/oder zweiten Mesa 1101, 1102 (in 1A nicht veranschaulicht) angeordnet sein. Dielektrika 1171, 1172, 1173 in den ersten bis dritten Gräben 1121, 1122, 1123 isolieren die Elektrode in den ersten bis dritten Gräben 1141, 1142, 1143 elektrisch von einem umgebenden Teil des Halbleiterkörpers 104.
  • Ein n-dotiertes Barrierengebiet 116, das eine höhere Dotierungskonzentration als das Driftgebiet 102 aufweist, ist in jeder der ersten Mesa 1101 und der zweiten Mesa 1102 zwischen dem Driftgebiet 102 und dem Body-Gebiet 108 angeordnet. Ein erster vertikaler Abstand d1 von einem Boden des Barrierengebiets 116 zu einer ersten Hauptoberfläche 106 ist größer als 60 % eines zweiten vertikalen Abstands d2 von einem Boden des zweiten Grabens 1122 zur ersten Hauptoberfläche 106.
  • Die Halbleitervorrichtung 100 kann eine vertikale Leistungs-Halbleitervorrichtung sein. In einer vertikalen Halbleitervorrichtung kann ein Laststrom entlang einer vertikalen Richtung y zwischen einem ersten Lastkontakt 1151 an der ersten Oberfläche 106 und einem zweiten Lastkontakt 1152 an einer der ersten Oberfläche 106 entgegengesetzten zweiten Oberfläche beispielsweise fließen. Der erste Lastkontakt 1151 kann beispielsweise ein Emitter- (Source-) Anschluss eines IGBT oder eines rückwärts leitenden (RC-) IGBT sein. Im Fall von IGBTs kann ein n-dotiertes Feldstoppgebiet zwischen dem Driftgebiet 102 und dem zweiten Lastkontakt 1152 angeordnet sein und kann ein p+-dotiertes Kollektorgebiet oder Lochinjektionsgebiet zwischen dem Feldstoppgebiet und dem zweiten Lastkontakt 1152 angeordnet sein und kann ferner mit dem zweiten Lastkontakt 1152 elektrisch verbunden sein.
  • Der erste Lastkontakt 1151 kann ein leitfähiges Material oder eine Kombination leitfähiger Materialien, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa beispielsweise dotiertes polykristallines Silizium, Metall oder eine Metallverbindung enthalten oder daraus bestehen. Der erste Lastkontakt 1151 kann auch eine Kombination dieser Materialien, z.B. ein Auskleidungsmaterial oder Haftmaterial und ein Elektrodenmaterial, enthalten. Beispielhafte Kontaktmaterialien umfassen beispielsweise eines oder mehrere von Titannitrid (TiN) und Wolfram (W), Aluminium (Al), Kupfer (Cu), Legierungen von Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu, Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt), Palladium (Pd). Der erste Lastkontakt 1151 kann einen über dem Halbleiterkörper 104 ausgebildeten Verdrahtungsbereich bilden oder ein Teil davon sein. Der Verdrahtungsbereich kann eine, zwei, drei oder noch mehr Verdrahtungsebenen umfassen, die strukturierte oder nicht strukturierte Metallschichten und Zwischenschicht-Dielektrika enthalten können, die zwischen den strukturierten oder nicht strukturierten Metallschichten angeordnet sind. Kontaktlöcher können die verschiedenen Verdrahtungsebenen beispielsweise elektrisch miteinander verbinden. Ein Vertiefungskontakt 118 verbindet elektrisch den Halbleiterkörper 104, z.B. das Body-Gebiet 108, und den ersten Lastkontakt 1151. Als Alternative oder zusätzlich zu einem Vertiefungskontakt kann ein (nicht veranschaulichter) planarer Kontakt ausgebildet sein. Ein Zwischenschicht-Dielektrikum 120 ist zwischen dem ersten Lastkontakt 1151 und der ersten Hauptoberfläche 106 angeordnet. Details für den ersten Lastkontakt 1151 gelten gleichermaßen für den zweiten Lastkontakt 1152.
  • Ein Verhältnis zwischen einer Breite w der ersten Mesa 1101 (oder zweiten Mesa 1102) an der ersten Hauptoberfläche 106 und einer vertikalen Ausdehnung d der ersten Mesa 1101 ist größer als 4. Beispielsweise kann die Breite der ersten Mesa 1101 an der ersten Hauptoberfläche 106 geringer als 1,2 µm sein.
  • Beispielhafte Profile von Dotierungskonzentrationen c1, c2 sind in der schematischen grafischen Darstellung von 1B veranschaulicht, die entlang der vertikalen Richtung y einer Linie AA' von 1A genommen ist. Die Profile der Dotierungskonzentrationen c1, c2 erstrecken sich über das Body-Gebiet 108 und das Barrierengebiet 116. Ein vertikaler Abstand dv zwischen einer maximalen Dotierungskonzentrationsspitze P1, P2 im Barrierengebiet 116 und der ersten Hauptoberfläche 106 liegt in einem Bereich von 30% bis 70% des ersten vertikalen Abstands d2.
  • Eine Dosis von Dotierstoffen vom n-Typ des Barrierengebiets 116 kann zum Beispiel bestimmt werden, indem die Konzentrationen c1, c2 entlang der vertikalen Ausdehnung des Barrierengebiets 116 integriert werden. Die Dosis kann beispielsweise größer als 2×1013 cm-2 sein.
  • Bezugnehmend auf den beispielhaften IGBT 101 in der schematischen Querschnittsansicht von 2 ist die Elektrode im ersten Graben 1141 eine mit dem ersten Lastkontakt 1151 elektrisch gekoppelte Source-Elektrode. Die Elektrode im zweiten Graben 1142 ist eine mit einem ersten Gate-Treiberausgang G1 elektrisch gekoppelte erste Gate-Elektrode. Die Elektrode im dritten Graben 1143 ist eine mit einem zweiten Gate-Treiberausgang G2 elektrisch gekoppelte zweite Gate-Elektrode. Die erste Mesa 1101 enthält ein Source-Gebiet 122, das an den zweiten Graben 1122 grenzt. Die Elektrode im zweiten Graben 1142 ist dafür konfiguriert, einen Elektronenkanal an einer Grenzfläche 124 zwischen dem Body-Gebiet 108 in der ersten Mesa 1101 und dem zweiten Graben 1122 zu steuern. Desgleichen kann die Elektrode im dritten Graben 1143 dafür konfiguriert sein, einen Lochkanal an einer Grenzfläche 126 zwischen der zweiten Mesa 1102 und dem dritten Graben 1123 zu steuern. Dies kann eine Trennung des Kanals vom n-Typ, d.h. des Elektronenkanals, und des Kanals vom p-Typ, des d.h. Lochkanals, in der Entsättigungsphase durch den zweiten Graben 1142 ermöglichen, wodurch eine Reduzierung einer gegenseitigen Interferenz zwischen dem n-Kanal und dem p-Kanal in der Entsättigungsphase ermöglicht wird.
  • Der IGBT 101 enthält ferner ein n-dotiertes Feldstoppgebiet 128 zwischen dem Driftgebiet 102 und dem zweiten Lastkontakt 1152 und enthält überdies ein p+-dotiertes Kollektorgebiet oder Lochinjektionsgebiet 130 zwischen dem Feldstoppgebiet 128 und dem zweiten Lastkontakt 1152.
  • Der beispielhafte IGBT 101 in der schematischen Querschnittsansicht von 3 ist dem IGBT 101 in 2 ähnlich, außer dass das Body-Gebiet 108 in der zweiten Mesa 1102 vom Body-Gebiet 108 in der ersten Mesa 1101 elektrisch getrennt ist. Das Body-Gebiet 108 in der zweiten Mesa 1102 ist elektrisch schwebend bzw. potentialfrei, indem ein elektrischer Kontakt zwischen dem ersten Lastkontakt 1151 und dem Body-Gebiet 108 weggelassen ist. Ein p-Kanal, um die Entsättigungsphase zu unterstützen, kann durch die Elektrode im dritten Graben 1123 an einer Grenzfläche 127 zwischen dem Body-Gebiet 108 in einer dritten Mesa 1103 und dem dritten Graben 1123 gesteuert werden.
  • Der beispielhafte IGBT 101 in der schematischen Querschnittsansicht von 4 ist dem IGBT 101 in 2 ähnlich, außer dass ein weiteres Source-Gebiet 122 in der zweiten Mesa 1102 angeordnet ist, das an den dritten Graben 1123, nicht aber an den zweiten Graben 1122 grenzt. Alternativ zu mehreren Vertiefungskontakten, die die Mesa und die Elektrode im Graben separat berühren (oben erwähnt), kann ein gemeinsam genutzter Vertiefungskontakt 1181 eine Mesa und die Elektrode in einem an die Mesa grenzenden Graben verbinden (siehe 4B). Ein gemeinsam genutzter Vertiefungskontakt 1182 kann ebenfalls Mesas und Elektrode in einem Graben zwischen den Mesas verbinden (siehe 4C).
  • Ein anderer beispielhafter IGBT 101 ist in der schematischen Querschnittsansicht von 5 veranschaulicht. Die Elektrode im ersten Graben 1141 ist eine mit einem ersten Gate-Treiberausgang G1 elektrisch gekoppelte erste Gate-Elektrode. Die Elektrode im zweiten Graben 1142 ist eine mit dem ersten Lastkontakt 1151 elektrisch gekoppelte Source-Elektrode. Die Elektrode im dritten Graben 1143 ist eine mit einem zweiten Gate-Treiberausgang G2 elektrisch gekoppelte zweite Gate-Elektrode. Die erste Mesa 1101 enthält ein Source-Gebiet 122, das an den ersten Graben 1121 grenzt. Die Elektrode im ersten Graben 1141 ist dafür konfiguriert, einen Elektronenkanal an einer Grenzfläche 123 zwischen dem Body-Gebiet 108 in der ersten Mesa 1101 und dem ersten Graben 1121 zu steuern. Desgleichen kann die Elektrode im dritten Graben 1143 dafür konfiguriert sein, einen Lochkanal an einer Grenzfläche 126 zwischen der zweiten Mesa 1102 und dem dritten Graben 1123 zu steuern. Dies kann eine Trennung des Kanals vom n-Typ, d.h. des Elektronenkanals, und des Kanals vom p-Typ, d.h. des Lochkanals, in der Entsättigungsphase durch den zweiten Graben 1142 ermöglichen, wodurch eine Reduzierung einer gegenseitigen Interferenz zwischen dem n-Kanal und dem p-Kanal in der Entsättigungsphase ermöglicht wird.
  • Der beispielhafte IGBT 101 in der schematischen Querschnittsansicht von 6 ist dem IGBT 101 in 5 ähnlich, außer dass das Body-Gebiet 108 in der zweiten Mesa 1102 vom Body-Gebiet 108 in der ersten Mesa 1101 elektrisch getrennt ist. Das Body-Gebiet 108 in der zweiten Mesa 1102 ist elektrisch potentialfrei, indem ein elektrischer Kontakt zwischen dem ersten Lastkontakt 1151 und dem Body-Gebiet 108 weggelassen ist. Ein p-Kanal an einer Grenzfläche 127 zwischen dem Body-Gebiet 108 in einer dritten Mesa 1103 und dem dritten Graben 1123 kann durch die Elektrode im dritten Graben 1123 gesteuert werden, um die Entsättigungsphase zu unterstützen.
  • Der beispielhafte IGBT 101 in der schematischen Querschnittsansicht von 7 ist dem IGBT 101 in 5 ähnlich, außer dass ein weiteres Source-Gebiet 122 in der zweiten Mesa 1102 angeordnet ist, das an den dritten Graben 1123 grenzt.
  • Die in 5 bis 7 veranschaulichten IGBT-Entwürfe können modifiziert werden, indem mehr als ein zweiter Graben 1122, der die Source-Elektrode enthält, zwischen den ersten und dritten Gräben 1121, 1123 angeordnet wird. Der beispielhafte IGBT 101 in der schematischen Querschnittsansicht von 8 veranschaulicht zwei zweite Gräben 1122 zwischen ersten und dritten Gräben 1121, 1123. In 8 ist ein viertes Mesa-Gebiet 1104 zwischen den zweiten Gräben 1122 mit der ersten Lastelektrode 1151 elektrisch verbunden. Der in 9 veranschaulichte beispielhafte IGBT 101 ist dem IGBT in 8 ähnlich, außer dass das Body-Gebiet 108 in der ersten Mesa 1101 vom Body-Gebiet 108 in der vierten Mesa 1104 elektrisch getrennt ist.
  • Die schematische Querschnittsansicht von 10 veranschaulicht vierte Gräben 1124, die beispielsweise zwischen verschiedenen Gruppen erster bis dritter Gräben 1121, 1122, 1123 angeordnet sein können. Die Ansicht von 10 veranschaulicht nur die Anordnung der Gräben, ohne Details in Bezug auf Halbleitergebiete oder Kontaktschemata zu liefern. Jeder der vierten Gräben 1124 enthält eine Elektrode im vierten Graben 1144 und ein Dielektrikum 1174. Indem man eine Anzahl der vierten Gräben 1124 zwischen verschiedenen Gruppen erster bis dritter Gräben 1121, 1122, 1123 ändert, kann eine laterale Ausdehnung w1 der Sequenz vierter Gräben 1124 variiert werden. Beispielsweise kann die laterale Ausdehnung w1 geringer als 20% oder geringer als 15% oder geringer als 10% einer Dicke, d.h. einer vertikalen Ausdehnung, des Halbleiterkörpers 104 sein. Dies kann beispielsweise ermöglichen, eine Ladungsträgerakkumulierung, z.B. ein Ladungsträgerplasma in einem Ein-Zustand, Kapazitäten, z.B. Eingangs- und Ausgangskapazitäten, und eine Gate-Ladung einzustellen. Die Elektroden in den vierten Gräben 1144 können mit einem ersten Lastkontakt L1 oder mit dem ersten oder zweiten Gate-Treiberausgang G1, G2 elektrisch gekoppelt sein. Wenn die Elektroden in den vierten Gräben 1144 mit dem ersten oder zweiten Gate-Treiberausgang G1, G2 elektrisch gekoppelt werden, können an die entsprechenden vierten Gräben 1124 angrenzende Mesa-Gebiete nicht elektrisch kontaktiert sein, z.B. elektrisch potentialfrei sein, und/oder können keine Source-Gebiete enthalten. Dies kann ermöglichen, eine Injektion von Elektronen in Richtung des Kollektors in einem Ein-Zustand der Vorrichtung zu vermeiden.
  • Die schematische Querschnittsansicht von 11 veranschaulicht einen beispielhaften IGBT 101, der einen dritten Graben 1123 mit einer mit dem ersten Gate-Treiberausgang G1 elektrisch gekoppelten Elektrode 1143 enthält. Der dritte Graben 1123 ist zwischen zweiten Gräben 1122 angeordnet, wobei eine Elektrode 1142 in jedem der zweiten Gräben 1122 mit einem ersten Lastkontaktanschluss L1, z.B. einem Source- oder Emitter-Anschluss, elektrisch gekoppelt ist. Die zweiten Gräben 1122 und der dritte Graben 1123 sind zwischen den ersten Gräben 1121 angeordnet, wobei eine Elektrode 1141 in jedem der ersten Gräben 1121 mit dem zweiten Gate-Treiberausgang G2 elektrisch gekoppelt ist. Dies kann eine weitere Verbesserung des Entsättigungsmechanismus ermöglichen.
  • Die in den schematischen Querschnittsansichten der 12A bis 12C veranschaulichten beispielhaften IGBTs 101 enthalten jeweils eine zweite Elektrode in den ersten bis dritten Gräben. Die zweite Elektrode in den ersten bis dritten Gräben ist ebenfalls mit einem des ersten Gate-Treiberausgangs G1, des zweiten Gate-Treiberausgangs G2 und des ersten Lastkontakts 1151 elektrisch gekoppelt. Die schematischen Ansichten der 12A bis 12C veranschaulichen eine zweite Elektrode in dem ersten Graben 11412 und eine zweite Elektrode in dem zweiten Graben 11422.
  • Eine Vielzahl von Kombinationen und Elektrodenpermutationen kann erreicht werden, indem die beiden Elektroden in den ersten bis dritten Gräben 1141, 1142, 1143 mit einigen oder verschiedenen Elektroden der Elektrodengruppe elektrisch verbunden werden. In jedem der ersten bis dritten Gräben 1141, 1142, 1143 liegen die Elektrode und die zweite Elektrode entlang einer lateralen Richtung einander gegenüber und ist zwischen der Elektrode und der zweiten Elektrode ein Dielektrikum (siehe z.B. das Dielektrikum 1172 zwischen der Elektrode im zweiten Graben 1142 und der zweiten Elektrode im zweiten Graben 11422) angeordnet.
  • Die schematische Draufsicht von 13 veranschaulicht eine beispielhafte Halbleitervorrichtung 100, die einen Transistorzellenbereich 132 und einen den Transistorzellenbereich 132 zumindest teilweise umgebenden Randabschlussbereich 134 an der ersten Hauptoberfläche aufweist. Ein Prozentanteil der Gräben, die die zweite Gate-Elektrode enthalten, ist in einem ersten Teil 1321 des Transistorzellenbereichs 132 geringer als in einem zweiten Teil 1132 des Transistorzellenbereichs 132, wobei der zweite Teil 1322 zwischen dem ersten Teil 1321 und dem Randabschlussbereich 134 angeordnet ist. Die Gräben im Transistorzellenbereich 132 können sich parallel entlang einer ersten lateralen Richtung x1 erstrecken.
  • Die schematische Draufsicht von 14A veranschaulicht eine beispielhafte Halbleitervorrichtung 100, die eine Breite eines Kanals, der dafür konfiguriert ist, durch die zweite Gate-Elektrode G2 im zweiten Teil 1322 gesteuert zu werden, aufweist, die größer als im ersten Teil 1321 ist. Dies kann beispielsweise eine Erhöhung einer Laststromdichte im zweiten Teil 1322 im Vergleich zum ersten Teil 1321 ermöglichen. Die in 13 und 14A veranschaulichten Beispiele können beispielsweise eine Homogenisierung einer Energiedissipation über einen aktiven Bereich, z.B. einen Transistorzellenbereich, der Vorrichtung ermöglichen. Außerdem kann eine Breite eines Kanals, der dafür konfiguriert ist, durch die erste Gate-Elektrode G1 gesteuert zu werden, im zweiten Teil 1322 auch größer als im ersten Teil 1321 sein. Dies kann ermöglichen, die Stromdichte im zweiten Teil 1322 während eines Schaltens zu verringern, und kann eine Verbesserung der Robustheit während des Schaltens ermöglichen. Beispielsweise kann eine laterale Ausdehnung wt des zweiten Teils 1322 größer als 10% einer Dicke des Halbleiterkörpers oder größer als 20% einer Dicke des Halbleiterkörpers oder gar größer als 30% einer Dicke des Halbleiterkörpers sein. Der zweite Teil 1322 kann beispielsweise zwischen 20% und 70% oder zwischen 30% und 60% oder zwischen 40% und 60% des aktiven Bereichs der Vorrichtung 100 bedecken. Bezugnehmend auf die schematische Draufsicht von 14B kann der zweite Teil 1322 auch in mehrere Unterteile bzw. Teilbereiche 13221, 13222 unterteilt werden können, wobei sich die Teilbereiche 13221, 13222 beispielsweise in Bezug auf eine oder mehrere Eigenschaften voneinander unterscheiden können.
  • Die Aspekte und Merkmale, die zusammen mit einem oder einer oder mehreren der vorher beschriebenen Beispiele und Figuren erwähnt und beschrieben wurden, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein ähnliches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, erkennt der Fachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (16)

  1. Halbleitervorrichtung (100), aufweisend: ein Driftgebiet (102) eines ersten Leitfähigkeitstyps in einem Halbleiterkörper (104), der eine erste Hauptoberfläche (106) aufweist; ein Body-Gebiet (108) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (102) und der ersten Hauptoberfläche (106) ; eine Vielzahl von Gräben, die sich von der ersten Hauptoberfläche (106) aus in den Halbleiterkörper (104) erstrecken, wobei die Vielzahl von Gräben den Halbleiterkörper (104) in eine Vielzahl von Mesas strukturiert, die eine erste Mesa (1101) zwischen einem ersten Graben (1121) und einem zweiten Graben (1122) und eine zweite Mesa (1102) zwischen dem zweiten Graben (1122) und einem dritten Graben (1123) aufweist, wobei eine Elektrode im ersten Graben (1141) eine Elektrode aus einer Elektrodengruppe einer mit einem ersten Gate-Treiberausgang elektrisch gekoppelten ersten Gate-Elektrode, einer mit einem zweiten Gate-Treiberausgang elektrisch gekoppelten zweiten Gate-Elektrode und einer mit einem ersten Lastkontakt (1151) elektrisch verbundenen Source-Elektrode ist, eine Elektrode im zweiten Graben (1142) eine andere Elektrode aus der Elektrodengruppe ist und eine Elektrode im dritten Graben (1143) eine verbleibende Elektrode aus der Elektrodengruppe ist; ein Barrierengebiet (116) des ersten Leitfähigkeitstyps, das eine höhere Dotierungskonzentration als das Driftgebiet (102) aufweist und zwischen dem Driftgebiet (102) und dem Body-Gebiet (108) in jeder der ersten Mesa (1101) und der zweiten Mesa (1102) angeordnet ist und wobei ein erster vertikaler Abstand (d1) von einem Boden des Barrierengebiets (116) zur ersten Hauptoberfläche (106) größer als 60% eines zweiten vertikalen Abstands (d2) von einem Boden des zweiten Grabens (1122) zur ersten Hauptoberfläche (106) ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Elektrode im ersten Graben (1141) die Source-Elektrode ist, die Elektrode im zweiten Graben (1142) die erste Gate-Elektrode ist und die Elektrode im dritten Graben (1143) die zweite Gate-Elektrode ist.
  3. Halbleitervorrichtung (100) nach Anspruch 2, wobei nur die erste Mesa (1101) von der ersten Mesa (1101) und der zweiten Mesa (1102) ein Source-Gebiet enthält, das an den zweiten Graben (1122) grenzt.
  4. Halbleitervorrichtung (100) nach Anspruch 2 oder 3, wobei das Body-Gebiet (108) in der ersten Mesa (1101) und das Body-Gebiet (108) in der zweiten Mesa (1102) elektrisch getrennt sind.
  5. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Elektrode im ersten Graben (1141) die erste Gate-Elektrode ist, die Elektrode im zweiten Graben (1142) die Source-Elektrode ist und die Elektrode im dritten Graben (1143) die zweite Gate-Elektrode ist.
  6. Halbleitervorrichtung (100) nach Anspruch 5, wobei ein Source-Gebiet in der ersten Mesa (1101) an nur den ersten Graben (1121) von den ersten und zweiten Gräben (1121, 1122) grenzt.
  7. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 6, wobei ein Source-Gebiet in der zweiten Mesa (1102) an den dritten Graben (1123) grenzt.
  8. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 6, wobei in einem Teil der zweiten Mesa (1102), der an den dritten Graben (1123) grenzt, kein Source-Gebiet vorhanden ist.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Breite (w) der ersten Mesa (1101) bei einer vertikalen Ebene, die der Hälfte einer vertikalen Ausdehnung (d) der ersten Mesa (1101) entspricht, geringer als 1,2 µm ist.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein Verhältnis zwischen einer Breite (w) der ersten Mesa (1101) bei einer vertikalen Ebene, die der Hälfte einer vertikalen Ausdehnung (d) der ersten Mesa (1101) entspricht, und der vertikalen Ausdehnung (d) der ersten Mesa (1101) größer als 4 ist.
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine maximale Dotierungskonzentration im Barrierengebiet (116) um zumindest einen Faktor 100 höher als eine maximale Dotierungskonzentration in einem Teil des Driftgebiets ist, der an das Barrierengebiet (116) grenzt, wobei eine vertikale Ausdehnung des Teils des Driftgebiets gleich einer vertikalen Ausdehnung des Barrierengebiets (116) ist.
  12. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Dosis von Dotierstoffen eines ersten Leitfähigkeitstyps des Barrierengebiets (116) größer als 2×1013 cm-2 ist.
  13. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein vertikaler Abstand zwischen einer maximalen Dotierungskonzentrationsspitze im Barrierengebiet (116) und der ersten Hauptoberfläche (106) in einem Bereich von 30% bis 70% des zweiten vertikalen Abstands (d2) liegt.
  14. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine zweite Elektrode im ersten Graben (11412), eine zweite Elektrode im zweiten Graben (11422) und eine dritte Elektrode im dritten Graben, wobei in jedem der ersten bis dritten Gräben die Elektrode und die zweite Elektrode entlang einer lateralen Richtung einander gegenüberliegen und ein Dielektrikum zwischen der Elektrode und der zweiten Elektrode angeordnet ist.
  15. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend einen Transistorzellenbereich (132) und einen den Transistorzellenbereich (132) zumindest teilweise umgebenden Randabschlussbereich (134) an der ersten Hauptoberfläche (106), wobei ein Prozentanteil von Gräben, die die zweite Gate-Elektrode enthalten, in einem ersten Teil (1321) des Transistorzellenbereichs (132) geringer ist als in einem zweiten Teil (1322) des Transistorzellenbereichs (132), wobei der zweite Teil (1322) zwischen dem ersten Teil (1321) und dem Randabschlussbereich (134) angeordnet ist.
  16. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei sich eine Breite eines Kanals, der dafür konfiguriert ist, durch die erste Gate-Elektrode in einem der Vielzahl von Gräben gesteuert zu werden, von einer Breite eines Kanals, der dafür konfiguriert ist, durch die zweite Gate-Elektrode in einem anderen der Vielzahl von Gräben gesteuert zu werden, unterscheidet.
DE102020121771.4A 2020-08-19 2020-08-19 Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung Pending DE102020121771A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102020121771.4A DE102020121771A1 (de) 2020-08-19 2020-08-19 Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
US17/402,516 US11728417B2 (en) 2020-08-19 2021-08-14 Semiconductor device including first gate electrode and second gate electrode
CN202110953253.0A CN114078964A (zh) 2020-08-19 2021-08-19 包括第一栅极电极和第二栅极电极的半导体器件
US18/212,906 US20230343863A1 (en) 2020-08-19 2023-06-22 Semiconductor Device Including First Gate Electrode and Second Gate Electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020121771.4A DE102020121771A1 (de) 2020-08-19 2020-08-19 Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102020121771A1 true DE102020121771A1 (de) 2022-02-24

Family

ID=80112917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121771.4A Pending DE102020121771A1 (de) 2020-08-19 2020-08-19 Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung

Country Status (3)

Country Link
US (2) US11728417B2 (de)
CN (1) CN114078964A (de)
DE (1) DE102020121771A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967531B2 (en) * 2020-12-29 2024-04-23 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016002344T5 (de) 2015-11-10 2018-02-15 ZhuZhou CRRC Times Electric Co., Ltd. Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür
DE102018107568A1 (de) 2018-03-29 2019-10-02 Infineon Technologies Ag IGBT mit Steuerbarkeit von dU/dt und niedriger Gate-Ladung
US20200303524A1 (en) 2019-03-18 2020-09-24 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587054B2 (en) * 2011-12-30 2013-11-19 Force Mos Technology Co., Ltd. Trench MOSFET with resurf stepped oxide and diffused drift region
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
DE102014119543B4 (de) * 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9641168B2 (en) * 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
US20210320202A1 (en) * 2020-04-10 2021-10-14 Nami MOS CO., LTD. Super Shielded Gate Trench MOSFET Having Superjunction Structure
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016002344T5 (de) 2015-11-10 2018-02-15 ZhuZhou CRRC Times Electric Co., Ltd. Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür
DE102018107568A1 (de) 2018-03-29 2019-10-02 Infineon Technologies Ag IGBT mit Steuerbarkeit von dU/dt und niedriger Gate-Ladung
US20200303524A1 (en) 2019-03-18 2020-09-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20220059682A1 (en) 2022-02-24
CN114078964A (zh) 2022-02-22
US11728417B2 (en) 2023-08-15
US20230343863A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102014103049B4 (de) Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102014114836B4 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102017107174A1 (de) IGBT mit dV/dt-Steuerbarkeit
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102015111347B4 (de) Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
DE102020204455A1 (de) Halbleitervorrichtung
DE102020121309A1 (de) Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102020113145A1 (de) Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication