DE102020121309A1 - Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung - Google Patents

Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung Download PDF

Info

Publication number
DE102020121309A1
DE102020121309A1 DE102020121309.3A DE102020121309A DE102020121309A1 DE 102020121309 A1 DE102020121309 A1 DE 102020121309A1 DE 102020121309 A DE102020121309 A DE 102020121309A DE 102020121309 A1 DE102020121309 A1 DE 102020121309A1
Authority
DE
Germany
Prior art keywords
trench structures
electrode
semiconductor device
power semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020121309.3A
Other languages
English (en)
Inventor
Thorsten Arnold
Hans-Jürgen Thees
Roman Baburske
Alexander Philippou
Ilaria Imperiale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020121309.3A priority Critical patent/DE102020121309A1/de
Priority to US17/395,758 priority patent/US11742417B2/en
Priority to CN202110928612.7A priority patent/CN114078961A/zh
Publication of DE102020121309A1 publication Critical patent/DE102020121309A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Vorgeschlagen wird eine Leistungs-Halbleitervorrichtung (100). Die Leistungs-Halbleitervorrichtung (100) enthält eine Vielzahl erster Grabenstrukturen (102), die sich von einer ersten Hauptoberfläche (104) aus bis zu einer ersten Tiefe (d1) in einen Halbleiterkörper (106) erstrecken. Die Vielzahl erster Grabenstrukturen (102) erstreckt sich parallel entlang einer ersten lateralen Richtung (x1). Jede der Vielzahl erster Grabenstrukturen (102) enthält ein erstes Dielektrikum (1021) und eine erste Elektrode (1022). Die Leistungs-Halbleitervorrichtung enthält ferner eine Vielzahl zweiter Grabenstrukturen (108), die sich von der ersten Hauptoberfläche (104) aus bis zu einer zweiten Tiefe (d2), die geringer als die erste Tiefe (d1) ist, in den Halbleiterkörper (106) erstrecken. Die Vielzahl zweiter Grabenstrukturen (108) erstreckt sich parallel entlang einer zweiten lateralen Richtung (x2) erstreckt und schneidet die Vielzahl erster Gräben an Schnittpunktpositionen (110). Jede der Vielzahl zweiter Grabenstrukturen (108) enthält ein zweites Dielektrikum (1081) und eine zweite Elektrode (1082). Das zweite Dielektrikum (1081) ist an den Schnittpunktpositionen (110) zwischen der ersten Elektrode (1022) und der zweiten Elektrode (1082) angeordnet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Leistungs-Halbleitervorrichtungen, die erste und zweite Grabenstrukturen enthalten.
  • HINTERGRUND
  • In Halbleiterdioden und Halbleiterschaltvorrichtungen wie IGBTs (Bipolartransistoren mit isoliertem Gate) können mobile Ladungsträger ein Halbleitergebiet fluten und können ein dichtes Ladungsträgerplasma ausbilden, das zu einem niedrigen Vorwärts- bzw. Durchlasswiderstand der Halbleiterdiode oder des Driftgebiets des IGBT führt. Das Ladungsträgerplasma wird in einer Abschaltperiode entfernt, wenn die Vorrichtung in einen Sperrmodus übergeht. Der Abschaltprozess trägt zu dynamischen Schaltverlusten der Halbleitervorrichtung bei. Typischerweise kann ein Entsättigungsmechanismus das Ladungsträgerplasma vor einem Schalten der Vorrichtung dämpfen, um die dynamischen Schaltverluste zu reduzieren. Es ist wünschenswert, Halbleitervorrichtungen mit verbesserten Schalteigenschaften bereitzustellen.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf eine Leistungs-Halbleitervorrichtung. Die Halbleitervorrichtung enthält eine Vielzahl erster Grabenstrukturen, die sich von einer ersten Hauptoberfläche aus bis zu einer ersten Tiefe in einen Halbleiterkörper erstrecken. Die Vielzahl erster Grabenstrukturen erstreckt sich parallel entlang einer ersten lateralen Richtung. Jede der Vielzahl erster Grabenstrukturen enthält ein erstes Dielektrikum und eine erste Elektrode. Die Leistungs-Halbleitervorrichtung enthält ferner eine Vielzahl zweiter Grabenstrukturen, die sich von der ersten Hauptoberfläche aus bis zu einer zweiten Tiefe, die geringer als die erste Tiefe ist, in den Halbleiterkörper erstrecken. Die Vielzahl zweiter Grabenstrukturen erstreckt sich parallel entlang einer zweiten lateralen Richtung und schneidet die Vielzahl erster Gräben an Schnittpunktpositionen. Jede der Vielzahl zweiter Grabenstrukturen enthält ein zweites Dielektrikum und eine zweite Elektrode. Das zweite Dielektrikum ist an den Schnittpunktpositionen zwischen der ersten Elektrode und der zweiten Elektrode angeordnet.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden einer Vielzahl erster Grabenstrukturen, die sich von einer ersten Hauptoberfläche aus bis zu einer ersten Tiefe in einen Halbleiterkörper erstrecken. Die Vielzahl erster Grabenstrukturen erstreckt sich parallel entlang einer ersten lateralen Richtung. Jede der Vielzahl erster Grabenstrukturen enthält ein erstes Dielektrikum und eine erste Elektrode. Das Verfahren beinhaltet ferner ein Ausbilden einer Vielzahl zweiter Grabenstrukturen, die sich von der ersten Hauptoberfläche aus bis zu einer zweiten Tiefe, die geringer als die erste Tiefe ist, in den Halbleiterkörper erstrecken. Die Vielzahl zweiter Grabenstrukturen erstreckt sich parallel entlang einer zweiten lateralen Richtung und schneidet die Vielzahl erster Gräben an Schnittpunktpositionen. Jede der Vielzahl zweiter Grabenstrukturen enthält ein zweites Dielektrikum und eine zweite Elektrode. Das zweite Dielektrikum ist an den Schnittpunktpositionen zwischen der ersten Elektrode und der zweiten Elektrode angeordnet.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen von Halbleitervorrichtungen, z.B. vertikalen Leistungs-Halbleitervorrichtungen, und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 ist eine schematische Draufsicht, um ein Beispiel einer Leistungs-Halbleitervorrichtung zu veranschaulichen, die erste und zweite Grabenstrukturen enthält, die sich gegenseitig schneiden.
    • 2A bis 2D sind schematische Querschnittsansichten entlang Schnittlinien AA', BB', CC', DD' von 1, um ein Beispiel einer Leistungs-Halbleitervorrichtung zu veranschaulichen.
    • 3A ist eine schematische Draufsicht und 3B eine Schnittansicht entlang einer Schnittlinie von den Kreuzungen von CC' und AA' zu den Kreuzungen von BB' und DD' in 1 in dem Fall, in dem der Abstand von Mitte zu Mitte bzw. der Pitch p1 das Zweifache des Pitch p2 ist und falls das Kontaktgebiet 116 wie in 3A (oder entlang einer Schnittlinie EE' in 3A) dargestellt in die negative x2-Richtung verlängert ist, was ein Beispiel einer Dual-Gate-Konfiguration einer Leistungs-Halbleitervorrichtung veranschaulicht.
    • 3C ist eine schematische grafische Darstellung, um Gate-Ansteuersignale für eine Dual-Gate-Konfiguration einer Leistungs-Halbleitervorrichtung zu veranschaulichen.
    • 3D bis 3G sind schematische Draufsichten, um andere Beispiele von Leistungs-Halbleitervorrichtungen zu veranschaulichen, die eine Dual-Gate-Konfiguration enthalten.
    • 4A bis 4C sind schematische Draufsichten, um Beispiele von Leistungs-Halbleitervorrichtungen zu veranschaulichen, die Grabenelektroden in den ersten und zweiten Grabenstrukturen enthalten, die mit nur einem einzigen Gateanschluss oder mit einem Referenzanschluss elektrisch gekoppelt sind.
    • 5A bis 8 sind schematische Draufsichten, um Beispiele von Leistungs-Halbleitervorrichtungen zu veranschaulichen, die für Anwendungen, die ein schnelles Schalten erfordern, konfiguriert sind.
    • 9 ist eine schematische Draufsicht, um ein Beispiel einer Leistungs-Halbleitervorrichtung zu veranschaulichen, die ein Mesagebiet mit vier Source-Teilgebieten und einem kreuzförmigen Mesakontakt enthält.
    • 10 ist eine schematische Draufsicht, um ein Beispiel einer Leistungs-Halbleitervorrichtung mit einem ersten Pitch zwischen den ersten Grabenstrukturen zu veranschaulichen, der sich von einem zweiten Pitch zwischen den zweiten Grabenstrukturen unterscheidet.
    • 11 bis 18D sind Querschnittsansichten, um ein Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung zu veranschaulichen, die erste und zweite Grabenstrukturen enthält, die sich gegenseitig schneiden.
  • DETAILIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen mit Hilfe von Veranschaulichungen spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. Es ist zu verstehen, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber sind die gleichen Elemente sind in den verschiedenen Zeichnungen mit entsprechenden Bezugszeichen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein zusätzlicher Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ kann eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den jeweiligen Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial sein. Der Begriff „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen angeordnet sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand bereitzustellen. Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter mit einem Wert von höchstens d liest sich als y ≤ d.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z. B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z. B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z. B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel einer Leistungs-Halbleitervorrichtung kann eine Vielzahl erster Grabenstrukturen enthalten, die sich von einer ersten Hauptoberfläche aus bis zu einer ersten Tiefe in einen Halbleiterkörper erstrecken. Die Vielzahl erster Grabenstrukturen kann sich parallel entlang einer ersten lateralen Richtung erstrecken. Jede der Vielzahl erster Grabenstrukturen kann ein erstes Dielektrikum und eine erste Elektrode enthalten. Die Leistungs-Halbleitervorrichtung kann ferner eine Vielzahl zweiter Grabenstrukturen enthalten, die sich von der ersten Hauptoberfläche aus bis zu einer zweiten Tiefe, die geringer als die erste Tiefe ist, in den Halbleiterkörper erstrecken. Die Vielzahl zweiter Grabenstrukturen kann sich parallel entlang einer zweiten lateralen Richtung erstrecken und die Vielzahl erster Gräben an Schnittpunktpositionen schneiden. Jede der Vielzahl zweiter Grabenstrukturen kann ein zweites Dielektrikum und eine zweite Elektrode enthalten. Das zweite Dielektrikum kann an den Schnittpunktpositionen zwischen der ersten Elektrode und der zweiten Elektrode angeordnet sein.
  • Die Leistungs-Halbleitervorrichtung kann eine vertikale Leistungs-Halbleitervorrichtung mit einem Laststromfluss zwischen einem ersten Lastanschluss an der ersten Hauptoberfläche und einem zweiten Lastanschluss an einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche sein. Die Halbleitervorrichtung kann ein vertikaler Leistungs-Halbleiter-IGBT (Bipolartransistor mit isoliertem Gate) oder ein rückwärts leitender (RC-) IGBT eines Leistungs-Halbleiters oder ein Leistungs-Halbleitertransistor wie etwa ein Leistungs-Halbleiter-IGFET (Feldeffekttransistor mit isoliertem Gate, z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor) oder eine Leistungs-Halbleiterdiode sein. Die vertikale Leistungs-Halbleitervorrichtung kann dafür konfiguriert sein. Ströme von mehr als 1 A oder mehr als 10 A oder gar mehr als 30 A zu leiten, und kann ferner dafür konfiguriert sein, Spannungen zwischen Lastanschlüssen, z. B. zwischen Emitter und Kollektor eines IGBT oder zwischen Drain und Source eines MOSFET, im Bereich von mehreren hundert bis mehrere tausend Volt, z. B. 400 V, 650 V, 1,2 kV, 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV, 6,5 kV, zu sperren. Die Sperrspannung kann zum Beispiel einer in einem Datenblatt der Leistungs-Halbleitervorrichtung spezifizierten Spannungsklasse entsprechen.
  • Der Halbleiterkörper kann ein Halbleitermaterial aus den elementaren Halbleitern der Gruppe IV, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial oder ein II-VI-Verbund-Halbleitermaterial enthalten oder daraus bestehen. Beispiele von Halbleitermaterialien aus elementaren Halbleitern der Gruppe IV umfassen unter anderem Silizium (Si) und Germanium (Ge). Beispiele der IV-IV-Verbund-Halbleitermaterialien umfassen unter anderem Siliziumcarbid (SiC) und Siliziumgermanium (SiGe). Beispiele eines III-V-Verbund-Halbleitermaterials umfassen unter anderem Galliumarsenid (GaAs), Galliumnitrid (GaN), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumnitrid (InGaN) und Indiumgalliumarsenid (InGaAs). Beispiele von II-VI-Verbund-Halbleitermaterialien umfassen unter anderem Kadmiumtellurid (CdTe), Quecksilber-Kadmium-Tellurid (CdHgTe) und Kadmium-Magnesium-Tellurid (CdMgTe). Der Halbleiterkörper kann beispielsweise ein magnetischer Czochralski-, MCZ-, oder Float-Zone- (FZ-) bzw. Zonenschmelz- oder ein epitaktisch abgeschiedener Silizium-Halbleiterkörper sein.
  • Die erste Hauptoberfläche kann eine Ebene bei einer Grenzfläche zwischen dem Halbleiterkörper und einem Verdrahtungsbereich oberhalb des Halbleiterkörpers an einer ersten Seite des Halbleiterkörpers sein.
  • Beispielsweise kann die erste Elektrode der Vielzahl erster Grabenstrukturen durch das erste Dielektrikum in einem ersten Graben von einem umgebenden Teil des Halbleiterkörpers, z. B. von einem Body- oder Source-Gebiet, elektrisch isoliert sein. Das erste Dielektrikum kann eine Schicht oder eine Kombination von Schichten, z. B. ein Schichtstapel dielektrischer Schichten, beispielsweise Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z. B. undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hoher Dielektrizitätskonstante oder dielektrische Schichten mit niedriger Dielektrizitätskonstante enthalten. Die erste Elektrode kann ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z. B. ein hochdotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen, enthalten. Obgleich die erste Elektrode der Vielzahl erster Grabenstrukturen gleichzeitig gebildet werden kann, kann die Vielzahl erster Grabenstrukturen in Gruppen unterteilt werden, die sich beispielsweise in Bezug auf eine elektrische Verbindung der ersten Elektrode voneinander unterscheiden.
  • Ähnlich dem ersten Dielektrikum der Vielzahl erster Grabenstrukturen kann das zweite Dielektrikum eine Schicht oder eine Kombination von Schichten sein, z. B. ein Schichtstapel dielektrischer Schichten, zum Beispiel Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z. B. undotiertes Silikatglas (USG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Borphosphorsilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hoher Dielektrizitätskonstante oder dielektrische Schichten mit niedriger Dielektrizitätskonstante enthalten. Ähnlich der ersten Elektrode in der Vielzahl erster Grabenstrukturen kann die zweite Elektrode in der Vielzahl zweiter Grabenstrukturen ebenfalls durch das zweite Dielektrikum von einem umgebenden Teil des Halbleiterkörpers elektrisch isoliert sein. Die zweite Elektrode kann ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z. B. ein hochdotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen, enthalten. Das (die) Material(ien) der ersten und zweiten Elektrode kann (können) zum Beispiel gleich sein oder sich (teilweise) voneinander unterscheiden. Obgleich die zweite Elektrode in der Vielzahl zweiter Grabenstrukturen gleichzeitig gebildet werden kann, kann die Vielzahl zweiter Grabenstrukturen in Gruppen unterteilt werden, die sich beispielsweise in Bezug auf eine elektrische Verbindung der zweiten Elektrode voneinander unterscheiden.
  • Alle oder einige Teile von jeder der Vielzahl erster und/oder zweiter Grabenstrukturen können beispielsweise streifenförmig sein.
  • Die erste Tiefe kann zum Beispiel einem vertikalen Abstand zwischen einem Boden der ersten Grabenstruktur, z. B. einen Boden des ersten Dielektrikums, und der ersten Hauptoberfläche entsprechen. Desgleichen kann die zweite Tiefe einem vertikalen Abstand zwischen einem Boden der zweiten Grabenstruktur, z. B. einem Boden des zweiten Dielektrikums, und der ersten Hauptoberfläche entsprechen.
  • An der Schnittpunktposition kann das zweite Dielektrikum direkt an die erste Elektrode grenzen, kann z. B. mit der ersten Elektrode in direktem Kontakt sein oder kann von der ersten Elektrode in einem vertikalen Abstand beabstandet sein. Die Anordnung der ersten Elektrode in der ersten Grabenstruktur und der zweiten Elektrode in der zweiten Grabenstruktur ermöglicht eine verbesserte Flexibilität des Ladungsträger-Confinement, der Schaltcharakteristik, des Kanalentwurfs und der Kontaktschemata. Die Anordnung ermöglicht auch eine Reduzierung oder Minimierung von Nebensprechen zwischen den zwei Elektrodensignalen.
  • Die Halbleitervorrichtung kann beispielsweise ein Driftgebiet zwischen der ersten Hauptoberfläche und der der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche enthalten. Eine Verunreinigungs- bzw. Störstellenkonzentration im Driftgebiet kann mit zunehmendem Abstand zur ersten Hauptoberfläche zumindest in Abschnitten bzw. Bereichen seiner vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Beispielen kann die Störstellenkonzentration im Driftgebiet annähernd gleichmäßig sein. Für auf Silizium basierende IGBTs kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5 x 1012 cm-3 und 1 × 1015 cm-3, zum Beispiel in einem Bereich 1 × 1013 cm-3 bis 2 x 1014 cm-3, liegen. Im Fall einer auf SiC basierenden Halbleitervorrichtung kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5 x 1014 cm-3 und 1 × 1017 cm-3, zum Beispiel in einem Bereich von 1 x 1015 cm-3 bis 2 × 1016 cm-3, liegen. Eine vertikale Ausdehnung des Driftgebiets kann von Spannungssperranforderungen, z. B. einer spezifizierten Spannungsklasse, der vertikalen Leistungs-Halbleitervorrichtung abhängen. Wenn die vertikale Leistungs-Halbleitervorrichtung in einem Spannungssperrmodus betrieben wird, kann sich je nach der an die vertikale Leistungs-Halbleitervorrichtung angelegten Sperrspannung ein Raumladungsgebiet vertikal teilweise oder ganz durch das Driftgebiet erstrecken. Wenn die vertikale Leistungs-Halbleitervorrichtung bei oder nahe der spezifizierten maximalen Sperrspannung betrieben wird, kann das Raumladungsgebiet ein Feldstoppgebiet erreichen oder darin eindringen. Das Feldstoppgebiet ist dafür konfiguriert, zu verhindern, dass das Raumladungsgebiet weiter bis zu der Kathode oder dem Kollektor an der zweiten Hauptoberfläche des Halbleiterkörpers reicht. Auf diese Weise kann das Drift- oder Basisgebiet unter Verwendung erwünschter niedriger Dotierungspegel und mit einer erwünschten Dicke ausgebildet werden, während für die so ausgebildete Halbleitervorrichtung ein sanftes Schalten erreicht wird.
  • Die erste laterale Richtung kann beispielsweise senkrecht zur zweiten lateralen Richtung liegen. Folglich können sich die ersten und zweiten Grabenstrukturen senkrecht zueinander erstrecken. Gemäß anderen Beispielen kann sich der Schnittwinkel zwischen den ersten Grabenstrukturen (oder deren Segmenten) und den zweiten Grabenstrukturen (oder deren Segmenten) von 90° unterscheiden.
  • Beispielsweise kann ein Kreuzungswinkel oder Schnittwinkel zwischen der ersten lateralen Richtung und der zweiten lateralen Richtung größer als 45° und kleiner als 90° sein.
  • Beispielsweise kann eine Dicke des zweiten Dielektrikums an den Schnittpunktpositionen größer sein als eine Dicke des ersten Dielektrikums. Dies kann eine Reduzierung oder Minimierung von Nebensprechen zwischen den beiden Elektrodensignalen, d. h. dem an die erste Elektrode angelegten Signal und dem an die zweite Elektrode angelegten Signal, ermöglichen. Beispielsweise kann eine Dicke des zweiten Dielektrikums entlang einer Bodenseite der zweiten Grabenstruktur variieren. Eine Dicke des zweiten Dielektrikums an einer Bodenseite der zweiten Grabenstruktur an den Schnittpunktpositionen kann auch größer sein als in einem Segment zwischen benachbarten Schnittpunktpositionen. Beispielsweise kann eine Dicke des zweiten Dielektrikums an einer Bodenseite der zweiten Grabenstruktur an den Schnittpunktpositionen auch größer sein als an einer Seitenwand der zweiten Grabenstruktur. In einem Segment der zweiten Grabenstruktur zwischen benachbarten Schnittpunktpositionen kann eine Dicke des zweiten Dielektrikums an einer Bodenseite der zweiten Grabenstruktur beispielsweise gleich einer Dicke des zweiten Dielektrikums an einer Seitenwand der zweiten Grabenstruktur sein. Eine Dicke des zweiten Dielektrikums an einer Bodenseite der zweiten Grabenstruktur kann an den Schnittpunktpositionen beispielsweise in einem Bereich des 1,5- bis 5- oder 2- bis 4-Fachen einer Dicke des ersten Dielektrikums an einer Bodenseite der ersten Grabenstruktur liegen.
  • Die erste Elektrode in einer ersten Gruppe der Vielzahl erster Grabenstrukturen und die erste Elektrode in einer zweiten Gruppe der Vielzahl erster Grabenstrukturen können beispielsweise elektrisch getrennt sein. Zum Beispiel können die erste Elektrode in der ersten Gruppe und die erste Elektrode in der zweiten Gruppe mittels beispielsweise verschiedener Signale angesteuert werden.
  • Die erste Elektrode in der ersten Gruppe der Vielzahl erster Grabenstrukturen kann zum Beispiel eine Gate-Elektrode sein, die mit einem ersten Gate-Anschluss elektrisch verbunden ist, und die erste Elektrode in der zweiten Gruppe der Vielzahl erster Grabenstrukturen kann eine Elektrode sein, die mit einem Referenzanschluss, z. B. einem Emitter/Source-Anschluss eines IGBT oder einem Anodenanschluss einer Diode, elektrisch verbunden ist. Der erste Gate-Anschluss kann in einem Verdrahtungsbereich ausgebildet sein, der eine oder mehr als eine, z. B. zwei, drei, vier oder noch mehr Verdrahtungsebenen enthalten kann. Jede Verdrahtungsebene kann von einer einzigen oder einem Stapel leitfähiger Schichten, z. B. Metallschicht(en), gebildet werden. Die Verdrahtungsebenen können zum Beispiel lithografisch strukturiert sein. Zwischen gestapelten Verdrahtungsebenen kann ein Zwischendielektrikum angeordnet sein. Kontaktstecker (mehrere Kontaktstecker) oder eine Kontaktleitung (Kontaktleitungen) kann in Öffnungen im Zwischendielektrikum ausgebildet sein, um Teile, z. B. Metallleitungen oder Kontaktbereiche, verschiedener Verdrahtungsebenen elektrisch miteinander zu verbinden. Der erste Gate-Anschluss kann beispielsweise von einem oder mehreren leitfähigen Elementen im Verdrahtungsbereich gebildet werden. Desgleichen kann der Referenzanschluss von einem oder mehreren leitfähigen Elementen im Verdrahtungsbereich gebildet werden.
  • Die zweite Elektrode in einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen und die zweite Elektrode in einer zweiten Gruppe der Vielzahl zweiter Grabenstrukturen können beispielsweise elektrisch getrennt sein. Zum Beispiel können die zweite Elektrode in der ersten Gruppe und die zweite Elektrode in der zweiten Gruppe mittels beispielsweise verschiedener Signale angesteuert werden.
  • Beispielsweise kann die zweite Elektrode in der ersten Gruppe der Vielzahl zweiter Grabenstrukturen eine mit einem ersten Gate-Anschluss elektrisch verbundene Gate-Elektrode sein.
  • Die zweite Elektrode in der zweiten Gruppe der Vielzahl zweiter Grabenstrukturen kann beispielsweise eine mit einem Referenzanschluss elektrisch verbundene Elektrode sein.
  • Beispielsweise kann die erste Elektrode in einer ersten Gruppe der Vielzahl erster Grabenstrukturen eine mit einem ersten Gate-Anschluss elektrisch verbundene erste Gate-Elektrode sein. Die zweite Elektrode in einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen kann eine mit einem zweiten Gate-Anschluss elektrisch verbundene zweite Gate-Elektrode sein. Dies kann beispielsweise ermöglichen, eine Leistungs-Halbleitervorrichtung mit zwei geteilten Gates bereitzustellen.
  • Die Leistungs-Halbleitervorrichtung kann beispielsweise ferner einen Gate-Treiber enthalten. Der Gate-Treiber ist dafür konfiguriert, die erste Teilelektrode durch ein erstes Gate-Ansteuersignal anzusteuern und die zweite Teilelektrode durch ein zweites Gate-Ansteuersignal anzusteuern. Eine ansteigende Flanke des ersten Gate-Ansteuersignals und eine ansteigende Flanke des zweiten Gate-Ansteuersignals sind um eine erste Verzögerungszeitspanne versetzt. Beispielsweise verschwindet die erste Verzögerungszeitspanne. Eine abklingende Flanke des ersten Gate-Ansteuersignals und eine abklingende Flanke des zweiten Gate-Ansteuersignals sind um eine zweite Verzögerungszeitspanne versetzt.
  • Die Leistungs-Halbleitervorrichtung kann beispielsweise ferner eine Vielzahl von Mesagebieten enthalten. Jedes der Vielzahl von Mesagebieten kann entlang der zweiten lateralen Richtung von benachbarten zwei der Vielzahl erster Grabenstrukturen lateral begrenzt sein. Außerdem kann jedes der Vielzahl von Mesagebieten ferner entlang der ersten lateralen Richtung von benachbarten zwei der Vielzahl zweiter Grabenstrukturen lateral begrenzt sein. Zumindest einige der Vielzahl von Mesagebieten können sich in einem elektrischen Kontakt auf dem Mesagebiet und/oder einer Anzahl an Source-Teilgebieten, die im Mesagebiet angeordnet sind, unterscheiden. Dies kann eine größere Flexibilität beim Kanalentwurf ermöglichen.
  • Beispielsweise enthält zumindest eines der Vielzahl von Mesagebieten eine Anzahl von n Source-Teilgebieten, wobei n eine ganze Zahl ist, die von 1 bis 4 reicht, und für 2 ≤ n ≤ 4 grenzen die n Source-Teilgebiete direkt an verschiedene der Vielzahl erster und zweiter Grabenstrukturen. Beispielsweise können in einer ersten Gruppe von Mesagebieten weder Source-Teilgebiete noch ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. Mit anderen Worten sind in den Mesagebieten der ersten Gruppe Source-Teilgebiete und ein elektrischer Kontakt an den Mesagebieten der ersten Hauptoberfläche nicht vorhanden. In einer zweiten Gruppe von Mesagebieten können keine Source-Teilgebiete, kann aber ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. In einer dritten Gruppe von Mesagebieten können ein Source-Teilgebiet und ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. In einer vierten Gruppe von Mesagebieten können zwei Source-Teilgebiete und ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. In einer fünften Gruppe von Mesagebieten können drei Source-Teilgebiete und ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. In einer sechsten Gruppe von Mesagebieten können vier Source-Teilgebiete und ein elektrischer Kontakt an der ersten Hauptoberfläche vorhanden sein. In der Leistungs-Halbleitervorrichtung können Mesagebiete von einige oder allen der obigen ersten bis sechsten Gruppen vorhanden sein. Darüber hinaus kann sich beispielsweise auch die Form der Source-Teilgebiete unter den gleichen und/oder verschiedenen Gruppen unterscheiden.
  • Beispielsweise enthält zumindest eines der Vielzahl von Mesagebieten ein Source-Gebiet, und ein Umfang des Source-Gebiets an der ersten Hauptoberfläche stimmt mit einem Umfang des Mesagebiets an der ersten Hauptoberfläche überein.
  • Beispielsweise enthält zumindest eines der Vielzahl von Mesagebieten vier Source-Teilgebiete, und die vier Source-Teilgebiete sind an der ersten Hauptoberfläche durch einen Kontakt in der Form eines Kreuzes getrennt. Jedes der vier Teilgebiete kann an nur eine Grabenstruktur oder zwei Grabenstrukturen grenzen.
  • Beispielsweise kann sich ein erster Pitch zwischen der Vielzahl erster Grabenstrukturen von einem zweiten Pitch zwischen der Vielzahl zweiter Grabenstrukturen unterscheiden.
  • Ein Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung kann ein Ausbilden einer Vielzahl erster Grabenstrukturen beinhalten, die sich von einer ersten Hauptoberfläche aus bis zu einer ersten Tiefe in einen Halbleiterkörper erstrecken. Die Vielzahl erster Grabenstrukturen kann sich parallel entlang einer ersten lateralen Richtung erstrecken. Jede der Vielzahl erster Grabenstrukturen kann ein erstes Dielektrikum und eine erste Elektrode enthalten. Ferner kann das Verfahren ein Ausbilden einer Vielzahl zweiter Grabenstrukturen beinhalten, die sich von der ersten Hauptoberfläche aus bis zu einer zweiten Tiefe, die geringer als die erste Tiefe ist, in den Halbleiterkörper erstrecken. Die Vielzahl zweiter Grabenstrukturen kann sich parallel entlang einer zweiten lateralen Richtung erstrecken und an Schnittpunktpositionen die Vielzahl erster Gräben schneiden. Jede der Vielzahl zweiter Grabenstrukturen kann ein zweites Dielektrikum und eine zweite Elektrode enthalten. Das zweite Dielektrikum kann an den Schnittpunktpositionen zwischen der ersten Elektrode und der zweiten Elektrode angeordnet sein.
  • Beispielsweise können ein oder mehr Trocken- und/oder Nassätzprozesse zum Ausbilden der ersten Gräben in den Halbleiterkörper genutzt werden, wobei die ersten Gräben mit den ersten Grabenstrukturen verbunden sind. Desgleichen können ein oder mehr Trocken- und/oder Nassätzprozesse zum Ausbilden zweiter Gräben in den Halbleiterkörper genutzt werden, wobei die zweiten Gräben mit der zweiten Grabenstruktur verbunden sind.
  • Das Ausbilden der Vielzahl zweiter Grabenstrukturen kann beispielsweise ein Ausbilden einer Vielzahl zweiter Gräben einschließen, indem ein Teil der ersten Elektrode und des ersten Dielektrikums und ein Teil des Halbleiterkörpers geätzt werden.
  • Ferner kann das Verfahren beispielsweise nach Ausbilden der ersten und zweiten Grabenstrukturen ein Ausbilden von Source- und Body-Gebieten einschließen.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • In Bezug auf die obigen Beispiele beschriebene, funktionale und strukturelle Details sollen gleichermaßen für die in den Figuren veranschaulichten und im Folgenden weiter beschriebenen beispielhaften Beispiele gelten.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • Im Folgenden werden in Verbindung mit den beiliegenden Zeichnungen weitere Beispiele von Halbleitervorrichtungen erläutert. In Bezug auf die obigen Beispiele beschriebene, funktionale und strukturelle Details sollen gleichermaßen für die in den Figuren veranschaulichten und im Folgenden weiter beschriebenen beispielhaften Ausführungsformen gelten.
  • 1 zeigt schematisch und beispielhaft einen Ausschnitt einer Draufsicht einer Leistungs-Halbleitervorrichtung 100, z. B. eine Einheitszelle. 2A, 2B, 2C, 2D sind schematische und beispielhafte Querschnittsansichten entlang Schnittlinien AA', BB', CC'. DD' von 1.
  • Bezugnehmend auf die schematischen Ansichten der 1 und 2A bis 2D enthält die Leistungs-Halbleitervorrichtung 100 eine Vielzahl erster Grabenstrukturen 102, die sich von einer ersten Hauptoberfläche 104 aus bis zu einer Tiefe d1 in einen Halbleiterkörper 106 erstrecken. Die Vielzahl erster Grabenstrukturen 102 erstreckt sich parallel entlang einer ersten lateralen Richtung x1. Jede der Vielzahl erster Grabenstrukturen 102 enthält ein erstes Dielektrikum 1021 und eine erste Elektrode 1022. In den Beispielen der 1, 2A bis 2D ist die veranschaulichte erste Elektrode 1022 z. B. über eine erste Gate-Verbindungsleitung, die einen aktiven Zellenbereich der vertikalen Leistungs-Halbleitervorrichtung 100 umgibt oder teilweise umgibt, mit einem ersten Gate-Anschluss G1 elektrisch gekoppelt. Eine Vielzahl zweiter Grabenstrukturen 108 erstreckt sich von der ersten Hauptoberfläche 104 aus bis zu einer zweiten Tiefe d2, die geringer als die erste Tiefe d1 ist, in den Halbleiterkörper 106. Die Vielzahl zweiter Grabenstrukturen 108 erstreckt sich parallel entlang einer zweiten lateralen Richtung x2 und schneidet die Vielzahl erster Gräben an Schnittpunktpositionen 110. Jede der Vielzahl zweiter Grabenstrukturen 108 enthält ein zweites Dielektrikum 1081 und eine zweite Elektrode 1082. Das zweite Dielektrikum 1081 ist an den Schnittpunktpositionen 110 zwischen der ersten Elektrode 1022 und der zweiten Elektrode 1082 angeordnet. In den Beispielen der 1, 2A bis 2D ist die veranschaulichte zweite Elektrode 1082 z. B. über eine zweite Gate-Verbindungsleitung, die einen aktiven Zellenbereich der vertikalen Leistungs-Halbleitervorrichtung 100 umgibt oder teilweise umgibt, mit einem zweiten Gate-Anschluss G2 elektrisch gekoppelt.
  • Die Leistungs-Halbleitervorrichtung 100 kann eine vertikale Leistungs-Halbleitervorrichtung sein. In einer vertikalen Halbleitervorrichtung kann ein Laststrom beispielsweise entlang der vertikalen Richtung y zwischen einem ersten Lastanschluss L1 an der ersten Oberfläche 104 und einem zweiten Lastkontaktanschluss L2 an einer der ersten Hauptoberfläche 104 entgegengesetzten zweiten Oberfläche fließen. Der erste Lastanschluss L1 kann beispielsweise ein Source-Anschluss eines IGFET oder ein Emitter-Anschluss eines IGBT oder eines rückwärts leitenden (RC-) IGBT oder ein Anoden-Anschluss einer Diode sein. Der zweite Lastanschluss L2 kann beispielsweise ein Drain-Anschluss eines IGFET oder ein Kollektor-Anschluss eines IGBT oder eines RC-IGBT oder ein Kathoden-Anschluss einer Diode sein.
  • Der erste Lastanschluss L1 kann ferner ein leitfähiges Material oder eine Kombination leitfähiger Materialien, zum Beispiel ein dotiertes Halbleitermaterial (z. B. ein entartetes dotiertes Halbleitermaterial) wie etwa beispielsweise dotiertes polykristallines Silizium, Metall oder eine Metallverbindung, enthalten oder daraus bestehen. Der erste Lastanschluss L1 kann auch eine Kombination dieser Materialien, z. B. ein Auskleidungs- oder Haftmaterial und ein Elektrodenmaterial, enthalten. Beispielhafte Kontaktmaterialien umfassen beispielsweise eines oder mehrere von Titannitrid (TiN) und Wolfram (W), Aluminium (Al), Kupfer (Cu), Legierungen von Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu, Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt), Palladium (Pd). Der erste Lastanschluss L1 kann einen über dem Halbleiterkörper 106 ausgebildeten Verdrahtungsbereich bilden oder ein Teil davon sein. Der Verdrahtungsbereich kann eine, zwei, drei oder noch mehr Verdrahtungsebenen umfassen, die strukturierte oder nicht strukturierte Metallschichten und Zwischenschicht-Dielektrika enthalten können, die zwischen den strukturierten oder nicht strukturierten Metallschichten angeordnet sind. Kontaktlöcher können beispielsweise die verschiedenen Verdrahtungsebenen elektrisch miteinander verbinden. Ein Teil des ersten Lastanschlusses L1, z. B. ein Kontaktstecker (mehrere Kontaktstecker), kann direkt an den Halbleiterkörper 106 an der ersten Oberfläche 104 angrenzen.
  • Die Leistungs-Halbleitervorrichtung 100 enthält ferner eine Vielzahl von Mesagebieten M. Jedes der Vielzahl von Mesagebieten M ist entlang der zweiten lateralen Richtung x2 von benachbarten zwei der Vielzahl erster Grabenstrukturen 102 lateral begrenzt und ist ferner entlang der ersten lateralen Richtung x1 von benachbarten zwei der Vielzahl zweiter Grabenstrukturen 108 lateral begrenzt, wobei sich zumindest einige der Vielzahl von Mesagebieten M unterscheiden.
  • Einige Mesagebiete können sich beispielsweise von anderen Mesagebieten in einem elektrischen Kontakt auf dem Mesagebiet und/oder einer Anzahl und Anordnung von im Mesagebiet angeordneten Source-Teilgebieten unterscheiden. Zusätzlich oder als Alternative dazu können sich einige Mesagebiete von anderen Mesagebieten auch dadurch unterscheiden, dass die Elektroden der ersten und/oder zweiten Grabenstrukturen, die an diese Mesagebiete grenzen oder diese begrenzen, mittels verschiedener Elektrodensignale angesteuert werden. Auf Mesagebiete, die sich in der Struktur und/oder Ansteuerung von Elektroden unterscheiden, die die Mesagebiete umgeben, kann auch als Mesagebiete verschiedener Konfigurationen verwiesen werden. Der Entwurf von Transistor- oder Diodenzellen basierend auf Mesagebieten verschiedener Konfigurationen wie oben beschrieben kann beispielsweise ermöglichen, ein Ladungsträger-Confinement, eine Kanalbreite, eine Schaltgeschwindigkeit, Schaltverluste, eine Latch-Up-Festigkeit und Flexibilität von Mesakontaktschemata einzustellen.
  • Im beispielhaften Teil der Leistungs-Halbleitervorrichtung 100, der in 2A bis 2D veranschaulicht ist, weisen die veranschaulichten Mesagebiete M eine ähnliche Konfiguration auf. In jedem der Mesagebiete M sind ein p-dotiertes Body-Gebiet 112 und ein n+-dotiertes Source-Gebiet 114 ausgebildet. Beispielsweise stimmt ein Umfang des Source-Gebiets 114 an der ersten Hauptoberfläche 104 mit einem Umfang des Mesagebiets M an der ersten Hauptoberfläche 104 überein. In einem anderen Beispiel, das nützlich ist, wenn die Vielzahl erster Grabenstrukturen und die Vielzahl zweiter Grabenstrukturen an verschiedenen Gate-Signalen liegen, können vier Source-Teilgebiete ausgebildet sein. Der Umfang von zwei Source-Teilgebieten kann durch den elektrischen Kontakt und einen benachbarten Graben der Vielzahl erster Grabenstrukturen gegeben sein und darf die Vielzahl zweiter Grabenstrukturen nicht berühren oder mit ihnen in Kontakt sein. Desgleichen kann der Umfang der beiden anderen Source-Teilgebiete durch den elektrischen Kontakt und einen benachbarten Graben der Vielzahl zweiter Grabenstrukturen gegeben sein und darf die Vielzahl erster Grabenstrukturen nicht berühren.
  • Ein Vertiefungskontakt 116 erstreckt sich in den Halbleiterkörper 106 und ist mit dem Body-Gebiet 112 und dem Source-Gebiet 114 elektrisch verbunden. Als eine Alternative oder zusätzlich zu einem Vertiefungskontakt kann ein (nicht veranschaulichter) planarer Kontakt ausgebildet sein. Der planare Kontakt kann beispielsweise mit dem Source-Gebiet 114 und mit dem Body-Gebiet 112 oder mit einem p+-dotierten Body-Kontaktgebiet an der ersten Hauptoberfläche 104 oder beispielsweise dem Boden des Vertiefungskontakts elektrisch verbunden sein.
  • Eine Leitfähigkeit eines Kanals nahe einer Grenzfläche zwischen dem Body-Gebiet 112 und dem ersten Dielektrikum 1021 und/oder zweiten Dielektrikum 1081 kann zum Beispiel durch eine an die erste Elektrode 1022 und/oder zweite Elektrode 1082 angelegte Spannung gesteuert werden.
  • Bezugnehmend auf 2B enthält die Leistungs-Halbleitervorrichtung 100 ferner ein n--dotiertes Driftgebiet 118. Beispielsweise kann eine Störstellenkonzentration im Driftgebiet 118 mit zunehmendem Abstand zur ersten Hauptoberfläche zumindest in Bereichen seiner vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Beispielen kann die Störstellenkonzentration im Driftgebiet annähernd gleichmäßig sein. Für auf Silizium basierende IGBTs kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5 × 1012 cm-3 und 1 x 1015 cm-3, zum Beispiel in einem Bereich von 1 × 1013 cm-3 bis 2 × 1014 cm-3, liegen. Im Fall einer auf SiC basierenden Halbleitervorrichtung kann eine mittlere Störstellenkonzentration im Driftgebiet zwischen 5 × 1014 cm-3 und 1 × 1017 cm-3, zum Beispiel in einem Bereich von 1 × 1015 cm-3 bis 2 × 1016 cm-3, liegen. Eine vertikale Ausdehnung des Driftgebiets kann von Spannungssperranforderungen, z. B. einer spezifizierten Spannungsklasse, der vertikalen Leistungs-Halbleitervorrichtung abhängen. Wenn die vertikale Leistungs-Halbleitervorrichtung im Spannungssperrmodus betrieben wird, kann sich ein Raumladungsgebiet je nach der an die vertikale Leistungs-Halbleitervorrichtung angelegten Sperrspannung vertikal teilweise oder ganz durch das Driftgebiet 118 erstrecken. Wenn die vertikale Leistungs-Halbleitervorrichtung 100 bei oder nahe der spezifizierten maximalen Sperrspannung betrieben wird, kann das Raumladungsgebiet ein optionales n-dotiertes Feldstoppgebiet 120 (siehe 2B) erreichen oder darin eindringen. Das Feldstoppgebiet 120 ist dafür konfiguriert, zu verhindern, dass das Raumladungsgebiet weiter zu der Kathode oder dem Kollektor an der zweiten Hauptoberfläche des Halbleiterkörpers 106 reicht. Auf diese Weise kann das Driftgebiet 118 unter Verwendung erwünschter niedriger Dotierungspegel und mit einer erwünschten Dicke gebildet werden, während für die so gebildete Leistungs-Halbleitervorrichtung ein sanftes Schalten erreicht wird.
  • Da das Feldstoppgebiet 120 darauf abzielt, zu verhindern, dass das Raumladungsgebiet den Kollektor (die Kathode) an der zweiten Hauptoberfläche des Halbleiterkörpers eines IGBT (einer Diode) in einem Spannungssperrmodus bei oder in der Nähe maximaler spezifizierter Spannungssperrfähigkeiten erreicht, kann eine mittlere Netto-Störstellenkonzentration in der Feldstoppschicht 120 zum Beispiel um zumindest eine Größenordnung höher als im Driftgebiet 118 sein.
  • Bezugnehmend auf 2B enthält die veranschaulichte Leistungs-Halbleitervorrichtung ferner ein Kollektorgebiet oder ein Lochinjektionsgebiet 122, das mit dem zweiten Lastanschluss L2 an der zweiten Hauptoberfläche elektrisch verbunden ist.
  • Die schematische Querschnittsansicht von 3B veranschaulicht ein anderes Beispiel einer Leistungs-Halbleitervorrichtung 100 entlang einer Schnittlinie EE' von 3A.
  • Die Leistungs-Halbleitervorrichtung enthält zwischen dem Body-Gebiet 112 und dem Driftgebiet 118 ein n-dotiertes Stromspreizgebiet 124, das sich bis zum Driftgebiet 118 erstrecken kann oder nicht erstrecken kann. Am Schnittpunkt des Dielektrikums 1021 oder 1081 und des Stromspreizgebiets 124 kann sich ein Kanal ausbilden.
  • Im Beispiel von 3B können sich die zweiten Grabenstrukturen 108 in Bezug auf eine Anzahl von Teilelektroden und/oder eine elektrische Verbindung der Elektroden voneinander unterscheiden. In einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen 108 ist die zweite Elektrode 1082 mit einem Referenzanschluss Ref, z. B. dem ersten Lastanschluss L1 oder Emitter/Source-Anschluss, elektrisch gekoppelt. Die zweite Elektrode 1082 einer zweiten Gruppe zweiter Grabenstrukturen 108 ist mit einem ersten Gate-Anschluss G1 einer Dual-Gate-Elektrode elektrisch verbunden. Das Mesagebiet M zwischen den zweiten Grabenstrukturen 108, das in 3 veranschaulicht ist, ist ein aktives Mesagebiet, das dafür konfiguriert ist, durch Steuern einer Leitfähigkeit eines Kanals über den ersten Gate-Anschluss G1 beispielsweise einen Laststrom zu leiten.
  • Ähnlich können sich die ersten Grabenstrukturen 102 in Bezug auf eine Anzahl an Teilelektroden und/oder eine elektrische Verbindung der Elektroden voneinander unterscheiden. In einer ersten Gruppe der Vielzahl erster Grabenstrukturen 102 kann die erste Elektrode 1022 mit einem Referenzanschluss, z. B. dem ersten Lastanschluss L1 oder Emitter/Source-Anschluss (in 3B nicht veranschaulicht), elektrisch gekoppelt sein. Die erste Elektrode 1022 der zweiten Gruppe erster Grabenstrukturen 102 kann mit einem zweiten Gate-Anschluss G2 einer Dual-Gate-Elektrode verbunden sein. Das Mesagebiet M zwischen den ersten Grabenstrukturen 102, das in 3B veranschaulicht ist, ist ein aktives Mesagebiet, das dafür beispielsweise konfiguriert ist, durch Steuern einer Leitfähigkeit eines Kanals über den zweiten Gate-Anschluss G2 einen Laststrom zu steuern.
  • Während der erste Gate-Anschluss G1 genutzt werden kann, um eine Leitfähigkeit eines Elektronenkanals an einer Grenzfläche zwischen dem p-dotierten Body-Gebiet 112 und dem zweiten Dielektrikum 1081 zu steuern, das an die zweite Elektrode 1082 grenzt, kann der Gate-Anschluss G2 genutzt werden, um eine Leitfähigkeit eines Lochkanals an einer Grenzfläche zwischen dem n-dotierten Stromspreizgebiet 124 und dem an die erste Elektrode 1022 angrenzenden ersten Dielektrikum 1021 zu steuern.
  • In einigen anderen Beispielen kann das Mesagebiet M auch zwischen zwei zweiten Grabenstrukturen 108 angeordnet sein, die beide eine gleiche Konfiguration aufweisen, z. B. eine zweite Elektrode, die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelt ist.
  • Eine beispielhafte Gate-Ansteuersequenz für eine Dual-Gate-Konfiguration wie in 3A und 3B veranschaulicht, ist in der grafischen Darstellung von 3C schematisch dargestellt. Die grafische Darstellung veranschaulicht Gate-Ansteuersignale VG gegen die Zeit t.
  • Ein erstes Gate-Ansteuersignal VG1 wird an die zweite Gruppe zweiter Grabenstrukturen 108 zum Steuern der Leitfähigkeit eines Elektronenkanals angelegt, und ein zweites Gate-Ansteuersignal VG2 wird an die zweite Gruppe erster Grabenstrukturen 102 zum Steuern der Leitfähigkeit eines Lochkanals angelegt. Eine ansteigende Flanke des ersten Gate-Ansteuersignals VG1 und eine ansteigende Flanke des zweiten Gate-Ansteuersignals VG2 sind um eine erste Verzögerungszeitspanne td1 versetzt. Eine abfallende Flanke des ersten Gate-Ansteuersignals VG1 und eine abfallende Flanke des zweiten Gate-Ansteuersignals VG2 sind um eine zweite Verzögerungszeitspanne td2 versetzt. Beispielsweise können die Vorzeichen der ersten und zweiten Verzögerungszeitspanne td1, td2 gleich, z. B. positiv, sein. Beispielsweise kann das zweite Gate-Signal VG2 um td1 später als das erste Gate-Signal VG1 ansteigen, und das zweite Gate-Signal VG2 kann um td2 später als das erste Gate-Signal VG1 abfallen. In einigen Beispielen kann td1 gleich td2 sein, d. h. eine Impulslänge des ersten Gate-Signals VG1 kann gleich einer Impulslänge des zweiten Gate-Signals VG2 sein.
  • Die schematischen Draufsichten der 3D und 3E sind schematische Veranschaulichungen von Beispielen von Leistungs-Halbleitervorrichtungen 100, die eine Dual-Gate-Konfiguration enthalten, wie mit Verweis auf 3A und 3C beschrieben ist.
  • Bezugnehmend auf 3D enthält die Leistungs-Halbleitervorrichtung 100 die ersten Grabenstrukturen 102, die sich in Bezug auf eine elektrische Verbindung der ersten Elektroden teilweise voneinander unterscheiden, die beispielsweise alle mit G2 oder mit sowohl G2 als auch einem Referenzanschluss Ref gleichzeitig verbunden sein können. Die zweite Gruppe von Elektroden 1082 der zweiten Grabenstrukturen 108 ist mit dem ersten Gate-Anschluss G1 verbunden, während die zweite Gruppe von Elektroden 1022 der ersten Grabenstrukturen 102 mit dem zweiten Gate-Anschluss G2 verbunden sind. Die Leistungs-Halbleitervorrichtung 100 enthält die zweiten Grabenstrukturen 108, die sich in Bezug auf eine elektrische Verbindung der zweiten Elektroden, welche beispielsweise alle auf G1 oder einem Referenzanschluss Ref oder auf sowohl G1 als auch einem Referenzanschluss Ref gleichzeitig liegen können, teilweise voneinander unterscheiden.
  • Die Leistungs-Halbleitervorrichtung 100 von 3D enthält Mesagebiete M0 ohne jegliche Source-Gebiete oder Source-Teilgebiete, aber mit einem Kontakt 116 auf den Mesagebieten M0. Die Leistungs-Halbleitervorrichtung 100 von 3D enthält ferner ein Mesagebiet M5 mit zwei Source-Teilgebieten 1140, die an verschiedene der zweiten Grabenstrukturen 108 angrenzen.
  • Die Leistungs-Halbleitervorrichtung 100 von 3E enthält zusätzlich zum mit Verweis auf 3D beschriebenen Mesagebiet M5 Mesagebiete M3, M4. Das Mesagebiet M3 enthält ein Source-Teilgebiet 1140, das eine andere Orientierung bezüglich des Kontakts 116 als das Source-Teilgebiet 1140 des Mesagebiets M4 aufweist. Außerdem unterscheiden sich die Orientierungen der Source-Teilgebiete 1140 der Mesagebiete M3, M4 in Bezug auf den Kontakt 116 auch von den Orientierungen der Source-Teilgebiete 1140 des Mesagebiets M5. Dadurch kann ein Laststrom eine Stromkomponente entlang einem an Seitenwänden der zweiten Grabenstrukturen 108 ausgebildeten Kanal aufweisen und kann ferner eine Stromkomponente entlang einem Kanal aufweisen, der an Seitenwänden der ersten Grabenstrukturen 102 bei der Gruppe erster Grabenstrukturen ausgebildet wird, die mit G2 verbunden ist. Beispielsweise ist die erste Gruppe von Gräben der ersten Grabenstrukturen mit einem Referenzanschluss Ref verbunden und ist die zweite Gruppe von Gräben der ersten Grabenstrukturen mit G2 verbunden. Beispielsweise grenzt die erste Gruppe von Gräben erster Grabenstrukturen an das Mesagebiet M5.
  • Weitere Beispiele von auf dem Dual-Gate-Konzept basierenden Leistungs-Halbleitervorrichtungen 100 sind in den schematischen Draufsichten der 3F und 3G veranschaulicht.
  • Im Beispiel von 3F ist in einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen 108 die zweite Elektrode mit dem Referenzanschluss Ref elektrisch gekoppelt und ist in einer zweiten Gruppe der Vielzahl zweiter Grabenstrukturen 108 die zweite Elektrode mit dem ersten Gate-Anschluss G1 elektrisch gekoppelt. Die zweite Grabenstruktur 108, die die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelte Elektrode enthält, ist zwischen Mesagebieten M1 und M2 angeordnet. Das Mesagebiet M0 ist ein Mesagebiet ohne Kontakt und ohne Source-Gebiet. Jedes der Mesagebiete M1, M2 enthält ein Source-Teilgebiet 1140, das an die zweite Grabenstruktur 108 grenzt, die die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelte Elektrode enthält. Dadurch kann ein Laststromfluss an der Seitenwand der zweiten Grabenstruktur 108 gesteuert werden, die die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelte Elektrode enthält. In einer ersten Gruppe der Vielzahl erster Grabenstrukturen 102 ist die erste Elektrode mit dem Referenzanschluss Ref elektrisch gekoppelt, und in einer zweiten Gruppe der Vielzahl erster Grabenstrukturen 102 ist die erste Elektrode eine mit dem zweiten Gate-Anschluss G2 elektrisch gekoppelte Elektrode. Die erste Grabenstruktur 102, die die mit dem zweiten Gate-Anschluss G2 elektrisch gekoppelte Elektrode enthält, ist so angeordnet, dass sie nie an die Mesagebiete M1 und M2 grenzt.
  • Die Leistungs-Halbleitervorrichtung 100 von 3G enthält zusätzlich zu den in 3F veranschaulichten Mesagebieten M0, M1, M2 Mesagebiete M3, M4. Ähnlich der mit Verweis auf 3E beschriebenen Leistungs-Halbleitervorrichtung 100 enthält die in 3G veranschaulichte Leistungs-Halbleitervorrichtung 100 Mesagebiete M3 und M4. Jedes der Mesagebiete M3 weist ein Source-Teilgebiet 1140 auf, das eine andere Orientierung in Bezug auf den Kontakt 116 als das Source-Teilgebiet 1140 der Mesagebiete M1, M4 und M2 aufweist. Außerdem unterscheiden sich die Orientierungen der Source-Teilgebiete 1140 der Mesagebiete M4 bezüglich des Kontakts 116 auch von den Orientierungen der Source-Teilgebiete 1140 der Mesagebiete M1, M2 und M3.
  • Bezugnehmend auf die schematische Draufsicht von 4A enthält jede der ersten Grabenstrukturen 102 und der zweiten Grabenstrukturen 108 eine erste Gruppe Elektroden, die mit dem Referenzanschluss Ref gekoppelt sind, und eine zweite Gruppe Elektroden, die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelt sind. Source-Teilgebiete 1140 in Mesagebieten M1, M2 grenzen an die zweite Grabenstruktur 108 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten Elektrode. Somit sind Mesagebiete M1, M2 aktive Mesagebiete, die dafür konfiguriert sind, einen Teil des Laststroms zwischen den Lastanschlüssen L1 und L2 zu leiten. Source-Teilgebiete 1140 in Mesagebieten M3, M4 grenzen an die erste Grabenstruktur 102 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten Elektrode. Folglich sind Mesagebiete M3, M4 ebenfalls aktive Mesagebiete, die dafür konfiguriert sind, einen anderen Teil des Laststroms zwischen den Lastanschlüssen L1 und L2 zu leiten.
  • Die schematische Draufsicht von 4B veranschaulicht ein anderes Beispiel einer Leistungs-Halbleitervorrichtung 100. Die Leistungs-Halbleitervorrichtung 100 von 4B unterscheidet sich von der in 4A veranschaulichten Leistungs-Halbleitervorrichtung 100 in Bezug auf die Anordnung der aktiven Mesagebiete mit an den ersten Grabenstrukturen 102 ausgebildeten Kanälen. Während die Mesagebiete M3, M4 des Beispiels von 4A an eine zweite Grabenstruktur 108 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten Elektrode grenzen, sind die Mesagebiete M3, M4 des in 4B veranschaulichten Beispiels zwischen zwei zweiten Grabenstrukturen 108 mit den mit dem Referenzanschluss Ref elektrisch gekoppelten Elektroden angeordnet.
  • Die schematische Draufsicht von 4C veranschaulicht ein weiteres Beispiel einer Leistungs-Halbleitervorrichtung 100. Die Leistungs-Halbleitervorrichtung 100 von 4C unterscheidet sich von der in 4A, 4B veranschaulichten Leistungs-Halbleitervorrichtung 100 in Bezug auf die Anordnung zweiter inaktiver oder Dummy-Grabenstrukturen 108. Während die Bereiche der in 4A, 4B veranschaulichten Leistungs-Halbleitervorrichtungen 100 zweite inaktive oder Dummy-Grabenstrukturen 108 ohne aktive Mesagebiete M1 oder M2 enthalten, die an die jeweiligen inaktiven zweiten Grabenstrukturen 108 (äußerste linke und äußerste rechte zweite Grabenstruktur 108, die mit G1 elektrisch gekoppelt ist) grenzen, sind alle in 4C veranschaulichten zweiten Grabenstrukturen 108, die die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelte zweite Elektrode 1082 aufweisen, aktive zweite Grabenstrukturen mit aktiven Mesagebieten M1 oder M2, die daran grenzen.
  • Die schematischen Draufsichten der 5A bis 5C veranschaulichen verschiedene Bespiele von Leistungs-Halbleitervorrichtungen 100 mit großen Kanalbreiten. Indem zwei oder mehr erste Grabenstrukturen 102 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten ersten Elektrode aufeinanderfolgend angeordnet werden und indem zwei oder mehr zweite Grabenstrukturen 108 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten zweiten Elektrode aufeinanderfolgend angeordnet werden, kann eine große Anzahl aktiver Mesagebiete konzentriert werden, indem Source-Teilgebiete 1140 in Kontakt mit Seitenwänden der jeweiligen zweiten Grabenstrukturen 108 angeordnet werden. Während eine Kanalbreite von dem in 5A veranschaulichten Beispiel zu dem in 5B veranschaulichten Beispiel und von dem in 5B veranschaulichten Beispiel zu dem in 5C veranschaulichten Beispiel abnimmt, kann eine parasitäre Einschaltfestigkeit von dem in 5A veranschaulichten Beispiel zu dem in 5B veranschaulichten Beispiel und von dem in 5B veranschaulichten Beispiel zu dem in 5C veranschaulichten Beispiel zunehmen. Ähnlich kann eine Latch-Up-Festigkeit vom in 5A veranschaulichten Beispiel zum in 5B veranschaulichten Beispiel zunehmen.
  • Die schematische Draufsicht von 6 veranschaulicht ein Beispiel einer Leistungs-Halbleitervorrichtung 100 für Anwendungen mit schnellem Schalten. Indem die Elektroden der ersten (tieferen) Grabenstrukturen 102 mit dem Referenzanschluss Ref elektrisch gekoppelt werden, kann die Gate-Kollektor-Kapazität eines IGBT reduziert werden, indem die Elektroden in den flacheren zweiten Grabenstrukturen 108, die mit dem ersten Gate-Anschluss G1 elektrisch gekoppelt sind, abgeschirmt werden. Einige erste Grabenstrukturen 102 können zum Beispiel ebenfalls mit dem ersten Gate-Anschluss G1 elektrisch gekoppelte Elektroden enthalten.
  • Die schematische Draufsicht von 7 veranschaulicht ein anderes Beispiel einer Leistungs-Halbleitervorrichtung 100 für Anwendungen mit schnellem Schalten. Um die Kanalbreite zu vergrößern, fällt ein Umfang des Source-Gebiets 114 mit einem Umfang des Mesagebiets zusammen. Indem zwei oder mehr erste Grabenstrukturen 102 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten ersten Elektrode und zwei oder mehr zweite Grabenstrukturen 108 mit der mit dem ersten Gate-Anschluss G1 elektrisch gekoppelten zweiten Elektrode aufeinanderfolgend angeordnet werden, können Einschaltverluste reduziert werden.
  • Die schematische Draufsicht von 8 veranschaulicht ein weiteres Beispiel einer Leistungs-Halbleitervorrichtung 100 für Anwendungen mit schnellem Schalten, indem die Elektroden der ersten (tieferen) Grabenstrukturen 102 mit dem Referenzanschluss Ref elektrisch gekoppelt werden. Dies kann eine Reduzierung einer Gate-Kollektor-Kapazität eines IGBT ermöglichen, indem die Elektroden in den flacheren zweiten Grabenstrukturen 108, die beispielsweise mit dem ersten Gate-Anschluss G1 elektrisch gekoppelt sind, abgeschirmt werden.
  • Die schematische Draufsicht von 9 veranschaulicht ein weiteres Beispiel einer Leistungs-Halbleitervorrichtung 100. Die Leistungs-Halbleitervorrichtung enthält ein Mesagebiet mit vier Source-Teilgebieten 1140. Die vier Source-Teilgebiete 1140 sind durch einen Kontakt 116 in der Form eines Kreuzes oder sich kreuzende diagonale Leitungen mit diagonalen Ecken des Mesagebiets getrennt.
  • In den hierin beschriebenen Beispielen kann zunächst ein erster Pitch p1 zwischen benachbarten ersten Grabenstrukturen 102 zumindest zum Teil unter ersten Grabenstrukturen 102 konstant sein oder variieren. Desgleichen kann ein zweiter Pitch p2 zwischen benachbarten zweiten Grabenstrukturen 108 zumindest teilweise unter zweiten Grabenstrukturen 108 konstant sein oder variieren. Die schematische Draufsicht von 10 veranschaulicht ein Beispiel einer Leistungs-Halbleitervorrichtung 100, die den ersten Pitch p1 aufweist, der geringer als der zweite Pitch p2 ist. Der erste Pitch kann auch größer als der zweite Pitch sein oder kann auch gleich dem zweiten Pitch sein. Die Elektroden in den ersten Grabenstrukturen 102 können auch in einer anderen Sequenz als der in 10 veranschaulichten Sequenz Ref, G1, Ref, z. B. in einer Sequenz G1, Ref, Ref, G1 oder in einer Sequenz Ref, G1, G1, Ref, verbunden sein.
  • Man erkennt, dass, während das Verfahren oben und im Folgenden als eine Reihe von Schritten oder Vorgängen beschrieben wird, die beschriebene Reihenfolge solcher Schritte oder Vorgänge nicht in einem beschränkenden Sinn zu interpretieren ist. Vielmehr können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Vorgängen, abgesehen von jenen, die oben und im Folgenden beschrieben werden, erfolgen.
  • Ein beispielhaftes Verfahren zum Herstellen von Leistungs-Halbleitervorrichtungen 100 ist in den schematischen Querschnittsansichten der 11 bis 18D veranschaulicht. Die Querschnittsansichten sind in Bezug auf eine oder mehrere in 1 veranschaulichten Schnittlinien AA', BB', CC', DD' veranschaulicht.
  • Bezugnehmend auf 11 werden durch einen oder mehrere Ätzprozesse erste Gräben 132 im Halbleiterkörper 106 bis zu einer ersten Tiefe d1 ausgebildet. Eine (nicht veranschaulichte) Ätzmaske kann genutzt werden.
  • Bezugnehmend auf 12 wird durch einen oder mehrere Prozesse zur Abscheidung dielektrischer Schichten oder thermischen Oxidation das erste Dielektrikum 1021 in den ersten Gräben 132 gebildet.
  • Bezugnehmend auf 13 wird durch einen oder mehrere Prozesse zur Abscheidung von leitfähigen Materialien, z. B. hochdotiertem polykristallinem Silizium, die erste Elektrode 1022 in den ersten Gräben 132 ausgebildet. Das (die) leitfähige(n) Material(ien) kann (können) bis zum ersten Dielektrikum 1021 an der ersten Hauptoberfläche 104 rückgebildet werden.
  • Bezugnehmend auf 14A, 14B, 14C, 14D werden durch einen oder mehrere Ätzprozesse zweite Gräben 134 im Halbleiterkörper 106 bis zu einer zweiten Tiefe d2 gebildet. Eine (nicht veranschaulichte) Ätzmaske kann verwendet werden. An den Schnittpunktpositionen 110 werden das erste Dielektrikum 1021 und die erste Elektrode 1022 teilweise entfernt. Außerhalb der Schnittpunktpositionen 110 wird Material des Halbleiterkörpers 106 entfernt.
  • Bezugnehmend auf 15A, 15B, 15C, 15D wird durch einen oder mehrere Prozesse zur Abscheidung dielektrischer Schichten oder eine thermische Oxidation das zweite Dielektrikum 1081 in den zweiten Gräben 134gebildet. Je nach Raten einer Ausbildung der dielektrischen Schicht oder thermischen Oxidation kann sich eine Dicke des zweiten Dielektrikums 1081 an den Schnittpunktpositionen 110 von einer Dicke des zweiten Dielektrikums 1081 außerhalb der Schnittpunktpositionen 110 unterscheiden. Wenn beispielsweise die erste Elektrode 1022 aus polykristallinem Siliziummaterial und das zweite Dielektrikum 1081 aus einem Oxidmaterial gebildet werden, kann aufgrund höherer Oxidationsraten von polykristallinem Silizium als einkristallinem Silizium im Halbleiterkörper 106 eine Dicke t1 des zweiten Dielektrikums 1081 an den Schnittpunktpositionen 110 größer als eine Dicke t2 des zweiten Dielektrikums 1081 außerhalb der Schnittpunktpositionen 110 sein.
  • Bezugnehmend auf 16A, 16B, 16C, 16D wird die zweite Elektrode 1082 in den zweiten Gräben 134 durch einen oder mehrere Prozesse zur Abscheidung von leitfähigen Materialien, z. B. hochdotiertem polykristallinem Silizium, gebildet. Das (die) leitfähige(n) Material(ien) kann (können) bis zur ersten Hauptoberfläche 104 rückgebildet werden.
  • Bezugnehmend auf 17A, 17B, 17C, 17D werden Dotierstoffe vom p- und n-Typ in den Halbleiterkörper 106 eingeführt, um die Body-Gebiete 112 und die Source-Gebiete 114 auszubilden. Die Dotierstoffe können durch einen oder mehrere Ionenimplantationsprozesse in den Halbleiterkörper eingeführt werden.
  • Bezugnehmend auf 18A, 18B, 18C, 18D werden die Kontakte 116 gebildet, indem Kontaktvertiefungen in den Halbleiterkörper 106 ausgebildet und die Kontaktvertiefungen mit ein oder mehreren leitfähigen Materialien gefüllt werden.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher beschriebenen Beispiele und Figuren erwähnt und beschrieben wurden, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein ähnliches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, erkennt der Fachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Leistungs-Halbleitervorrichtung (100), aufweisend: eine Vielzahl erster Grabenstrukturen (102), die sich von einer ersten Hauptoberfläche (104) aus bis zu einer ersten Tiefe (d1) in einen Halbleiterkörper (106) erstrecken, wobei sich die Vielzahl erster Grabenstrukturen (102) parallel entlang einer ersten lateralen Richtung (x1) erstreckt und jede der Vielzahl erster Grabenstrukturen (102) ein erstes Dielektrikum (1021) und eine erste Elektrode (1022) enthält; eine Vielzahl zweiter Grabenstrukturen (108), die sich von der ersten Hauptoberfläche (104) aus bis zu einer zweiten Tiefe (d2), die geringer als die erste Tiefe (d1) ist, in den Halbleiterkörper (106) erstrecken, wobei sich die Vielzahl zweiter Grabenstrukturen (108) parallel entlang einer zweiten lateralen Richtung (x2) erstreckt und die Vielzahl erster Gräben an Schnittpunktpositionen (110) schneidet, jede der Vielzahl zweiter Grabenstrukturen (108) ein zweites Dielektrikum (1081) und eine zweite Elektrode (1082) enthält und das zweite Dielektrikum (1081) an den Schnittpunktpositionen (110) zwischen der ersten Elektrode (1022) und der zweiten Elektrode (1082) angeordnet ist.
  2. Leistungs-Halbleitervorrichtung (100) nach Anspruch 1, wobei die erste laterale Richtung (x1) senkrecht zur zweiten lateralen Richtung (x2) ist.
  3. Leistungs-Halbleitervorrichtung (100) nach Anspruch 1, wobei ein Kreuzungswinkel zwischen der ersten lateralen Richtung (x1) und der zweiten lateralen Richtung (x2) größer als 45° und kleiner als 90° ist.
  4. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Dicke (t1) des zweiten Dielektrikums (1081) an den Schnittpunktpositionen (110) größer ist als eine Dicke des ersten Dielektrikums (1021).
  5. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die erste Elektrode (1022) in einer ersten Gruppe der Vielzahl erster Grabenstrukturen (102) und die erste Elektrode (1022) in einer zweiten Gruppe der Vielzahl erster Grabenstrukturen (102) elektrisch getrennt sind.
  6. Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei die erste Elektrode (1022) in der ersten Gruppe der Vielzahl erster Grabenstrukturen (102) eine Gate-Elektrode ist, die mit dem ersten Gate-Anschluss (G1) elektrisch verbunden ist, und die erste Elektrode (1022) in der zweiten Gruppe der Vielzahl erster Grabenstrukturen (102) eine Elektrode ist, die mit einem Referenzanschluss (Ref) elektrisch verbunden ist.
  7. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die zweite Elektrode (1082) in einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen (108) und die zweite Elektrode (1082) in einer zweiten Gruppe der Vielzahl zweiter Grabenstrukturen (108) elektrisch getrennt sind.
  8. Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei die zweite Elektrode (1082) in der ersten Gruppe der Vielzahl zweiter Grabenstrukturen (108) eine Gate-Elektrode ist, die mit einem ersten Gate-Anschluss (G1) elektrisch verbunden ist.
  9. Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei die zweite Elektrode (1082) in der zweiten Gruppe der Vielzahl zweiter Grabenstrukturen (108) eine Elektrode ist, die mit einem Referenzanschluss (Ref) elektrisch verbunden ist.
  10. Leistungs-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 4, wobei die erste Elektrode (1022) in einer ersten Gruppe der Vielzahl erster Grabenstrukturen (102) eine erste Gate-Elektrode ist, die mit einem ersten Gate-Anschluss (G1) elektrisch verbunden ist, und die zweite Elektrode (1082) in einer ersten Gruppe der Vielzahl zweiter Grabenstrukturen (108) eine zweite Gate-Elektrode ist, die mit einem zweiten Gate-Anschluss (G2) elektrisch verbunden ist.
  11. Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, ferner aufweisend einen Gate-Treiber, wobei der Gate-Treiber dafür konfiguriert ist, die erste Gate-Elektrode mittels eines ersten Gate-Ansteuersignals (VG1) anzusteuern und die zweite Gate-Elektrode mittels eines zweiten Gate-Ansteuersignals (VG2) anzusteuern, wobei eine ansteigende Flanke des ersten Gate-Ansteuersignals (VG1) und eine ansteigende Flanke des zweiten Gate-Ansteuersignals (VG2) um eine erste Verzögerungszeitspanne (td1) versetzt sind.
  12. Leistungs-Halbleitervorrichtung (100) nach Anspruch 11, wobei eine abfallende Flanke des ersten Gate-Ansteuersignals (VG1) und eine abfallende Flanke des zweiten Gate-Ansteuersignals (VG2) um eine zweite Verzögerungszeitspanne (td2) versetzt sind.
  13. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Vielzahl von Mesagebieten (M, M0 ... M5), wobei jedes der Vielzahl von Mesagebieten entlang der zweiten lateralen Richtung (x2) von benachbarten zwei der Vielzahl erster Grabenstrukturen (102) lateral begrenzt ist und ferner entlang der ersten lateralen Richtung (x1) von benachbarten zwei der Vielzahl zweiter Grabenstrukturen (108) lateral begrenzt ist, wobei sich zumindest einige der Vielzahl von Mesagebieten (M, M0 ... M5) in einem elektrischen Kontakt (116) auf dem Mesagebiet und/oder einer Anzahl von im Mesagebiet (M, M0 ... M5) angeordneten Source-Teilgebieten (1140) unterscheiden.
  14. Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei zumindest eines der Vielzahl von Mesagebieten (M, M0 ... M5) eine Anzahl von n Source-Teilgebieten (1140) enthält, wobei n eine ganze Zahl im Bereich von 1 bis 4 ist, und für 2 ≤ n ≤ 4 die n Source-Teilgebiete direkt an verschiedene der Vielzahl erster und zweiter Grabenstrukturen (102, 108) grenzen.
  15. Leistungs-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei zumindest eines der Vielzahl von Mesagebieten (M, M0 ... M5) ein Source-Gebiet (114) enthält und ein Umfang des Source-Gebiets (114) an der ersten Hauptoberfläche (104) mt einem Umfang des Mesagebiets (M, M0 ... M5) an der ersten Hauptoberfläche (104) übereinstimmt.
  16. Leistungs-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei zumindest eines der Vielzahl von Mesagebieten (M, M0 ... M5) vier Source-Teilgebiete (1140) enthält und die vier Source-Teilgebiete (1140) durch einen Kontakt (116) in der Form eines Kreuzes an der ersten Hauptoberfläche getrennt sind.
  17. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei sich ein erster Pitch (p1) zwischen der Vielzahl erster Grabenstrukturen (102) von einem zweiten Pitch (p2) zwischen der Vielzahl zweiter Grabenstrukturen (108) unterscheidet.
  18. Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung (100), aufweisend: ein Ausbilden einer Vielzahl erster Grabenstrukturen (102), die sich von einer ersten Hauptoberfläche (104) aus bis zu einer ersten Tiefe (d1) in einen Halbleiterkörper (106) erstrecken, wobei sich die Vielzahl erster Grabenstrukturen (102) parallel entlang einer ersten lateralen Richtung (x1) erstreckt und jede der Vielzahl erster Grabenstrukturen (102) ein erstes Dielektrikum (1021) und eine erste Elektrode (1022) enthält; und ein Ausbilden einer Vielzahl zweiter Grabenstrukturen (108), die sich von der ersten Hauptoberfläche (104) aus bis zu einer zweiten Tiefe (d2), die geringer als die erste Tiefe (d1) ist, in den Halbleiterkörper (106) erstrecken, wobei sich die Vielzahl zweiter Grabenstrukturen (108) parallel entlang einer zweiten lateralen Richtung (x2) erstreckt und die Vielzahl erster Gräben an Schnittpunktpositionen (110) schneidet, jede der Vielzahl zweiter Grabenstrukturen (108) ein zweites Dielektrikum (1081) und eine zweite Elektrode (1022) enthält und das zweite Dielektrikum (1081) an den Schnittpunktpositionen (110) zwischen der ersten Elektrode (1022) und der zweiten Elektrode (1082) angeordnet ist.
  19. Verfahren nach dem vorhergehenden Anspruch, wobei ein Ausbilden der Vielzahl zweiter Grabenstrukturen (108) ein Ausbilden einer Vielzahl zweiter Gräben (134), indem ein Teil der ersten Elektrode (1022) und des ersten Dielektrikums (1021) und ein Teil des Halbleiterkörpers (106) geätzt werden, einschließt.
  20. Verfahren nach einem der beiden vorhergehenden Ansprüche, ferner aufweisend ein Ausbilden von Source- und Body-Gebieten (114, 112) nach Ausbilden der ersten und zweiten Grabenstrukturen (102, 108).
DE102020121309.3A 2020-08-13 2020-08-13 Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung Granted DE102020121309A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020121309.3A DE102020121309A1 (de) 2020-08-13 2020-08-13 Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung
US17/395,758 US11742417B2 (en) 2020-08-13 2021-08-06 Power semiconductor device including first and second trench structures
CN202110928612.7A CN114078961A (zh) 2020-08-13 2021-08-13 包括第一沟槽结构和第二沟槽结构的功率半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020121309.3A DE102020121309A1 (de) 2020-08-13 2020-08-13 Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102020121309A1 true DE102020121309A1 (de) 2022-02-17

Family

ID=80000796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121309.3A Granted DE102020121309A1 (de) 2020-08-13 2020-08-13 Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung

Country Status (3)

Country Link
US (1) US11742417B2 (de)
CN (1) CN114078961A (de)
DE (1) DE102020121309A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022118545A1 (de) 2022-07-25 2024-01-25 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200243657A1 (en) 2019-01-30 2020-07-30 He Ding Technology Co., Ltd. Multi-trench MOSFET and method for fabricating the same
US20200251565A1 (en) 2019-02-01 2020-08-06 Silicongear Corporation Gate structure of split-gate metal oxide semiconductor field effect transistor and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
JP5729497B1 (ja) * 2014-02-04 2015-06-03 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP7199270B2 (ja) * 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200243657A1 (en) 2019-01-30 2020-07-30 He Ding Technology Co., Ltd. Multi-trench MOSFET and method for fabricating the same
US20200251565A1 (en) 2019-02-01 2020-08-06 Silicongear Corporation Gate structure of split-gate metal oxide semiconductor field effect transistor and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022118545A1 (de) 2022-07-25 2024-01-25 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
US11742417B2 (en) 2023-08-29
US20220052190A1 (en) 2022-02-17
CN114078961A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013204252B4 (de) Halbleiterbauelement
DE19701189A1 (de) Halbleiterbauteil
DE102014103049B4 (de) Halbleitervorrichtung
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE112014006692B4 (de) Halbleiteranordnung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114836A1 (de) Halbleitervorrichtung
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102020121309A1 (de) Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung
DE102015112584A1 (de) Halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102020008299

Country of ref document: DE