DE102022118545A1 - Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102022118545A1
DE102022118545A1 DE102022118545.1A DE102022118545A DE102022118545A1 DE 102022118545 A1 DE102022118545 A1 DE 102022118545A1 DE 102022118545 A DE102022118545 A DE 102022118545A DE 102022118545 A1 DE102022118545 A1 DE 102022118545A1
Authority
DE
Germany
Prior art keywords
trenches
trench
semiconductor device
semiconductor body
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102022118545.1A
Other languages
English (en)
Inventor
Alexander Philippou
Thorsten Arnold
Hans-Juergen Thees
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022118545.1A priority Critical patent/DE102022118545A1/de
Priority to US18/352,667 priority patent/US20240030323A1/en
Publication of DE102022118545A1 publication Critical patent/DE102022118545A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es werden eine Leistungshalbleitervorrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung dargeboten. Die Leistungshalbleitervorrichtung ist zum Beispiel als ein IGBT ausgestaltet und beinhaltet einen tiefen Quergraben, der sich unter Gräben erstreckt, die z. B. Steuer- und Source-Grabenelektroden beinhalten.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Schrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich die vorliegende Schrift auf eine Leistungshalbleitervorrichtung, die zum Beispiel als ein IGBT ausgestaltet ist und einen tiefen Quergraben beinhaltet, der sich unter Gräben erstreckt, die z. B. Steuer- und Source-Grabenelektroden beinhalten, und auf Ausführungsformen eines entsprechenden Herstellungsverfahrens.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleiterschalter angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst einen Halbleiterkörper, der dazu konfiguriert ist, einen Vorwärtslaststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Steuerelektrode, die gemeinhin als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode bei Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen vorwärts leitenden Zustand oder einen sperrenden Zustand versetzen.
  • Zum Beispiel können die Steuerelektroden in den Gräben angeordnet sein, die sich in den Halbleiterkörper erstrecken, z. B. in Streifengräben, die sich durch das aktive Gebiet des Vorrichtungschips erstrecken. Einige der Streifengräben können andere Arten von Elektroden aufnehmen, wie zum Beispiel Source-Grabenelektroden und/oder floatende Grabenelektroden und/oder weitere Steuergrabenelektroden. Die Gebiete des Halbleiterkörpers, die durch solche Gräben lateral begrenzt werden, werden in der Regel als Mesen bezeichnet. Einige der Mesen können aktive Mesen sein, die den Laststrom führen und die basierend auf einer benachbarten Steuergrabenelektrode gesteuert werden können. Andere Mesen sind möglicherweise nicht mit dem Lastanschluss verbunden („Dummy-Mesen“), und noch andere Mesen können mit dem Lastanschluss verbunden sein, werden aber zum Steuern des Plasmas anstatt zum Schalten verwendet. Es kommt in Betracht, dass verschiedene Graben-Mesa-Muster implementiert werden können.
  • Eine der mit solchen Strukturen verbundenen Herausforderungen besteht, insbesondere bei stärkeren Trägerbeschränkungen, darin, die Steuerbarkeit der Vorrichtung aufrechtzuerhalten, um z. B. die Änderungsrate der Vorwärtsspannung (dV/dt bzw. dU/dt oder dI/dt) während des Schaltprozesses innerhalb gewisser Grenzen zu halten.
  • KURZDARSTELLUNG
  • Es werden die Gegenstände der unabhängigen Ansprüche dargeboten. Merkmale beispielhafter Ausführungsbeispiele sind in den abhängigen Ansprüchen definiert.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erste Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, einen tiefen Quergraben, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in den Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Der tiefe Quergraben beinhaltet eine Elektrode des tiefen Quergrabens und einen Isolator des tiefen Quergrabens, der die Elektrode des tiefen Quergrabens von dem Halbleiterkörper elektrisch isoliert. Jeder der Steuergräben beinhaltet einen Steuergrabenisolator, der die Steuergrabenelektrode von dem Halbleiterkörper elektrisch isoliert. Die Dicke des Isolators des tiefen Quergrabens beträgt mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erste Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, einen tiefen Quergraben, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in dem Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Mindestens ein oberster Teil des tiefen Quergrabens ist aus einem Isoliermaterial hergestellt, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben vertikal überlappt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erster Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, eines tiefen Quergrabens, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in dem Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Das Verfahren wird so durchgeführt, dass: der tiefe Quergraben eine Elektrode des tiefen Quergrabens und einen Isolator des tiefen Quergrabens, der die Elektrode des tiefen Quergrabens von dem Halbleiterkörper elektrisch isoliert, beinhaltet; jeder der Steuergräben einen Steuergrabenisolator beinhaltet, der die Steuergrabenelektrode von dem Halbleiterkörper elektrisch isoliert; und so, dass die Dicke des Isolators des tiefen Quergrabens mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren beträgt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erster Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, eines tiefen Quergrabens, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in dem Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Das Verfahren wird so durchgeführt, dass mindestens ein oberster Teil des tiefen Quergrabens aus einem Isoliermaterial hergestellt ist, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben vertikal überlappt.
  • Für einen Fachmann werden bei Lektüre der folgenden detaillierten Beschreibung und bei Betrachtung der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile ersichtlich.
  • KURZE BECSHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichen der Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 3 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 4 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 5 schematisch und beispielhaft eine jeweilige perspektivische Ansicht eines Abschnitts eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einiger Ausführungsformen;
    • 6 schematisch und beispielhaft eine jeweilige perspektivische Ansicht eines Abschnitts eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einiger Ausführungsformen;
    • 7 schematisch und beispielhaft eine jeweilige perspektivische Ansicht eines Abschnitts eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einiger Ausführungsformen;
    • 8 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 9-1 bis 9-14 schematisch und beispielhaft ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vor“, „hinter“, „zurück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts Anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die nachfolgend erwähnt werden, Horizontalrichtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie in dieser Beschreibung verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche angeordnet ist, d. h. parallel zu der Normalrichtung der Oberfläche des Halbleiterwafers/- chips/-Die. Zum Beispiel kann die nachfolgend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird hier auch als „Vertikalrichtung Z“ bezeichnet.
  • In dieser Schrift wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können umgekehrte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht, wobei „niederohmig“ bedeuten kann, dass die Eigenschaften des jeweiligen Kontakts durch den ohmschen Widerstand im Wesentlichen nicht beeinflusst werden. Ferner soll im Rahmen der vorliegenden Schrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; zum Beispiel beinhaltet ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Kontext der vorliegenden Schrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander positioniert sind und dass keine diese Komponenten verbindende ohmsche Verbindung besteht. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein (zum Beispiel bei einem Übergang). Um ein Beispiel zu nennen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • In dieser Schrift beschriebene spezielle Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, wie beispielsweise eine Leistungshalbleitervorrichtung, die in einem Leistungswandler oder einem Netzteil verwendet werden kann, ohne darauf beschränkt zu sein. Somit kann solch eine Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll bzw. der jeweils durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleitereinheitszellen, wie zum Beispiel eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte MOSFET- oder IGBT-Zelle und/oder Ableitungen davon, umfassen. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das in einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Sperrzustand“ der Leistungshalbleitervorrichtung kann sich auf Bedingungen beziehen, unter denen sich die Halbleitervorrichtung in einem zum Sperren eines Stromflusses durch die Halbleitervorrichtung konfigurierten Zustand befindet, während eine externe Spannung angelegt ist. Insbesondere kann die Halbleitervorrichtung zum Sperren eines Vorwärtsstroms durch die Halbleitervorrichtung, während eine Vorwärtsspannung angelegt ist, konfiguriert sein. Im Vergleich dazu kann der Halbleiter zum Leiten eines Vorwärtsstroms in einem „leitenden Zustand“ der Halbleitervorrichtung, wenn eine Vorwärtsspannung angelegt ist, konfiguriert sein. Ein Übergang zwischen dem Sperrzustand und dem leitenden Zustand kann durch eine Steuerelektrode oder insbesondere ein Potenzial der Steuerelektrode gesteuert werden.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten ist solch eine Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Ampere-Bereich, z. B. bis zu mehreren Dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, besonders typisch 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar noch mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, in Abhängigkeit von der jeweiligen Anwendung bestimmt.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, nicht auf logische Halbleitervorrichtungen, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Die vorliegende Schrift betrifft insbesondere eine Leistungshalbleitervorrichtung, die als ein IGBT oder als ein MOSFET, d. h. ein bipolarer oder unipolarer Leistungshalbleitertransistor oder eine Ableitung davon, die basierend auf isolierten Gate-Elektroden gesteuert wird, ausgestaltet ist.
  • Zum Beispiel kann die nachfolgend beschriebene Leistungshalbleitervorrichtung auf einem einzigen Halbleiterchip implementiert sein und kann dazu konfiguriert sein, als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung eingesetzt zu werden.
  • Die 1 und 3 veranschaulichen schematisch und beispielhaft Abschnitte einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Die 2 und 4 veranschaulichen schematisch und beispielhaft Abschnitte von vertikalen Querschnitten gemäß einer oder mehreren Ausführungsformen. Die 1 bis 4 veranschaulichen allgemeine Aspekte der Leistungshalbleitervorrichtung 1. Die in diesen 1 bis 4 veranschaulichte Leistungshalbleitervorrichtung 1 kann gemäß den Darstellungen der 5 bis 8 konfiguriert sein und/oder kann gemäß dem in den 9-1 bis 9-14 veranschaulichten Verfahren hergestellt werden.
  • Auf die 1 und 2 Bezug nehmend, umfasst die Leistungshalbleitervorrichtung 1 einen Halbleiterkörper 10, der mit einem ersten Lastanschluss 11 an einer ersten Seite 110 (vgl. 2) und mit einem zweiten Lastanschluss 12 an einer zweiten Seite 120, die der ersten Seite 110 bezüglich der Vertikalrichtung Z gegenüberliegt, gekoppelt ist.
  • Der Halbleiterkörper 10 kann eine Dicke aufweisen, die dem Abstand zwischen der ersten Seite 110 und der zweiten Seite 120 entlang der Vertikalrichtung Z entspricht.
  • Der Leistungshalbleiterkörper 10 umfasst ein aktives Gebiet 1-2, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 zu leiten.
  • Wie in 2 veranschaulicht ist, kann der Halbleiterkörper 10 zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 angeordnet sein.
  • Die Leistungshalbleitervorrichtung 1 kann eine vertikale Konfiguration aufweisen, gemäß der der Laststrom im aktiven Gebiet 1-2 einem im Wesentlichen parallel zu der Vertikalrichtung Z verlaufenden Pfad folgt.
  • An einer Grenzlinie 1-20 geht das aktive Gebiet 1-2 in ein Randabschlussgebiet 1-3 über, das wiederum durch einen Chiprand 1-4 abgeschlossen wird. Das heißt, das Randabschlussgebiet 1-3 umgibt das aktive Gebiet 1-2.
  • Hier werden die Begriffe aktives Gebiet` und ,Randabschlussgebiet` in einem technischen Zusammenhang verwendet, den der Fachmann in der Regel mit diesen Begriffen assoziiert. Dementsprechend liegt der Zweck des aktiven Gebiets in erster Linie darin, Laststromführung zu gewährleisten, während das Randabschlussgebiet 1-3 dazu konfiguriert ist, das aktive Gebiet 1-2 zuverlässig abzuschließen, z. B. hinsichtlich Verläufe des elektrischen Felds während des Leitungszustands und während des Sperrzustands.
  • Die vorliegende Schrift betrifft in erster Linie die Konfiguration des aktiven Gebiets 1-2 und dessen Herstellung.
  • Wie in 2 veranschaulicht ist, umfasst die Leistungshalbleitervorrichtung 1 an der ersten Seite 110, und von dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 elektrisch isoliert, Source-Gebiete 101 vom ersten Leitfähigkeitstyp und Body-Gebiete 102 vom zweiten Leitfähigkeitstyp, die erste Halbleiterkanalstrukturen bilden, wie z. B. in 4 veranschaulicht ist. Zum Beispiel ist jedes Source-Gebiet 101, z. B. basierend auf einem jeweiligen Kontaktstopfen 111, mit dem ersten Lastanschluss 11 elektrisch verbunden. Die Body-Gebiete 102 können die Source-Gebiete 101 von einem Drift-Gebiet 100 isolieren. Das Drift-Gebiet 100 ist vom ersten Leitfähigkeitstyp. Die Body-Gebiete 102 sind, z. B. auch basierend auf einem jeweiligen Kontaktstopfen 111 oder basierend auf einem jeweiligen planaren Kontakt, mit dem ersten Lastanschluss 11 verbunden.
  • An der ersten Seite 110 und in dem aktiven Gebiet 1-2 erstrecken sich erste Gräben 14, 16 entlang der Vertikalrichtung Z im Halbleiterkörper 10. Zum Beispiel erstrecken sich die ersten Gräben 14, 16 entlang der Vertikalrichtung Z bis zu einer ersten Tiefe in dem Halbleiterkörper 10. Die ersten Gräben 14, 16 können entlang der ersten lateralen Richtung X nebeneinander angeordnet sein und sich entlang der zweiten lateralen Richtung Y erstrecken, wodurch sie Mesen 17, 18 des Halbleiterkörpers 10, die eine jeweilige Streifenkonfiguration aufweisen, wie auch in 3 veranschaulicht ist, lateral begrenzen. Mindestens einige der ersten Gräben sind Steuergräben 14, die eine jeweilige Steuergrabenelektrode 141 zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil 17 gebildeten ersten Halbleiterkanalstrukturen aufnehmen. Die ersten Gräben 14, 16 können parallel zueinander angeordnet sein.
  • Die ersten Gräben 14, 16 können ferner Source-Gräben 16 umfassen, die eine mit dem ersten Lastanschluss 11 elektrisch verbundene jeweilige Source-Grabenelektrode 161 aufnehmen. Die Grabenelektroden 141, 161 sind basierend auf einem jeweiligen Grabenisolator 162, 142 von dem Halbleiterkörper elektrisch isoliert. Die ersten Gräben können darüber hinaus Gräben 15 eines weiteren Typs beinhalten, z. B. Gräben, die eine floatende Grabenelektrode und/oder eine mit einem anderen Steuerpotenzial als die Steuergrabenelektroden 141 verbundene Grabenelektrode aufnehmen.
  • Die durch die ersten Gräben 14, 15 und 16 begrenzten Mesen können zum Beispiel Mesen 17 vom ersten Typ und Mesen 18 vom zweiten Typ umfassen. Im Allgemeinen sind eine beliebige Mesa-Konfiguration sowie eine beliebige Kombination von verschiedenen Konfigurationen unter den Mesen möglich. Die Mesen 17 vom ersten Typ und die Mesen 18 vom zweiten Typ können jeweils einen Teil des Body-Gebiets 102 umfassen.
  • Hier bezeichnen die Mesen 17 vom ersten Typ Mesen, die dazu konfiguriert sind, zu einer Laststromleitung beizutragen, und in denen der Laststromanteil basierend darauf gesteuert werden kann, dass ein Inversionskanal im Body-Gebiet 102 induziert bzw. abgetrennt wird. Zum Beispiel veranschaulicht 4 eine beispielhafte Konfiguration der Mesa 17 vom ersten Typ. Dort wird der Inversionskanal im Body-Gebiet 102 durch Einstellen der benachbarten Steuergrabenelektrode 141 auf ein entsprechendes Potenzial, z. B. über Anlegen einer Spannung zwischen einem (nicht veranschaulichten) Steueranschluss, der mit der Steuergrabenelektrode 141 elektrisch verbunden ist, und dem ersten Lastanschluss 11, der mit dem Kontaktstopfen 111, der sowohl mit dem Source-Gebiet 101 als auch dem Body-Gebiet 102 in elektrischem Kontakt angeordnet ist, elektrisch verbunden ist, induziert. Zum Beispiel ist das Source-Gebiet 101 möglicherweise nur in der Nähe der Steuergräben 14 angeordnet oder erstreckt sich über die Mesen 17 vom ersten Typ, wobei es nur durch den das Body-Gebiet 102 verbindenden Kontaktstopfen 111 unterbrochen wird.
  • Mesen 18 vom zweiten Typ unterscheiden sich von Mesen 17 vom ersten Typ zum Beispiel darin, dass sie mit dem ersten Lastanschluss 11 nicht elektrisch verbunden sind, und/oder darin, dass sie kein Source-Gebiet umfassen und/oder darin, dass sie nicht lateral durch mindestens einen der Steuergräben 14 begrenzt werden.
  • Basierend auf der Anordnung der ersten Gräben 14, 15, 16 und der Mesen 17, 18 vom ersten und zweiten Typ entlang der ersten lateralen Richtung X können somit verschiedene Graben-Mesa-Muster an der ersten Seite 110 gebildet werden. Hier ist das speziell ausgewählte Graben-Mesa-Muster von geringerer Bedeutung.
  • Wie in 4 veranschaulicht ist, können die Grabenelektroden 141, 161 der ersten Gräben 14, 16 und der Halbleiterkörper 10 basierend auf mindestens einer Isolierschicht 119 von dem ersten Lastanschluss 11 isoliert sein. Zur elektrischen Verbindung der Mesen 17 vom ersten Typ und, falls zutreffend, der Mesen 18 vom zweiten Typ, mit dem ersten Lastanschluss 11 durchdringen die Kontaktstopfen 111 die Isolierschicht 119. Es sei jedoch darauf hingewiesen, dass die elektrische Verbindung zwischen dem ersten Lastanschluss 11 und den Mesen 17 vom ersten Typ und, falls zutreffend, den Mesen 18 vom zweiten Typ basierend auf Flachkontakten oder anderen Alternativen zu dem Kontaktstopfen 111 hergestellt werden kann.
  • Wie in 2 veranschaulicht ist, kann wahlweise zwischen den ersten Kanalstrukturen (101, 102) und dem Drift-Gebiet 100 ein Barrieregebiet 105 gebildet sein. Das Barrieregebiet kann entweder vom ersten oder vom zweiten Leitfähigkeitstyp sein und kann entweder eine räumlich homogene Dotierstoffkonzentration oder eine lateral und/oder vertikal variierende Dotierstoffkonzentration aufweisen. Ähnlich wie das speziell gewählte Graben-Mesa-Muster ist das wahlweise vorgesehene Barrieregebiet 105 hier von geringerer Bedeutung.
  • Das Driftgebiet 100 erstreckt sich entlang der Vertikalrichtung Z, bis es an ein dotiertes Kontaktgebiet 108 ankoppelt, das mit dem zweiten Lastanschluss 12 elektrisch verbunden ist. Das Emittergebiet 108 kann vom ersten Leitfähigkeitstyp sein, zum Beispiel wenn die Vorrichtung 1 als ein MOSFET konfiguriert ist, oder vom zweiten Leitfähigkeitstyp, z. B., wenn die Vorrichtung 1 als ein IGBT konfiguriert ist, oder von beiden Leitfähigkeitstypen, z. B., wenn die Leistungshalbleitervorrichtung 1 als ein RC-IGBT konfiguriert ist.
  • Wahlweise kann zwischen dem Drift-Gebiet 100 und dem Emittergebiet 108 ein (nicht veranschaulichtes) Feldstoppgebiet und/oder Puffergebiet angeordnet sein.
  • Wie in den 3 und 8 schematisch veranschaulicht ist und in den 5 bis 7 in näherer Einzelheit veranschaulicht ist, kann die Leistungshalbleitervorrichtung 1 ferner an der ersten Seite 110 und im aktiven Gebiet 1-2 einen tiefen Quergraben 19 umfassen, der sich entlang der Vertikalrichtung Z unter Böden der ersten Gräben 14, 16 in dem Halbleiterkörper 10 erstreckt und ein unteren Vertikalprojektionen von Teilen 175, 185 zwischen den Mesen 17, 18 entsprechendes Gebiet durchquert. Diese Mesateile 175 und 185 sind in den 5 bis 7 veranschaulicht.
  • Wie in 3 und 8 veranschaulicht ist, kann die Leistungshalbleitervorrichtung 1 mehr als einen tiefen Quergraben 19 umfassen. Zum Beispiel sind mehrere tiefe Quergräben 19 entlang der zweiten lateralen Richtung Y im aktiven Gebiet 1-2 nebeneinander angeordnet und erstrecken sich entlang der ersten lateralen Richtung X, d. h. senkrecht zu dem ersten Gräben 14, 16. Bei anderen Ausführungsformen ist jedoch ein beliebiger Winkel, z. B. in einem Bereich von 45° bis 90°, zwischen den tiefen Quergräben 19 und den ersten Gräben 14, 16 möglich. Zum Beispiel können die tiefen Quergräben parallel zueinander ausgerichtet sein. Zum Beispiel erstrecken sich sowohl die ersten Gräben 14, 16 als auch die tiefen Quergräben 19 im Wesentlichen durch das gesamte aktive Gebiet 1-2 der Leistungshalbleitervorrichtung 1. Dadurch können die ersten Gräben 14, 16 und die tiefen Quergräben 19 ein Grabenmuster bilden, wie am besten in 3 veranschaulicht ist. Dementsprechend können die Mesen 17, 18 vom ersten und zweiten Typ basierend auf dem durch die ersten Gräben 14, 16 und dem tiefen Quergräben 19 gebildeten Grabenmuster in jeweilige säulenförmige Teilabschnitte unterteilt sein. Mit anderen Worten ist basierend auf den tiefen Quergräben 19 das effektive Volumen an der ersten Seite 110, wo Laststromfluss möglich ist, begrenzt.
  • Die vorliegende Schrift betrifft in erster Linie die beispielhaften Konfigurationen der tiefen Quergräben und entsprechende Herstellungsverfahren. Nachfolgend wird sich auf „den“ tiefen Quergraben 19 bezogen, wobei auf der Hand liegen sollte, dass die entsprechenden Aussagen auch auf jeden im aktiven Gebiet 1-2 vorhandenen tiefen Quergraben 19 angewandt werden können.
  • Bei einer Ausführungsform beinhaltet der tiefe Quergraben 19 eine Elektrode 191 des tiefen Quergrabens und einen Isolator 192 des tiefen Quergrabens, der die Elektrode 191 des tiefen Quergrabens von dem Halbleiterkörper 10 elektrisch isoliert. Ferner beinhaltet jeder der Steuergräben 14 einen Steuergrabenisolator 142, der die Steuergrabenelektrode 141 von dem Halbleiterkörper 10 elektrisch isoliert. Die Dicke des Isolators 192 des tiefen Quergrabens beträgt mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren 142. Weitere Grabenisolatoren 162 können eine gleiche Dicke wie die Steuergrabenisolatoren 142 haben. Die Dicke des Isolators 192 des tiefen Quergrabens kann sich auf mindestens 150% der durchschnittlichen Dicke der weiteren Steuergrabenisolatoren 162 belaufen. Die Elektrode 191 des tiefen Quergrabens kann vollständig oder teilweise unter der Steuergrabenelektrode 141 angeordnet sein. Die Elektrode 191 des tiefen Quergrabens kann sich gegebenenfalls vertikal mit der Steuergrabenelektrode 141 überlappen.
  • Bei einer anderen Ausführungsform, die mit der am vorstehenden Absatz beschriebenen Ausführungsform kombiniert sein kann, ist mindestens ein oberster Teil des tiefen Quergrabens 19 aus einem Isoliermaterial 192 hergestellt, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben 14, 16 oder sogar der gesamten durchschnittlich vertikalen Erstreckung der ersten Gräben 14, 16 vertikal überlappt. Zum Beispiel kann der tiefe Quergraben 19 von der ersten Seite 110 entlang der Vertikalrichtung Z bis zu einer zweiten Tiefe mit dem Isoliermaterial 192 gefüllt sein. Die tiefe Quergrabenelektrode 191 kann zum Beispiel unter der zweiten Tiefe angeordnet sein. Insbesondere kann der tiefe Quergraben 19 über der zweiten Tiefe und die Elektrode 191 des tiefen Quergrabens unter der zweiten Tiefe mit dem Isoliermaterial 192 gefüllt sein. In diesem Beispiel erstreckt sich die Elektrode 191 des tiefen Quergrabens nicht über der zweiten Tiefe. Die zweite Tiefe kann mindestens 25% der ersten Tiefe oder mindestens 50% der ersten Tiefe oder mindestens 80% der ersten Tiefe betragen. In einem sehr vorteilhaften Beispiel ist die zweite Tiefe gleich der ersten Tiefe (z. B. in einem Bereich von +/- 5%).
  • Bei noch einer anderen Ausführungsform weist der tiefe Quergraben 19 keine Grabenelektrode auf. Bei dieser Ausführungsform kann der tiefe Quergraben 19 zum Beispiel vollständig mit dem Isoliermaterial 192 gefüllt sein.
  • Hinsichtlich der Ausführungsformen, die in 5 veranschaulicht sind, sind sowohl die Mesa 17 vom ersten Typ als auch die Mesa 18 vom zweiten Typ basierend auf Kontaktstopfen 111 mit dem ersten Lastanschluss 11 elektrisch kontaktiert. Die Mesa 17 vom ersten Typ beinhaltet das Source-Gebiet 101 und wird durch einen der Steuergräben 14 und einen der Source-Gräben 16 lateral begrenzt. Die Mesa 18 vom zweiten Typ beinhaltet kein Source-Gebiet 101, sondern das Body-Gebiet 102 und wird durch zwei der Source-Gräben 16 lateral begrenzt. Jedes Body-Gebiet 102 kann ein Body-Kontaktgebiet 1022 mit erhöhter Dotierstoffkonzentration zur Verbesserung des elektrischen Kontakts mit dem jeweiligen Kontaktstopfen 111 umfassen.
  • Gemäß Variante (1) von 5 weist der tiefe Quergraben 19 keine Grabenelektrode auf. Vielmehr besteht der tiefe Quergraben 19 aus einem elektrisch isolierenden Material.
  • Gemäß Variante (2) von 5 beinhaltet der tiefe Quergraben 19 eine Elektrode 191 des tiefen Quergrabens und dementsprechend auch den Isolator 192 des tiefen Quergrabens.
  • Die Varianten (2) bis (5) von 5 veranschaulichen beispielhafte Konfigurationen der Elektrode 191 des tiefen Quergrabens. Gemäß den Varianten (2) bis (4) erstreckt sich die Elektrode 191 des tiefen Quergrabens unter Böden der ersten Gräben 14, 16, überlappt sich aber auch vertikal mit den Grabenelektroden 141, 161 der ersten Gräben 14, 16, z. B. für mindestens die unteren 10% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben 14, 16 (vgl. Variante (4)) oder für bis zu den unteren 80% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben 14, 16 (vgl. Variante (3)) oder überlappt sich sogar vertikal vollständig mit den Grabenelektroden 141, 161 der ersten Gräben 14, 16 und schließt zum Beispiel auch an der ersten Seite 110 ab (vgl. Variante (2)). Da sich die tiefe Quergrabenelektrode zur Oberfläche des Halbleiterkörpers 10 erstreckt, kann eine zusätzliche Oxidschicht (nicht gezeigt) sie isolieren. Unter Bezugnahme auf Variante (5) ist alternativ die Elektrode 191 des tiefen Quergrabens vollständig, mindestens innerhalb des aktiven Gebiets 1-2, unter den Böden der ersten Gräben 14, 16 angeordnet und überlappt sich nicht vertikal mit den Grabenelektroden 141, 161 der ersten Gräben 14, 16. In diesem Fall können die Teile 175, 185 zwischen den Mesen 17, 18 entlang der zweiten lateralen Richtung Y, die Vertikalprojektionen der Elektrode 191 des tiefen Quergrabens unter ihnen entspricht, zum Beispiel mit einem Isoliermaterial gefüllt sein.
  • Unabhängig von der Konfiguration der Elektrode 191 des tiefen Quergrabens veranschaulicht 6 eine andere Möglichkeit der elektrischen Kontaktierung der Mesen 17, 18 vom ersten und zweiten Typ. Es werden keine Kontaktstopfen 111 eingesetzt, sondern erste Kontakte 112, die als Flachkontakte ausgestaltet sein können, um eine elektrische Verbindung zwischen den ersten Halbleiterkanalstrukturen und dem ersten Lastanschluss 11 herzustellen. Bei Verwendung von als Flachkontakte ausgestalteten ersten Kontakten 112 müssen die Mesen 17 und 18 zum Beispiel nicht zwangsweise mit einer jeweiligen Kontaktnut für den Kontaktstopfen versehen sein, was die Bearbeitung der Vorrichtung 1 erleichtern kann. Zum Beispiel können die Mesen 17, 18 einen im Wesentlichen horizontalen Teil der Oberfläche der ersten Seite 110 bilden und sind nicht mit einer Kontaktnut versehen. Zum Beispiel können die ersten Kontakte 112 eine Fläche im Bereich von 600 nm (z. B. die Mesabreite in der ersten lateralen Richtung X) x mindestens 800 nm (z. B. eine Länge in der zweiten lateralen Richtung Y) aufweisen, was bei beiden Varianten (1) und (2) von 6 veranschaulicht ist. Bei einer anderen können die ersten Kontakte 112 aufgrund eines dickeren Oxids des Isolators 192 des tiefen Quergrabens eine Fläche im Bereich von lediglich 600 nm (z. B. die Mesabreite in der ersten lateralen Richtung X) x weniger als 600 nm (z. B. eine Länge in der zweiten lateralen Richtung Y) aufweisen. Gemäß Variante (3) von 6 ist die Breite mindestens eines der ersten Kontakte 112 erweitert, so dass der erste Kontakt 112 nicht nur die Mesa 17 vom ersten Typ (d. h. ihr Source-Gebiet 101 und Body-Gebiet 102) elektrisch kontaktiert, sondern auch die Source-Grabenelektrode 161 des Source-Grabens 16 neben der Mesa 17 vom ersten Typ. Dazu kann sich jeder der ersten Kontakte 112 mit einer jeweiligen der Source-Grabenelektroden 161 überlappen.
  • 7 veranschaulicht ferner Varianten des tiefen Quergrabens 19. Gemäß beiden Varianten (1) und (2) ist die Elektrode 191 des tiefen Quergrabens, mindestens im aktiven Gebiet 1-2, ausschließlich unter den Böden der ersten Gräben 14, 16 angeordnet. Bei Variante (1) sind die Teile 175, 185 der Mesen 17, 18, die Vertikalprojektionen des tiefen Quergrabens 19 darunter entsprechen, mit einer jeweiligen floatenden Elektrode 194 versehen. Das heißt, die floatenden Elektroden 194 sind weder mit der Elektrode 191 des tiefen Quergrabens noch mit den Grabenelektroden 141, 161 der ersten Gräben 14, 16 elektrisch verbunden. Bei Variante (2) sind die Teile 175, 185 der Mesen 17, 18, die Vertikalprojektionen des tiefen Quergrabens 19 darunter entsprechen, vollständig mit einem Isoliermaterial, wie beispielsweise einem Oxid, gefüllt
  • 8 veranschaulicht ein beispielhaftes Kontaktschema. Zum Beispiel ist ein Gate-Runner 135 im Randabschlussgebiet 1-3 angeordnet und mit den Steuergrabenelektroden 141 elektrisch verbunden. Zum Beispiel wird die elektrische Verbindung dadurch hergestellt, dass sich die Grabenelektroden 141 entlang der/gegen die zweite(n) laterale(n) Richtung Y vom aktiven Gebiet 1-2 in das Randabschlussgebiet 1-3 erstrecken, wo sich Steuerkontaktstopfen 131 oder andere elektrisch leitende Mittel von dem Gate-Runner 135 entlang der Vertikalrichtung Z zum Kontaktieren der jeweiligen Steuergrabenelektrode 141 erstrecken. Um die elektrische Verbindung zwischen den Source-Grabenelektroden 161 herzustellen, können zusätzlich zu den zum Kontaktieren der Mesen 17, 18 vom ersten und zweiten Typ im aktiven Gebiet 1-2 verwendeten Kontaktstopfen 111 weitere Kontaktstopfen 113 im aktiven Gebiet 1-2 verwendet werden. Alternativ können die ersten Kontakte 112, die z. B. als planare Kontakte ausgestaltet sind, zum Kontaktieren der Mesen 17, 18 und der Source-Grabenelektroden 161 verwendet werden. Gemäß einigen Ausführungsformen können die planaren Kontakte auch dazu verwendet werden, die Steuergrabenelektrode 141 und/oder die Elektrode 91 des tiefen Quergrabens mit ihrem jeweiligen Potenzial zu verbinden.
  • Unter weiterer Bezugnahme auf 8 ist bei einer Ausführungsform die Elektrode 191 des tiefen Quergrabens mit den Steuergrabenelektroden 141 elektrisch verbunden. Somit können die Elektrode 191 des tiefen Quergrabens und die Steuergrabenelektroden 141 das gleiche elektrische Potenzial aufweisen. Das heißt, bei einer Ausführungsform kann bei Anlegen einer Steuerspannung an die Elektrode 191 des tiefen Quergrabens die Elektrode 191 des tiefen Quergrabens zum Steuern der Leistungshalbleitervorrichtung 1 verwendet werden.
  • Unter weiterer Bezugnahme auf 8 können die äußersten Mesen 17, 18, die entlang der ersten lateralen Richtung X dem Randabschlussgebiet 1-3 benachbart sind, ohne jeglichen Kontakt zum ersten Lastanschluss 11 sein. Dies kann einen Abfluss von Ladungsträgern weiter reduzieren, da sich die Ladungsträger relativ frei entlang der ersten lateralen Richtung X bewegen sollen. Hingegen wird der Ladungsträgerfluss entlang der zweiten lateralen Richtung Y durch die tiefen Quergräben 192 im Verhältnis eingeschränkt. Daher können die äußersten Mesen 17, 18, die dem Randabschlussgebiet 1-3 entlang der zweiten lateralen Richtung Y benachbart sind, mit dem ersten Lastanschluss 111 verbunden werden, während der Abfluss von Ladungsträgern nicht oder nur leicht erhöht wird.
  • Zum Beispiel kann sich der tiefe Quergraben 19 von dem aktiven Gebiet 1-2 entlang der/gegen die erste(n) laterale(n) Richtung X in das Randabschlussgebiet 1-3 erstrecken. Mindestens in dem im Randabschlussgebiet 1-3 angeordneten Teil erstreckt sich die Elektrode 191 des tiefen Quergrabens auch über den Böden der ersten Gräben nahe der ersten Seite 110 (wie in 5, Variante (2) beispielhaft veranschaulicht ist), so dass sie dort mit einem der Steuerkontaktstopfen 131 kontaktiert werden kann. Die Konfiguration der Elektrode 191 des tiefen Quergrabens im aktiven Gebiet 1-2 kann jedoch verschieden sein, wie z. B. in 5, Variante (3), (4) oder (5) veranschaulicht ist.
  • Die nachfolgend beschriebenen Merkmale können auf jede der vorstehend beschriebenen Ausführungsformen angewandt werden.
  • Zum Beispiel beträgt die Dicke des Isolators 192 des tiefen Quergrabens mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren 142. Die Dicke des Isolators des tiefen Quergrabens kann sogar über 190% der durchschnittlichen Dicke der Steuergrabenisolatoren 142 liegen. Zum Beispiel befindet sich die durchschnittliche Dicke der Steuergrabenisolatoren 142 im Bereich von 80 nm bis 120 nm, und die Dicke des Isolators des tiefen Quergrabens befindet sich im Bereich von 160 nm bis 240 nm.
  • Wie vorstehend erläutert wurde, kann sich der tiefe Quergraben 19 bezüglich der ersten Gräben 14, 19 und der Mesen 17, 18 im Wesentlichen senkrecht erstrecken. Des Weiteren kann der tiefe Quergraben 19 eine vertikale Gesamterstreckung im Bereich von 150% bis 250% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben 14, 16 aufweisen. Des Weiteren kann der tiefe Quergraben 19 eine laterale Gesamtbreite im Bereich von 50% bis 150% der durchschnittlichen vertikalen Gesamtbreite der ersten Gräben 14, 16 aufweisen.
  • Falls vorhanden, ist die Elektrode 191 des tiefen Quergrabens mit einem der Folgenden elektrisch verbunden: den ersten Steuergrabenelektroden 141, dem ersten Lastanschluss 11 oder einem anderen elektrischen Potenzial, z. B. einem zweiten Steuerpotenzial. Alternativ kann die Elektrode 191 des tiefen Quergrabens floatend sein.
  • Wie unter Bezugnahme auf 8 erläutert wurde, erstreckt sich bei einer Ausführungsform der tiefe Quergraben 19 zumindest teilweise in das Randabschlussgebiet 1-3, wobei die elektrische Verbindung der Elektrode 191 des tiefen Quergrabens im Randabschlussgebiet 1-3 hergestellt wird.
  • Des Weiteren umfasst die Vorrichtung 1 möglicherweise nicht nur einen tiefen Quergraben 19, sondern mehrere zusätzliche tiefe Quergräben 19, wobei die tiefen Quergräben 19 entlang der zweiten lateralen Richtung Y nebeneinander angeordnet sein können. Jeder tiefe Quergraben 19 kann wie vorstehend beschrieben konfiguriert sein. Des Weiteren kann der durchschnittliche Abstand zwischen benachbarten tiefen Quergräben 19 im Bereich von 50% bis 200% des durchschnittlichen Abstands zwischen benachbarten ersten Gräben 14, 16 liegen.
  • Das wahlweise bereitgestellte Barrieregebiet 105 kann verglichen mit dem Drift-Gebiet 100 eine größere Dotierstoffkonzentration und/oder eine vertikale Gesamterstreckung im Bereich von 30 bis 150% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben 14, 16 aufweisen. Das Barrieregebiet 105 kann über dem Boden des tiefen Quergrabens 19 und unter den Böden der ersten Gräben 14, 16 angeordnet sein. Das Barrieregebiet 105 kann vertikal um die Böden der ersten Gräben 14, 16 oder die Böden der tiefen Quergräben 19 zentriert angeordnet sein Bei einigen Ausführungsformen überlappt sich das Barrieregebiet 105 möglicherweise nicht mit den Böden der ersten Gräben 14, 16 oder den Böden des tiefen Quergrabens 19. Bei einigen Ausführungsformen überlappt sich das Barrieregebiet 105 möglicherweise nicht mit den Böden sowohl der ersten Gräben 14, 16 als auch des tiefen Quergrabens 19. In diesem Fall kann das Barrieregebiet 105 zwischen den Böden der ersten Gräben 14, 16 und den Böden des tiefen Quergrabens 19 oder in einer Tiefe zwischen 30% und 90 % der ersten Gräben 14, 16 angeordnet sein. Allgemein kann das Barrieregebiet 105 in einer größeren Tiefe als 30% der Tiefe der ersten Gräben 14, 16 und in einer geringeren Tiefe als 150% der Tiefe des tiefen Quergrabens 19 angeordnet sein.
  • Die ersten Gräben 14, 16 können parallel zueinander angeordnet sein. Die tiefen Quergräben 19 können parallel zueinander und senkrecht zu den ersten Gräben 14, 16 angeordnet sein.
  • Es werden hier auch Verfahren zur Herstellung einer Leistungshalbleitervorrichtung dargeboten.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erster Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, eines tiefen Quergrabens, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in dem Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Das Verfahren wird so durchgeführt, dass: der tiefe Quergraben eine Elektrode des tiefen Quergrabens und einen Isolator des tiefen Quergrabens, der die Elektrode des tiefen Quergrabens von dem Halbleiterkörper elektrisch isoliert, beinhaltet; jeder der Steuergräben einen Steuergrabenisolator beinhaltet, der die Steuergrabenelektrode von dem Halbleiterkörper elektrisch isoliert; und so, dass die Dicke des Isolators des tiefen Quergrabens mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren beträgt.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss an einer ersten Seite und mit einem zweiten Lastanschluss an einer zweiten Seite, die der ersten Seite bezüglich einer Vertikalrichtung gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper ein aktives Gebiet umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu leiten; an der ersten Seite und in dem aktiven Gebiet, erster Gräben, die sich entlang der Vertikalrichtung in dem Halbleiterkörper erstrecken, wobei die ersten Gräben entlang einer ersten lateralen Richtung nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen des Halbleiterkörpers lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben sind, die eine jeweilige Steuergrabenelektrode zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil gebildeten ersten Halbleiterkanalstrukturen aufnehmen; an der ersten Seite und in dem aktiven Gebiet, eines tiefen Quergrabens, der sich entlang der Vertikalrichtung unter Böden der ersten Gräben in dem Halbleiterkörper erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen entsprechendes Gebiet durchquert. Das Verfahren wird so durchgeführt, dass mindestens ein oberster Teil des tiefen Quergrabens aus einem Isoliermaterial hergestellt ist, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben vertikal überlappt.
  • Weitere Ausführungsformen der vorstehend beschriebenen Verfahren entsprechen den Ausführungsformen und beispielhaften Konfigurationen der vorstehend dargebotenen Leistungshalbleitervorrichtung 1. Im Folgenden wird basierend auf den 9-1 bis 9-14 unter Verwendung der oben angeführten Terminologie und Bezugszeichen ein beispielhaftes Verfahren erläutert.
  • Die 9-1 veranschaulicht einen Abschnitt einer horizontalen Projektion des aktiven Gebiets 1-2, wobei sich zwei tiefe Quergräben 19 entlang der ersten lateralen Richtung X erstrecken und sich zwei Steuergräben 14 entlang der zweiten lateralen Richtung Y senkrecht dazu erstrecken. Die Mesa 17 vom ersten Typ, die durch die beiden Steuergräben 14 und die beiden tiefen Quergräben 19 davon lateral begrenzt wird, ist über den Kontaktstopfen 111 mit dem ersten Lastanschluss 11 elektrisch verbunden. Die gestrichelten Linien AA`, BB`, CC` und DD` zeigen Positionen von Querschnitten an, die in den anschließenden Zeichnungen veranschaulicht werden.
  • Wie zum Beispiel in der 9-2 veranschaulicht ist, wird auf einer den Elektroden 191 des tiefen Quergrabens entsprechenden vertikalen Ebene eine Streifenzellenstruktur bereitgestellt, wobei zum Beispiel die Elektroden 191 des tiefen Quergrabens unabhängig von dem Potenzial der Steuergrabenelektroden 141 mit einem weiteren Steuerpotenzial elektrisch verbunden sein können, um z. B. den Ladungsträgereinschluss unabhängig steuern zu können. Wie in der 9-3 veranschaulicht ist, wird auf einer den Steuergräben 14 entsprechenden vertikalen Höhe eine mindestens die Steuergrabenelektroden 141 und Teile der tiefen Quergräben 19 beinhaltende Gitterzellenstruktur bereitgestellt, die Teile der Elektrode 191 des tiefen Quergrabens, eine andere Elektrode und/oder ein Isoliermaterial beinhalten kann (vgl. Erläuterungen bezüglich der 5-7).
  • Gemäß dem in der 9-4 veranschaulichten Verarbeitungsschritt werden die tiefen Gräben 190 dort gebildet, wo die tiefen Quergräben 19 später implementiert werden sollen. Dieser Verarbeitungsschritt kann einen Grabenlithographieverarbeitungsschritt und/oder einen Grabenätzverarbeitungsschritt und/oder weitere Verarbeitungsschritte, die sich z. B. auf die Verwendung einer Maske beziehen (z. B. Maskenablösung und Maskenreinigung), beinhalten.
  • Gemäß dem in der 9-5 veranschaulichten Verarbeitungsschritt wird der Isolator 192 des tiefen Quergrabens z. B. basierend auf einem Abscheidungsverarbeitungsschritt oder einem Schritt des thermischen Oxidwachstums gebildet.
  • Gemäß dem in der 9-6 und 9-7 veranschaulichten Verarbeitungsschritt wird die Elektrode 191 des tiefen Quergrabens z. B. basierend auf einem Polisiliciumabscheidungsverarbeitungsschritt und einem anschließenden Polysilicium-Recess-Ätzverarbeitungsschritt gebildet.
  • Gemäß dem in der 9-8 veranschaulichten Verarbeitungsschritt wird weiter der Isolator 192 des tiefen Quergrabens, nämlich über den Elektroden 191 des tiefen Quergrabens, z. B. basierend auf einem Abscheidungsverarbeitungsschritt, gebildet.
  • Gemäß dem in der 9-9 veranschaulichten Verarbeitungsschritt werden die Gräben 140 für die ersten Gräben 14, 16 gebildet. Dieser Verarbeitungsschritt kann einen Grabenlithographieverarbeitungsschritt und/oder einen Grabenätzverarbeitungsschritt und/oder weitere Verarbeitungsschritte, die sich z. B. auf Verwendung einer Maske beziehen (z. B. Maskenablösung und Maskenreinigung) beinhalten. Es sei darauf hingewiesen, dass der Prozess nur für die Steuergräben 14 veranschaulicht ist, wobei auf der Hand liegen sollte, dass die Source-Gräben 16 oder Gräben 15 anderer Art, z. B. floatende Gräben 15, auf die gleiche Weise gebildet werden können.
  • Gemäß dem in der 9-10 veranschaulichten Verarbeitungsschritt werden die ersten Grabenisolatoren 142 z. B. basierend auf einem Abscheidungsverarbeitungsschritt gebildet. Hier sei darauf hingewiesen, dass im Vergleich zu dem Wachstum auf einem „normalen“ Siliciummaterial das Oxid schneller/dicker auf dem Polysiliciummaterial der Elektrode 191 des tiefen Quergrabens wächst. Diese Tatsache lässt sich vorteilhaft ausnutzen, da die Isolierung bezüglich der Elektrode 191 des tiefen Quergrabens möglicherweise höheren Spannungen widerstehen muss. Des Weiteren kann die Steuerbarkeit des Laststroms durch Variieren der Steuerspannung erhöht werden.
  • Gemäß dem in der 9-11 veranschaulichten Verarbeitungsschritt werden die ersten Grabenelektroden 141, 161 z. B. basierend auf einem Polisiliciumabscheidungsverarbeitungsschritt und einem anschließenden Polysilicium-Recess-Ätzverarbeitungsschritt gebildet.
  • Gemäß dem in der 9-12 veranschaulichten Verarbeitungsschritt werden die Source-Gebiete 101 und die Body-Gebiete 102, d. h. die Mesen 17 vom ersten Typ, gebildet. Es können auch die Mesen 18 vom zweiten Typ gebildet werden. Dieser Schritt kann Implantationsverarbeitungsschritte beinhalten, die für die Source-Gebiete 101 maskiert sein können und die gemäß einem Beispiel als flächendeckende Implantation für die Body-Gebiete 102 durchgeführt werden können.
  • Gemäß dem in der 9-13 veranschaulichten Verarbeitungsschritt können die Kontaktstopfen 111 zum elektrischen Kontaktieren der Mesen 17 vom ersten Typ gebildet werden. Der in der 9-14 veranschaulichte Verarbeitungsschritt ist eine Alternative zu dem in der 9-13 veranschaulichten Verarbeitungsschritt; statt der Kontaktstopfen 111 werden hier als planare Kontakte ausgestaltete erste Kontakte 112 gebildet. Wie vorstehend erläutert wurde, können diese die Verarbeitung der Vorrichtung 1, insbesondere bei Mesen mit geringer Breite, erleichtern. Hier wird angenommen, dass einer der ersten Gräben ein Source-Graben 16 ist, dessen Source-Grabenelektrode 161 durch einen der ersten Kontakte 112, der ebenfalls die benachbarte Mesa 17 vom ersten Typ kontaktiert, elektrisch kontaktiert wird.
  • Vorstehend wurden Ausführungsformen, die eine Leistungshalbleitervorrichtung, wie zum Beispiel IGBTs, RC-IGBTs und Ableitungen davon, betreffen, und entsprechende Verarbeitungs- und Steuerverfahren erläutert. Diese Leistungshalbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Demgemäß kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B der Halbleiterkörper und seine Gebiete/Zonen, z. B. Gebiete usw., ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten elementare Halbleitermaterialien, wie zum Beispiel Silicium (Si) oder Germanium (Ge), Gruppe IV-Verbindungshalbleitermaterialien, wie zum Beispiel Siliciumkarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie zum Beispiel Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur wenige zu nennen, ohne darauf beschränkt zu sein. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien beinhalten Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid (InGaN)- Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silicium-Siliciumkarbid (SixC 1-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien, ohne darauf beschränkt zu sein. Für Anwendungen mit Leistungshalbleiterschaltern werden zur Zeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlichen Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „höher“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschieden sind, verschiedene Ausrichtungen der jeweiligen Vorrichtung mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Begriffe, die das Vorhandensein angeführter Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.
  • In Anbetracht der vorstehenden Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorhergehende Beschreibung eingeschränkt wird, noch durch die beigefügten Zeichnungen eingeschränkt wird. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente eingeschränkt.

Claims (20)

  1. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) an einer ersten Seite (110) und mit einem zweiten Lastanschluss (12) an einer zweiten Seite (120), die der ersten Seite (110) bezüglich einer Vertikalrichtung (Z) gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper (10) ein aktives Gebiet (1-2) umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), erste Gräben (14, 16), die sich entlang der Vertikalrichtung (Z) in dem Halbleiterkörper (10) erstrecken, wobei die ersten Gräben (14, 16) entlang einer ersten lateralen Richtung (X) nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung (Y) erstrecken, wodurch sie Mesen (17, 18) des Halbleiterkörpers (10), die eine jeweilige Streifenkonfiguration aufweisen, lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben (14) sind, die eine jeweilige Steuergrabenelektrode (141) zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil (17) gebildeten ersten Halbleiterkanalstrukturen aufnehmen; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), einen tiefen Quergraben (19), der sich entlang der Vertikalrichtung (Z) unter Böden der ersten Gräben (14, 16) in den Halbleiterkörper (10) erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen (175, 185) entsprechendes Gebiet durchquert, wobei ◯ der tiefe Quergraben (19) eine Elektrode (191) des tiefen Quergrabens und einen Isolator (192) des tiefen Quergrabens beinhaltet, der die Elektrode (191) des tiefen Quergrabens von dem Halbleiterkörper (10) elektrisch isoliert; ◯ jeder der Steuergräben (14) einen Steuergrabenisolator (142) beinhaltet, der die Steuergrabenelektrode (141) von dem Halbleiterkörper (10) elektrisch isoliert; und ◯ die Dicke des Isolators (192) des tiefen Quergrabens mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren (142) beträgt.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei mindestens ein oberster Teil des tiefen Quergrabens (19) aus einem Isoliermaterial (192) hergestellt ist, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben (14, 16) vertikal überlappt.
  3. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) an einer ersten Seite (110) und mit einem zweiten Lastanschluss (12) an einer zweiten Seite (120), die der ersten Seite (110) bezüglich einer Vertikalrichtung (Z) gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper (10) ein aktives Gebiet (1-2) umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), erste Gräben (14, 16), die sich entlang der Vertikalrichtung (Z) in dem Halbleiterkörper (10) erstrecken, wobei die ersten Gräben (14, 16) entlang einer ersten lateralen Richtung (X) nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung (Y) erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen (17, 18) des Halbleiterkörpers (10) lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben (14) sind, die eine jeweilige Steuergrabenelektrode (141) zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil (17) gebildeten ersten Halbleiterkanalstrukturen aufnehmen; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), einen tiefen Quergraben (19), der sich entlang der Vertikalrichtung (Z) unter Böden der ersten Gräben (14, 16) in den Halbleiterkörper (10) erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen (175, 185) entsprechendes Gebiet durchquert, wobei ◯ mindestens ein oberster Teil des tiefen Quergrabens (19) aus einem Isoliermaterial (192) hergestellt ist, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben (14, 16) vertikal überlappt.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 2 oder 3, wobei sich der oberste Teil mit mindestens der gesamten durchschnittlichen Vertikalerstreckung der ersten Gräben (14, 16) vertikal überlappt.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche 3 bis 4, wobei der tiefe Quergraben (19) keine Grabenelektrode aufweist.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend erste Kontakte (112) zur Herstellung einer elektrischen Verbindung zwischen den ersten Halbleiterkanalstrukturen und dem ersten Lastanschluss (11).
  7. Leistungshalbleitervorrichtung (1) nach Anspruch 6, wobei die ersten Gräben (14, 16) ferner Source-Gräben (16) umfassen, die eine jeweilige Source-Grabenelektrode (161) beinhalten, die mit dem ersten Lastanschluss (11) elektrisch verbunden ist, wobei sich jeder der ersten Kontakte (112) mit einer jeweiligen der Source-Grabenelektroden (161) lateral überlappt.
  8. Leistungshalbleitervorrichtung (1) nach Anspruch 6 oder 7, wobei die ersten Kontakte (112) als planare Kontakte (112) ausgestaltet sind.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Mesen (17, 18) einen im Wesentlichen horizontalen Teil der Oberfläche der ersten Seite (110) bilden und nicht mit einer Kontaktnut versehen sind.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich der tiefe Quergraben (19) bezüglich der ersten Gräben (14, 16) und der Mesen (17, 18) im Wesentlichen senkrecht erstreckt.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der tiefe Quergraben (19) eine vertikale Gesamterstreckung im Bereich von 150% bis 250% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben (14, 16) aufweist, und/oder wobei der tiefe Quergraben (19) eine laterale Gesamtbreite im Bereich von 50% bis 150% der durchschnittlichen lateralen Gesamtbreite der ersten Gräben (14, 16) aufweist.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der tiefe Quergraben (19) eine Elektrode (191) beinhaltet, wobei die Elektrode (191) des tiefen Quergrabens mit einem der Folgenden elektrisch verbunden ist: - den Steuergrabenelektroden (141); - dem ersten Lastanschluss (11); - einem anderen elektrischen Potenzial.
  13. Leistungshalbleitervorrichtung (1) nach Anspruch 12, wobei die Leistungshalbleitervorrichtung (1) ferner ein Randabschlussgebiet (1-3) umfasst, das das aktive Gebiet (1-2) umgibt, wobei sich der tiefe Quergraben (19) zumindest teilweise in das Randabschlussgebiet (1-3) erstreckt, wobei eine elektrische Verbindung der Elektrode (191) des tiefen Quergrabens im Randabschlussgebiet (1-3) hergestellt ist.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend zusätzliche tiefe Quergräben (19), wobei die tiefen Quergräben (19) entlang der zweiten lateralen Richtung (Y) nebeneinander angeordnet sind.
  15. Leistungshalbleitervorrichtung (1) nach Anspruch 14, wobei der durchschnittliche Abstand zwischen benachbarten tiefen Quergräben (19) im Bereich von 50% bis 200% des durchschnittlichen Abstands zwischen benachbarten ersten Gräben (14, 16) liegt.
  16. Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (10) im aktiven Gebiet (1-2) Folgendes umfasst: - ein Driftgebiet (100) von einem ersten Leitfähigkeitstyp; und - ein Barrieregebiet (105) entweder vom ersten Leitfähigkeitstyp oder von einem zweiten Leitfähigkeitstyp, wobei das Barrieregebiet (105) mindestens einige der ersten Halbleiterkanalstrukturen mit dem Drift-Gebiet (100) koppelt.
  17. Leistungshalbleitervorrichtung (1) nach Anspruch 16, wobei das Barrieregebiet (105) mindestens eines von Folgendem aufweist: - eine größere Dotierstoffkonzentration verglichen mit dem Drift-Gebiet (100) und - eine vertikale Gesamterstreckung im Bereich von 30% bis 150% der durchschnittlichen vertikalen Gesamterstreckung der ersten Gräben (14, 16).
  18. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Mesen (17, 18) Mesen (17) vom ersten Typ und Mesen (18) vom zweiten Typ beinhalten, wobei die Mesen (17) vom ersten Typ die durch die Steuergrabenelektroden (141) gesteuerten ersten Halbleiterkanalstrukturen umfassen, und wobei mindestens eine der Mesen (18) vom zweiten Typ mit dem ersten Lastanschluss (11) elektrisch verbunden ist und nicht durch die Steuergrabenelektroden (141) gesteuert wird, und wobei der tiefe Quergraben (19) neben mindestens einer Mesa (18) vom zweiten Typ angeordnet ist.
  19. Verfahren zum Bilden einer Leistungshalbleitervorrichtung (1), wobei das Verfahren das Bilden der folgenden Komponenten umfasst: - eines Halbleiterkörpers (10), der mit einem ersten Lastanschluss (11) an einer ersten Seite (110) und mit einem zweiten Lastanschluss (12) an einer zweiten Seite (120), die der ersten Seite (110) bezüglich einer Vertikalrichtung (Z) gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper (10) ein aktives Gebiet (1-2) umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), erster Gräben (14, 16), die sich entlang der Vertikalrichtung (Z) in dem Halbleiterkörper (10) erstrecken, wobei die ersten Gräben (14, 16) entlang einer ersten lateralen Richtung (X) nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung (Y) erstrecken, wodurch sie Mesen (17, 18) des Halbleiterkörpers (10), die eine jeweilige Streifenkonfiguration aufweisen, lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben (14) sind, die eine jeweilige Steuergrabenelektrode (141) zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil (17) gebildeten ersten Halbleiterkanalstrukturen aufnehmen; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), eines tiefen Quergrabens (19), der sich entlang der Vertikalrichtung (Z) unter Böden der ersten Gräben (14, 16) in den Halbleiterkörper (10) erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen (175, 185) entsprechendes Gebiet durchquert, wobei ◯ der tiefe Quergraben (19) eine Elektrode (191) des tiefen Quergrabens und einen Isolator (192) des tiefen Quergrabens beinhaltet, der die Elektrode (191) des tiefen Quergrabens von dem Halbleiterkörper (10) elektrisch isoliert; ◯ jeder der Steuergräben (14) einen Steuergrabenisolator (142) beinhaltet, der die Steuergrabenelektrode (141) von dem Halbleiterkörper (10) elektrisch isoliert; und ◯ die Dicke des Isolators (192) des tiefen Quergrabens mindestens 150% der durchschnittlichen Dicke der Steuergrabenisolatoren (142) beträgt.
  20. Verfahren zum Bilden einer Leistungshalbleitervorrichtung (1), wobei das Verfahren das Bilden der folgenden Komponenten umfasst: - eines Halbleiterkörpers (10), der mit einem ersten Lastanschluss (11) an einer ersten Seite (110) und mit einem zweiten Lastanschluss (12) an einer zweiten Seite (120), die der ersten Seite (110) bezüglich einer Vertikalrichtung (Z) gegenüberliegt, gekoppelt ist, wobei der Halbleiterkörper (10) ein aktives Gebiet (1-2) umfasst, das dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), erster Gräben (14, 16), die sich entlang der Vertikalrichtung (Z) in dem Halbleiterkörper (10) erstrecken, wobei die ersten Gräben (14, 16) entlang einer ersten lateralen Richtung (X) nebeneinander angeordnet sind und sich entlang einer zweiten lateralen Richtung (Y) erstrecken, so dass sie eine jeweilige Streifenkonfiguration aufweisen und dadurch Mesen (17, 18) des Halbleiterkörpers (10) lateral begrenzen, wobei mindestens einige der ersten Gräben Steuergräben (14) sind, die eine jeweilige Steuergrabenelektrode (141) zum Steuern des Laststroms in den in dem jeweiligen benachbarten Mesateil (17) gebildeten ersten Halbleiterkanalstrukturen aufnehmen; - an der ersten Seite (110) und in dem aktiven Gebiet (1-2), eines tiefen Quergrabens (19), der sich entlang der Vertikalrichtung (Z) unter Böden der ersten Gräben (14, 16) in den Halbleiterkörper (10) erstreckt und ein unteren Vertikalprojektionen von Teilen der Mesen (175, 185) entsprechendes Gebiet durchquert, wobei ◯ mindestens ein oberster Teil des tiefen Quergrabens (19) aus einem Isoliermaterial (192) hergestellt ist, wobei sich der oberste Teil mit mindestens dem durchschnittlich obersten Viertel der ersten Gräben (14, 16) vertikal überlappt.
DE102022118545.1A 2022-07-25 2022-07-25 Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Granted DE102022118545A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022118545.1A DE102022118545A1 (de) 2022-07-25 2022-07-25 Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
US18/352,667 US20240030323A1 (en) 2022-07-25 2023-07-14 Power Semiconductor Device and Method of Producing a Power Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022118545.1A DE102022118545A1 (de) 2022-07-25 2022-07-25 Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102022118545A1 true DE102022118545A1 (de) 2024-01-25

Family

ID=89429624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022118545.1A Granted DE102022118545A1 (de) 2022-07-25 2022-07-25 Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Country Status (2)

Country Link
US (1) US20240030323A1 (de)
DE (1) DE102022118545A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009026719A1 (de) 2008-06-20 2010-06-24 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur
US20130105886A1 (en) 2011-11-01 2013-05-02 Alpha And Omega Semiconductor Incorporated Two-dimensional shielded gate transistor device and method of manufacture
CN108231884A (zh) 2016-12-15 2018-06-29 力祥半导体股份有限公司 屏蔽栅极沟槽式半导体装置及其制造方法
DE102020121309A1 (de) 2020-08-13 2022-02-17 Infineon Technologies Ag Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009026719A1 (de) 2008-06-20 2010-06-24 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur
US20130105886A1 (en) 2011-11-01 2013-05-02 Alpha And Omega Semiconductor Incorporated Two-dimensional shielded gate transistor device and method of manufacture
CN108231884A (zh) 2016-12-15 2018-06-29 力祥半导体股份有限公司 屏蔽栅极沟槽式半导体装置及其制造方法
DE102020121309A1 (de) 2020-08-13 2022-02-17 Infineon Technologies Ag Erste und zweite grabenstrukturen enthaltende leistungs-halbleitervorrichtung

Also Published As

Publication number Publication date
US20240030323A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102018107568B4 (de) Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102020107277A1 (de) Rc-igbt
DE102016112020B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112018B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102022118545A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102022005150

Country of ref document: DE