DE102009026719A1 - Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur - Google Patents

Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur Download PDF

Info

Publication number
DE102009026719A1
DE102009026719A1 DE102009026719A DE102009026719A DE102009026719A1 DE 102009026719 A1 DE102009026719 A1 DE 102009026719A1 DE 102009026719 A DE102009026719 A DE 102009026719A DE 102009026719 A DE102009026719 A DE 102009026719A DE 102009026719 A1 DE102009026719 A1 DE 102009026719A1
Authority
DE
Germany
Prior art keywords
lateral direction
semiconductor device
elongated segments
pitch
controllable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009026719A
Other languages
English (en)
Other versions
DE102009026719B4 (de
Inventor
Oliver Haeberlen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009026719A1 publication Critical patent/DE102009026719A1/de
Application granted granted Critical
Publication of DE102009026719B4 publication Critical patent/DE102009026719B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird ein steuerbares Halbleiterbauelement mit einer Zellstruktur bereitgestellt. Das Halbleiterbauelement umfasst eine Steuerelektrode (2) zur Steuerung des Halbleiterbauelements, und eine Feldelektrode (1). Die Feldelektrode (1) umfasst eine Anzahl länglicher Segmente (11), die sich in einer ersten lateralen Richtung (r1) erstrecken und die im Wesentlichen parallel zueinander verlaufen. Die Steuerelektrode (2) umfasst eine Anzahl länglicher Segmente (21), die sich in einer zweiten lateralen Richtung (r2) erstrecken und die im Wesentlichen parallel zueinander verlaufen, wobei sich die erste laterale Richtung (r1) von der zweiten lateralen Richtung (r2) unterscheidet.

Description

  • Die Erfindung betrifft ein steuerbares Halbleiterbauelement mit einer Zellstruktur und Feldelektroden, und ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Zellstruktur und mit Feldelektroden.
  • Bei herkömmlichen Halbleiterbauelementen folgt die Anordnung der Feldelektroden und der Gateelektroden dem Wiederholabstand (engl. ”cell pitch”) und der Zellstruktur. Wenn das herkömmliche steuerbare Halbleiterbauelement so ausgelegt ist, dass es ein niedriges Produkt aus Durchlasswiderstand (”on-resistance”) und Ausgangskapazität (”output capacitance”) aufweist, ist es vorteilhaft, den Kanalwiderstand zu minimieren, was durch einen niedrigen Wiederholabstand und, damit einhergehend, mit einer hohen Dichte der Gateelektroden erreicht werden kann. Damit einhergehend wächst auch die Dichte der Feldelektroden, was eine Erhöhung der Ausgangskapazität bewirkt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Halbleiterbauelement und ein Verfahren zur Herstellung eines verbesserten Halbleiterbauelements bereitzustellen. Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 bzw. durch ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Patentanspruch 17 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Es wird ein steuerbares Halbleiterbauelement mit einer Zellstruktur bereitgestellt. Das steuerbare Halbleiterbauelement umfasst einen Halbleiterkörper, eine Steuerelektrode zur Steuerung des Halbleiterbauelements, und eine Feldelektrode. Die Steuerelektrode umfasst eine Anzahl länglicher Segmente, welche sich in einer ersten lateralen Richtung erstrecken und die im wesentlichen parallel zueinander verlaufen. Die Feldelektrode umfasst eine Anzahl länglicher Segmente, die sich in einer zweiten lateralen Richtung erstrecken und die im Wesentlichen parallel zueinander verlaufen. Im Sinne der vorliegenden Erfindung bedeutet ”im Wesentlichen parallel”, dass sich die länglichen Segmente im Idealfall parallel zueinander erstrecken. Allerdings beinhaltet die vorliegende Erfindung auch kleinere Abweichungen vom parallelen Zustand, die zum Beispiel durch den Herstellungsprozess bedingt sein können. Der Begriff ”erstrecken” wird in dem Sinn verwendet, dass sich die länglichen Segmente in ihrer Längsrichtung erstrecken. Die erste laterale Richtung ist verschieden von der zweiten lateralen Richtung, d. h. die erste laterale Richtung und die zweite laterale Richtung verlaufen nicht parallel zueinander. Bei einer derartigen Struktur können der ”pitch” der länglichen Segmente der Steuerelektroden und der ”pitch” der länglichen Segmente der Feldelektroden unabhängig voneinander angepasst werden.
  • Weiterhin wird bei einem Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements ein Halbleiterkörper bereitgestellt. In dem Halbleiterkörper wird ein erstes Grabensystem mit einer Anzahl länglicher Segmente hergestellt, welche sich in einer ersten lateralen Richtung erstrecken und die im Wesentlichen parallel zueinander verlaufen. Das erste Grabensystem wird zumindest teilweise mit einem ersten leitenden Material gefüllt. Dann wird ein zweites Grabensystem hergestellt, welches eine Anzahl länglicher Segmente umfasst. Diese länglichen Segmente des zweiten Grabensystems verlaufen im Wesentlichen parallel zueinander und erstrecken sich in einer zweiten lateralen Richtung, welche nicht parallel zu der ersten lateralen Richtung verläuft. Das zweite Grabensystem wird zumindest teilweise mit einem zweiten leitenden Material gefüllt.
  • Die Erfindung kann bezugnehmend auf die folgenden Zeichnungen und deren Beschreibung besser verstanden werden. Die in den Figuren dargestellten Komponenten sind nicht notwendigerweise maßstäblich, vielmehr wurde darauf Wert gelegt, das Prinzip der Erfindung verständlich zu machen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile. Es zeigen:
  • 1 eine perspektivische Ansicht, welche eine mögliche Ausgestaltung der relativen Anordnung der Steuerelektrode und der Feldelektrode eines steuerbaren Halbleiterbauelements zeigt, bei dem sich im Wesentlichen parallele längliche Segmente der Steuerelektrode und im Wesentlichen parallele längliche Segmente der Feldelektrode in zueinander senkrechten Richtungen erstrecken.
  • 2 bis 8 perspektivische Ansichten eines steuerbaren Halbleiterbauelements während verschiedener Schritte von dessen Herstellung.
  • 9 eine schematische Ansicht, welche eine weitere Ausgestaltung der relativen Anordnung von Steuerelektroden und von Feldelektroden eines steuerbaren Halbleiterbauelements zeigt, bei dem im Wesentlichen parallele längliche Segmente der Steuerelektrode und im Wesentlichen parallele Segmente der Feldelektrode einen Winkel einschließen, der verscheiden ist von 0°, 90° und 180°.
  • 1 zeigt eine Feldelektrode 1 und eine Steuerelektrode 2 eines steuerbaren Halbleiterbauelements. Aus Gründen der Klarheit sind alle anderen Teile des steuerbaren Halbleiterbauelements nicht gezeigt. Die Feldelektrode 1 umfasst eine Anzahl erster länglicher Segmente 11, die im Wesentlichen pa rallel zueinander verlaufen und die sich in einer ersten lateralen Richtung r1 erstrecken. Entsprechend umfasst die Steuerelektrode 2 eine Anzahl zweiter länglicher Segmente 21, welche im Wesentlichen parallel zueinander verlaufen und die sich in einer zweiten lateralen Richtung r2 erstrecken, wobei die zweite laterale Richtung r2 senkrecht zu der ersten lateralen Richtung r1 verläuft. Diese Struktur wurde zum Zweck einer einfacheren Veranschaulichung gewählt.
  • Ausgenommen 0° und 180° sind von 90° verschiedene Winkel zwischen den lateralen Richtungen r1 und r2 ebenso möglich. Bei bestimmten Ausgestaltungen kann es vorteilhaft sein, beispielsweise die erste laterale Richtung r1 identisch mit der (110)-Richtung der Kristallstruktur des Halbleiterkörpers zu wählen, und die zweite laterale Richtung r2 identisch mit der (100)-Richtung der Kristallstruktur des Halbleiterkörpers, oder, umgekehrt, die erste laterale Richtung r1 identisch mit der (100)-Richtung der Kristallstruktur des Halbleiterkörpers zu wählen und die zweite laterale Richtung r2 identisch mit der (110)-Richtung der Kristallstruktur des Halbleiterkörpers zu wählen.
  • Bei dem Beispiel gemäß 1 sind die im Wesentlichen parallelen länglichen Segmente 11 der Feldelektrode 1 in einer ersten Schicht 10 angeordnet, und die im Wesentlichen parallelen länglichen Segmente 21 der Steuerelektrode 2 in einer zweiten Schicht 20, wobei die zweite Schicht 20 oberhalb der ersten Schicht 10 angeordnet und von dieser beabstandet ist.
  • Das steuerbare Halbleiterbauelement umfasst eine – nicht gezeigte – Zellstruktur mit einer Anzahl von Zellen, z. B. Transistorzellen, welche aufeinanderfolgend in einer ersten lateralen Richtung r1 angeordnet sind. Jeder Zelle der Zellstruktur können ein oder mehrere längliche Segmente 21 der Steuerelektrode 2 zugeordnet werden. Eine derartige Zellstruktur kann eine Anzahl benachbarter und funktional identischer Zellen mit identischen Breiten aufweisen, so dass ein Wiederholabstand (engl. ”cell pitch”), d. h. der Wiederholabstand zwischen identischen Strukturen aufeinander folgend angeordneter Zellen, definiert werden kann. In 1 sind die länglichen Segmente 21 identische Strukturen, welche einen Abstand d2 aufweisen.
  • Die länglichen Segmente 11 können ebenso einen Wiederholabstand d1 aufweisen. Allerdings wird der Wiederholabstand d1 der länglichen Segmente 11 nicht durch die Zellstruktur erzwungen und kann sich deshalb vom Wiederholabstand d2 oder von einem ganzzahligen Vielfachen des Wiederholabstandes d2 unterscheiden.
  • Das vollständige Bauelement kann beispielsweise ein MOSFET, ein IGBT oder eine MOS-gesteuerte Diode sein. Die Steuerelektrode kann z. B. als Gateelektrode ausgebildet sein.
  • Die 2 bis 8 zeigen perspektivische Ansichten eines steuerbaren Halbleiterbauelements mit einer wie vorangehend auf Basis von 1 erläuterten Struktur, während verschiedener Schritte seiner Herstellung. Bei dem in dem Beispiel gemäß den 2 bis 8 hergestellten Halbleiterbauelement handelt es sich beispielhaft um einen n-Kanal Feldeffekttransistor. Bei diesem Transistor ist die Steuerelektrode eine Gateelektrode. Allerdings umfasst die Ausgestaltung ebenso jedes andere Halbleiterbauelement, welches eine Zellstruktur mit Steuerelektroden und Feldelektroden aufweist, insbesondere p-Kanal Feldeffekttransistoren.
  • Zuerst wird ein Halbleiterkörper 3, z. B. aus Silizium oder Siliziumkarbid, bereitgestellt. Der Halbleiterkörper kann ein stark n-dotiertes Substrat 31 aufweisen, auf dem eine schwach n-dotierte Schicht 32 angeordnet ist. Die schwach n-dotierte Schicht 32 kann beispielsweise durch epitaktisches Aufwachsen erzeugt werden.
  • Nach dem Aufbringen und Strukturieren einer Maske auf den Halbleiterkörper 3 werden erste Gräben 12, welche ein erstes Grabensystem bilden, in den Halbleiterkörper 3 unter Verwendung einer strukturierten Maske geätzt. Dann wird die Maske entfernt. Optional können die ersten Gräben 12 z. B. mittels eines isotropen Siliziumätzschrittes oder einer anschließend entfernten thermischen Opferoxidation verrundet werden. Dann wird auf der Oberfläche der ersten Gräben 12 und, optional, auf der Oberfläche des Halbleiterkörpers 3, eine erste dielektrische Schicht 41 hergestellt. Bei der ersten dielektrischen Schicht 41 kann es sich z. B. um eine Feldoxidschicht handeln.
  • Nach der Herstellung der ersten dielektrischen Schicht 41 werden die Gräben 12 zumindest teilweise mit einem ersten elektrisch leitenden Material 15, z. B. einem Metall oder einem polykristallinen Halbleitermaterial, z. B. polykristallinem Silizium oder polykristallinem Siliziumkarbid, gefüllt, um die länglichen Segmente 11 der Feldelektrode 1 herzustellen. Optional können die ersten Gräben 12 vollständig gefüllt werden, so dass auch die Oberseite des Halbleiterkörpers 3 zwischen benachbarten ersten Gräben mit dem ersten elektrisch leitenden Material 15 bedeckt ist. In einem weiteren Schritt wird das elektrisch leitende Material 15 unter die oberen Kanten der ersten Gräben 12 zurückgeätzt, so dass die ersten Gräben 12 nur teilweise mit dem elektrisch leitenden Material 15 gefüllt sind und ein ungefüllter Bereich 13 des ersten Grabensystems oberhalb des ersten elektrisch leitenden Materials 15 verbleibt. Diese Rückätzung kann in bestimmten Bereichen des Zellefeldes maskiert erfolgen, um eine einfachere Kontaktierung der ersten Elektrode zu ermöglichen. Alternativ dazu kann das erste elektrisch leitende Material von der Oberseite des Halbleiterkörpers 3 vor dem maskierten Rückätzen mittels eines Planarisierungsschrittes entfernt werden. Der Planarisierungsschritt kann beispielsweise durch CMP realisiert werden (CMP = chemical mechanical polishing). Das Ergebnis dieser Schritte ist in 2 gezeigt.
  • Dann wird der ungefüllte Bereich 13 der ersten Gräben 12 oberhalb des ersten elektrisch leitenden Materials 15 mit einem dielektrischen Material 42, z. B. einem Siliziumoxid, gefüllt. Optional kann das dielektrische Material 42 von der oberen Oberfläche des dielektrischen Materials 41, z. B. mittels eines planarisierenden CMP-Schrittes oder durch einfachen Rückätzen, entfernt werden. Dabei können die ersten Gräben 12 vollständig gefüllt werden, so dass die Oberseite des Halbleiterkörpers 3 vollständig mit einer dielektrischen Schicht 43 bedeckt ist.
  • Zur Herstellung von Gateelektroden wird die dielektrische Schicht 43 lithographisch unter Verwendung einer strukturierten Maske 5, wie in 3 gezeigt, strukturiert. Die strukturierte dielektrische Schicht 43 umfasst im Wesentlichen parallele längliche Öffnungen, welche sich in einer zweiten lateralen Richtung r2 erstrecken, die senkrecht zu ersten lateralen Richtung r1 verläuft. Dann wird die dielektrische Schicht 43 einschließlich der dielektrischen Materialien 41 und 42 unter Verwendung der Fotomaske 5 einer anisotropen Ätzung unterzogen. Diese anisotrope Ätzung kann optional aufgeteilt werden in einen ersten Teil mit einem nachweisbaren Endpunktsignal, wenn die Oberfläche des Halbleiterkörpers 3 erreicht ist, und in einen zweiten Teil, der eine vorgegebene Zeit andauert. Durch diese Ätzung wird das dielektrische Material 41, 42, welches in den ersten Gräben 12 angeordnet ist, in der Schicht 42 oberhalb der Oberseite der ersten länglichen Segmente 10 entfernt, so dass eine Schicht 45 aus dem dielektrischen Material 41, 42 oberhalb der ersten länglichen Segmente 11 verbleibt. Die Dicke d45 ist so bemessen, dass eine ausreichende Isolation der ersten länglichen Segmente 11 gegenüber den darüber anzuordnenden und die ersten länglichen Segmente 10 kreuzenden zweiten länglichen Segmente gewährleistet ist. Das Ergebnis ist in 4 dargestellt.
  • Nach dem Entfernen der Fotomaske 5 wird der verbleibende Halbleiterkörper in der Schicht 44 mittels einer anisotropen Ätzung, die bezüglich der dielektrischen Materialien 41 und 42 selektiv ist, entfernt. Die mit dieser Ätzung angestrebte Tiefe ist so bemessen, dass dieselbe Tiefe 44 erreicht wird wie bei der vorangegangenen Ätzung der dielektrischen Schicht einschließlich der dielektrischen Materialien 41 und 42. Aufgrund von Prozesstoleranzen kann die erreichte Tiefe geringer oder auch größer (wie z. B. in 5 gezeigt) sein. Dann wird die durch die Schicht 43 gebildete Hartmaske, beispielsweise in einem CMP-Schritt, entfernt. Das Ergebnis ist eine Anzahl zweiter Gräben 22, die sich in der zweiten Richtung r2 wie in 5 gezeigt erstrecken.
  • Nach einem optionalen Verrundungsschritt der zweiten Gräben 22, z. B. mittels einer Opferoxidation mit nachfolgende Entfernung des Oxids, wird auf der Oberfläche des Halbleiterkörpers 3, hier auf der Oberfläche der schwach n-dotierten Schicht 32, eine weitere dielektrische Schicht 46 wenigstens an den Seitenwänden und den Böden der zweiten Gräben 22 hergestellt. Die dielektrische Schicht 46 dient als Gatedielektrikum und isoliert die länglichen Segmente 21 der herzustellenden Steuerelektrode 2 gegenüber der schwach n-dotierten Schicht 32. Die dielektrische Schicht 46 kann beispielsweise durch Oxidation des Halbleitermaterials des Halbleiterkörpers 3 hergestellt werden.
  • Dann werden die zweiten Gräben 22 zumindest teilweise mit einem zweiten elektrisch leitenden Material 25, z. B. polykristallinem Halbleitermaterial wie beispielsweise polykristallinem Silizium oder polykristallinem Siliziumkarbid, gefüllt, um längliche Abschnitte 22 der Steuerelektrode 2 zu bilden. Optional können die zweiten Gräben 22 vollständig mit dem zweiten leitenden Material 25 gefüllt werden, so dass auch die Oberseite des Halbleiterkörpers 3 zwischen benachbarten zweiten Gräben 22 mit dem zweiten elektrisch leitenden Material 25 bedeckt ist. Dann werden das zweite elektrisch lei tende Material 25 und der Halbleiterkörper 3, hier die Halbleiterschicht 32, z. B. durch Rückätzen oder durch einen CMP-Schritt, planarisiert, um eine mit dem Halbleiterkörper 3 bündig abschließende flache Oberfläche mit oberen Oberflächen des zweiten elektrisch leitenden Materials 25 zu erzeugen. Alternativ kann das Rückätzen auch maskiert erfolgen, so dass elektrisch leitendes Material 25 auf bestimmten Bereichen der Oberfläche des Halbleiterkörpers 3 zurückbleibt.
  • Dann wird optional eine dünne Schicht aus dielektrischem Material, z. B. mittels eines kurzen thermischen Oxidationsschritts, aufgebracht, um ein Ausdiffundieren von Dotierstoffen aus dem elektrisch leitenden Material 15 zu verhindern. Zur Herstellung einer p-dotierten Bodyzone 33 werden Dotierstoffe durch die obere Oberfläche des Halbleiterkörpers 3 implantiert. Anschließend folgt ein Bodyzonen-Eintreibschritt. In einem weiteren Schritt wird eine stark n-dotierte Sourcezone 34 durch Implantation von Dotierstoffen durch die obere Oberfläche des Halbleiterkörpers 3, sowie durch einen nachfolgenden Sourcezonen-Eintreibschritt erzeugt. Nach dem Aufbringen einer weiteren dielektrischen Schicht 47, z. B. eines Zwischenschichtoxids, werden dritte Gräben 5 maskiert mittels einer (in den Figuren nicht gezeigten) Resistschicht geätzt. Nach der Implantation von Dotierstoffen zur Herstellung einer stark p-dotierten Bodykontaktzone 35 wird eine Kontaktfüllung in die Kontaktlöcher und in die Gräben 5 gefüllt. Bei der Kontaktfüllung kann es sich um ein elektrisch leitendes Material 55, z. B. ein Metall oder Kohlenstoff oder polykristallines Halbleitermaterial wie z. B. polykristallines Silizium oder polykristallines Siliziumkarbid, handeln, oder um ein Kontakt- und Barrieremetall wie Ti/TiN oder TiW gefolgt von Wolfram. Das Ergebnis ist in 7 gezeigt.
  • Wie in 8 zu sehen ist, wird an dem hinteren Ende der länglichen Segmente 11 der Feldelektrode eine Kontaktzone 11a, welche leitendes Material umfasst, hergestellt, um eine elektrische Kontaktierung der Feldelektrode von der Oberseite des Bauelements zu ermöglichen. Die zweite Elektrode, das Gate, wird auf dieselbe Weise kontaktiert (in den Figuren nicht gezeigt). Dann – ebenso nicht gezeigt – wird eine Metallschicht auf die Oberseite der Anordnung gemäß 8 aufgebracht, um einen Kontakt mit dem leitenden Material 55 herzustellen. Bei dem in den 2 bis 8 gezeigten Beispielen ist diese Leistungsmetallschicht ein Sourcekontakt.
  • 9 ist eine schematische Draufsicht, welche eine weitere mögliche Ausgestaltung der relativen Anordnung der Steuerelektrode 2 und der Feldelektrode 1 eines steuerbaren Halbleiterbauelements zeigt. Wie bereits vorangehend beschrieben erstrecken sich die im Wesentlichen parallelen, länglichen Segmente 11 der Steuerelektrode 2 in einer ersten lateralen Richtung r1. Entsprechend erstrecken sich die im Wesentlichen parallelen länglichen Segmente 21 der Feldelektrode 1 in einer zweiten lateralen Richtung r2. Die erste laterale Richtung r1 und die zweite laterale Richtung r2 schließen einen Winkel α ein, der von 0°, 90° und 180° verschieden ist. Allgemein kann der Winkel α mehr als 0° bis weniger als 90° betragen, oder 60° bis kleiner oder gleich 90°. Bei anderen Ausgestaltungen kann der Winkel α 45° betragen. Bei der in 1 gezeigten Anordnung beträgt der Winkel α 90°. Ebenso wie in 1 sind auch in 2 nur die Steuerelektrode 2 und die Feldelektrode 1 des steuerbaren Halbleiterbauelements gezeigt. Allerdings kann das vollständige Bauelement dieselben unter Bezugnahme auf die vorangehenden Figuren beschriebenen Merkmale aufweisen.

Claims (25)

  1. Steuerbares Leistungshalbleiterbauelement mit einer Zellstruktur, das einen Halbleiterkörper aufweist, eine Steuerelektrode (2) zur Steuerung des Halbleiterbauelements, und eine Feldelektrode (1), wobei die Feldelektrode (1) eine Anzahl länglicher Segmente (11) aufweist, die sich in einer ersten lateralen Richtung (r1) erstrecken und die im Wesentlichen parallel zueinander verlaufen; die Steuerelektrode (2) eine Anzahl länglicher Segmente (21) aufweist, die sich in einer zweiten lateralen Richtung (r2) erstrecken und die im Wesentlichen parallel zueinander verlaufen; die erste laterale Richtung (r1) und die zweite laterale Richtung (r2) nicht parallel zueinander verlaufen.
  2. Steuerbares Leistungshalbleiterbauelement gemäß Patentanspruch 1, bei dem die länglichen Segmente (11) der Feldelektrode (1) einen ersten Wiederholabstand (engl: ”pitch”) (d1) aufweisen, und bei dem die länglichen Segmente (21) der Steuerelektrode (2) einen zweiten Wiederholabstand (engl.: ”pitch”) (d2) aufweisen, wobei der erste Wiederholabstand (d1) größer ist als der zweite Wiederholabstand (d2).
  3. Steuerbares Halbleiterbauelement gemäß Patentanspruch 1, bei dem die länglichen Segmente (11) der Feldelektrode (1) einen ersten Wiederholabstand (pitch) (d1) aufweisen, und bei dem die länglichen Segmente (21) der Steuerelektrode (2) einen zweiten Wiederholabstand (pitch) (d2) aufweisen, wobei der erste Wiederholabstand (d1) kleiner ist als der zweite Wiederholabstand (d2).
  4. Steuerbares Halbleiterbauelement gemäß Patentanspruch 1, bei dem die länglichen Segmente (11) der Feldelektrode (1) einen ersten Wiederholabstand (pitch) (d1) aufweisen und bei dem die länglichen Segmente (21) der Steuerelektrode (2) einen zweiten Wiederholabstand (pitch) (d2), wobei der erste Wiederholabstand (d1) und der zweite Wiederholabstand (d2) gleich sind.
  5. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (11) der Feldelektrode (1) in ersten Gräben (12) angeordnet sind, welche in dem Halbleiterkörper ausgebildet sind.
  6. Steuerbares Halbleiterbauelement gemäß Patentanspruch 5, bei dem der Halbleiterkörper eine Driftzone aufweist, wobei die ersten Gräben (12), in denen die länglichen Segmente (11) der Feldelektrode (1) angeordnet sind, in der Driftzone gebildet sind; die länglichen Segmente (11) der Feldelektrode (1) elektrisch gegenüber der Driftzone isoliert sind.
  7. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (21) der Steuerelektrode (2) in zweiten Gräben (22) angeordnet sind, welche in dem Halbleiterkörper ausgebildet sind.
  8. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (11) der Feldelektrode (1) elektrisch gegenüber den länglichen Segmenten (21) der Steuerelektrode (2) isoliert sind.
  9. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (11) der Feldelektrode (1) elektrisch an einen Sourcekontakt oder an einen Drainkontakt angeschlossen sind.
  10. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (11) der Feldelektrode (1) aus Metall oder aus polykristallinem Halbleitermaterial gebildet sind.
  11. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die länglichen Segmente (21) der Steuerelektrode (2) aus Metall oder aus polykristallinem Halbleitermaterial gebildet sind.
  12. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, das durch Feldeffekt steuerbar ist.
  13. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem die erste laterale Richtung (r1) und die zweite laterale Richtung (r2) einen Winkel im Bereich von 60° bis 90° einschließen.
  14. Steuerbares Halbleiterbauelement gemäß einem der Ansprüche 1 bis 12, bei dem die erste laterale Richtung (r1) und die zweite laterale Richtung (r2) einen Winkel von 45° einschließen.
  15. Steuerbares Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper eine Kristallstruktur mit einer (100)-Richtung und mit einer (110)-Richtung aufweist, wobei die erste laterale Richtung (r1) identisch ist mit der (100)-Richtung, und die zweite laterale Richtung (r2) identisch ist mit der (110)-Richtung.
  16. Steuerbares Halbleiterbauelement gemäß einem der Ansprüche 1 bis 14, bei dem der Halbleiterkörper eine Kristall struktur mit einer (100)-Richtung und mit einer (110)-Richtung aufweist, wobei die erste laterale Richtung (r1) identisch ist mit der (110)-Richtung, und die zweite laterale Richtung (r2) identisch ist mit der (100)-Richtung.
  17. Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements mit folgenden Schritten: – Bereitstellen eines Halbleiterkörpers; – Herstellen eines ersten Grabensystems, welches eine Anzahl länglicher Segmente (12) aufweist, die sich in einer ersten lateralen Richtung (r1) erstrecken und die im Wesentlichen parallel zueinander verlaufen; – Wenigstens teilweises Füllen des ersten Grabensystems mit einem ersten elektrisch leitenden Material (15); – Herstellen eines zweiten Grabensystems, welches eine Anzahl länglicher Segmente (22) aufweist, die sich in einer zweiten lateralen Richtung (r2) erstrecken, und die im Wesentlichen parallel zueinander verlaufen, wobei die zweite laterale Richtung (r2) nicht parallel zur ersten lateralen Richtung (r1) verläuft; – Wenigstens teilweises Füllen des zweiten Grabensystems mit einem zweiten elektrisch leitenden Material (25).
  18. Verfahren gemäß Patentanspruch 17, bei dem vor dem wenigstens teilweisen Füllen des ersten Grabensystems mit einem ersten leitenden Material (15) eine erste dielektrische Schicht (41) auf der Oberfläche des ersten Grabensystems erzeugt wird.
  19. Verfahren gemäß Patentanspruch 17 oder 18, bei dem das erste leitende Material (15) nach dem wenigstens teilweise Füllen des ersten Grabensystems mit dem ersten leitenden Material (15) so weit zurückgeätzt und/oder planarisiert wird, dass in dem ersten Grabensystem ein ungefüllter Bereich (13) des ersten Grabensystems oberhalb der ersten leitenden Materials (15) verbleibt.
  20. Verfahren gemäß Patentanspruch 19, bei dem der ungefüllte Bereich (13) des ersten Grabensystems vor dem Herstellen des zweiten Grabensystems zumindest teilweise mit einem dielektrischen Material (42) gefüllt wird.
  21. Verfahren gemäß einem der Ansprüche 17 bis 20, bei dem vor dem wenigstens teilweise Füllen des zweiten Grabensystems mit dem zweiten leitenden Material (25) eine zweite dielektrische Schicht (46) auf der Oberfläche des ersten Grabensystems und des Halbleiterkörpers erzeugt wird.
  22. Verfahren gemäß einem der Ansprüche 17 bis 21, bei dem die erste laterale Richtung (r1 und die zweite laterale Richtung (r2) einen Winkel im Bereich von 60° bis 90° einschließen.
  23. Verfahren gemäß einem der Ansprüche 17 bis 21, bei dem die erste laterale Richtung (r1) und die zweite laterale Richtung (r2) einen Winkel von 45° einschließen.
  24. verfahren gemäß einem der Ansprüche 17 bis 23, bei dem der Halbleiterkörper eine Kristallstruktur mit einer (100)-Richtung und mit einer (110)-Richtung aufweist, wobei die erste laterale Richtung (r1) identisch ist mit der (100)-Richtung, und die zweite laterale Richtung (r2) identisch ist mit der (110)-Richtung.
  25. Verfahren gemäß einem der Ansprüche 17 bis 23, bei dem der Halbleiterkörper eine Kristallstruktur mit einer (100)-Richtung und mit einer (110)-Richtung aufweist, wobei die erste laterale Richtung (r1) identisch ist mit der (110)-Richtung, und die zweite laterale Richtung (r2) identisch ist mit der (100)-Richtung.
DE102009026719.0A 2008-06-20 2009-06-04 Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur Active DE102009026719B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/143,450 2008-06-20
US12/143,450 US8581342B2 (en) 2008-06-20 2008-06-20 Semiconductor device with field electrode and method

Publications (2)

Publication Number Publication Date
DE102009026719A1 true DE102009026719A1 (de) 2010-06-24
DE102009026719B4 DE102009026719B4 (de) 2017-03-30

Family

ID=41430324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009026719.0A Active DE102009026719B4 (de) 2008-06-20 2009-06-04 Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur

Country Status (2)

Country Link
US (2) US8581342B2 (de)
DE (1) DE102009026719B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022118545A1 (de) 2022-07-25 2024-01-25 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
US6881994B2 (en) * 2000-08-14 2005-04-19 Matrix Semiconductor, Inc. Monolithic three dimensional array of charge storage devices containing a planarized surface
WO2006058210A1 (en) * 2004-11-23 2006-06-01 Alpha & Omega Semiconductor, Ltd. Improved trenched mosfets with part of the device formed on a (110) crystal plane

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381283A (en) * 1964-05-20 1968-04-30 Bell Telephone Labor Inc Open flux memory with sensing plane
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5236711A (en) 1988-09-01 1993-08-17 Osmose Wood Preserving Method for preserving wooden cross-tie
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
DE10007415C2 (de) 2000-02-18 2002-01-24 Infineon Technologies Ag Halbleiterbauelement
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6740940B2 (en) * 2001-11-27 2004-05-25 Samsung Electronics Co., Ltd. Semiconductor memory devices having dummy active regions
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
JP2006179341A (ja) * 2004-12-22 2006-07-06 Hitachi Ltd 自発光平面表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
US6881994B2 (en) * 2000-08-14 2005-04-19 Matrix Semiconductor, Inc. Monolithic three dimensional array of charge storage devices containing a planarized surface
WO2006058210A1 (en) * 2004-11-23 2006-06-01 Alpha & Omega Semiconductor, Ltd. Improved trenched mosfets with part of the device formed on a (110) crystal plane

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022118545A1 (de) 2022-07-25 2024-01-25 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
DE102009026719B4 (de) 2017-03-30
US8581342B2 (en) 2013-11-12
US20090315108A1 (en) 2009-12-24
US20140054697A1 (en) 2014-02-27
US9054182B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE10303771B3 (de) Stegfeldeffekttransistor (FinFet) und Verfahren zur Herstellung von Stegfeldeffekttransistoren
DE102006049043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004005774B4 (de) Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor
DE102009026719B4 (de) Halbleiterbauelement mit Feldplattenstruktur und Verfahren zur Herstellung eines Halbleiterbauelements mit Feldplattenstruktur
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102006033692A1 (de) Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung
DE102006034678B3 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013112887B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
DE10245550B4 (de) Kompensationsbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative