DE102006049043A1 - Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006049043A1
DE102006049043A1 DE102006049043A DE102006049043A DE102006049043A1 DE 102006049043 A1 DE102006049043 A1 DE 102006049043A1 DE 102006049043 A DE102006049043 A DE 102006049043A DE 102006049043 A DE102006049043 A DE 102006049043A DE 102006049043 A1 DE102006049043 A1 DE 102006049043A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
source
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006049043A
Other languages
English (en)
Other versions
DE102006049043B4 (de
Inventor
Ralf Dr. Siemieniec
Jan Ropohl
Franz Dr. Hirler
Markus Dr. Zundel
Maximilian Dr. Rösch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006049043A priority Critical patent/DE102006049043B4/de
Publication of DE102006049043A1 publication Critical patent/DE102006049043A1/de
Application granted granted Critical
Publication of DE102006049043B4 publication Critical patent/DE102006049043B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung. Das steuerbare Halbleiterbauelement weist einen Halbleiterkörper (1) auf, der eine Body-Zone (29) von einem ersten Leitungstyp (p) und eine Kontaktzone (28) vom ersten Leitungstyp (p+) umfasst, die stärker dotiert ist als die Body-Zone (29), sowie eine Source-Zone (24) von einem zum ersten Leitungstyp (n) komplementären zweiten Leitungstyp (p), die in der vertikalen Richtung (v) des Bauelements zumindest abschnittweise zwischen einer Vorderseite (1a) des Bauelements (1) und der Kontaktzone (28) angeordnet ist, wobei eine Source-Metallisierung (30) die Source-Zone (24) und die Kontaktzone (28) kontaktiert. Die Herstellung des erfindungsgemäßen Bauelements erfolgt mittels eines selbstjustierenden Prozesses. Dabei wird, ausgehend von einer Anordnung, bei der Abschnitte (15c) einer Dielektrikumsschicht (15) den Halbleiterkörper (1) an der Vorderseite (1a) des Bauelements überragen, eine Dielektrikumsschicht aufgebracht und danach ätztechnisch nahezu vollständig wieder entfernt. Allerdings bleiben Abschnitte (20a) der Dielektrikumsschicht zurück, welche an die Driftzone und an die Abschnitte (15c) der Dielektrikumsschicht (15) angrenzen. Die Abschnitte (20a) dienen zusammen mit anderen Dielektrikumsschichten (18a, 15c) als Maske zur Herstellung eines Grabens (21) für die Gate-Elektrode (23a).

Description

  • Die Erfindung betrifft ein durch Feldeffekt steuerbares Halbeiterbauelement, insbesondere eines MOSFETs, sowie ein Verfahren zur Herstellung eines solchen Bauelements.
  • Ein wesentlicher Aspekt bei der Entwicklung von durch Feldeffekt steuerbaren Halbleiterbauelementen besteht darin, deren Schaltverluste zu minimieren. Bei MOSFETs beispielsweise lässt sich dies durch eine Verringerung der Gate-Drain-Ladung erreichen. Damit einhergehend reduziert sich zum einen die Verlustleistung, zum anderen können steilere Schaltflanken erreicht werden. In der Folge lassen sich auch höhere Schaltfrequenzen erreichen, wodurch DC/DC-Konverter mit höherer Effizienz betrieben werden können. Außerdem ist bei einem solchen Halbleiterbauelemente eine Minimierung des Einschaltwiderstands wünschenswert, da hierdurch auch die Chipfläche reduziert werden kann, was wiederum eine Verringerung der Chipkosten bedeutet.
  • Zur Realisierung kleiner Einschaltwiderstände sind insbesondere Bauelemente mit Feldplatten bekannt, die in Gräben des Halbleiterbauelements angeordnet sind.
  • Für die Realisierung kleiner Einschaltwiderstände ist insbesondere die Verwendung von in Gräben angeordneten Feldplatten bekannt, welche sowohl planare Gate-Elektroden als auch vertikale Trench-Gate-Elektroden aufweisen können.
  • 1 zeigt ein Ausführungsbeispiel eines MOSFETs gemäß dem Stand der Technik mit planaren Gate-Elektroden 23a, 23b. Der MOSFET umfasst einen Halbleiterkörper 1, in dem zwei Source-Elektroden 13a, 13b voneinander beabstandet angeordnet sind.
  • Die Source-Elektroden 13a, 13b sind mittels eine Dielektrikums 15 gegenüber dem Halbleiterkörper 1 elektrisch isoliert.
  • Zwischen den Source-Elektroden 13a, 13b weist der MOSFET an der Vorderseite 1a eine p-Wanne 29 auf, in die zwei stark n-dotierte Wannen 24 eingebettet sind. Die p-dotierte Zone 29 stellt die Body-Zone, die stark n-dotierten Zonen 24 die Source-Zonen des MOSFETs dar.
  • Durch die Anordnung der Source-Elektroden 13a, 13b in Gräben werden im Sperrfall die Ladungsträger in dem zwischen ihnen befindlichen Halbleitergebiet in lateraler Richtung r ausgeräumt, was eine Anhebung der Dotierung dieses Gebiets und damit eine Reduzierung des Einschaltwiderstandes des Bauelements im Vergleich zu herkömmlichen MOSFETs mit gleicher Sperrspannungsfähigkeit ermöglicht.
  • Bei einer anderen in 2 gezeigten Ausführungsform eines MOSFETs ist die Gate-Elektrode 23a als vertikale Trench-Gate-Elektrode ausgebildet, die in einem vertikalen Graben angeordnet ist und sich bis auf Höhe der Drain-Zone 12 erstreckt. Bei diesem MOSFET sorgt die Trench-Gate-Elektrode 23a im Sperrfall des Bauelements für ein Ausräumen der Ladungsträger.
  • Beide MOSFETs gemäß den 1, 2 weisen jedoch einen sehr großen Überlappbereich von Gate-Elektrode 23a, 23b und Drift-Zone 11 und damit eine hohe Gate-Drain-Ladung verbunden mit den eingangs geschilderten Nachteilen auf.
  • 3 zeigt einen MOSFET gemäß dem Stand der Technik mit zweiteiligen Feldplatten 13a mit 23a und 13b mit 23b, die paarweise in einem gemeinsamen Graben angeordnet und durch ein Dielektrikum 15 gegenüber dem Halbleiterkörper 1 sowie voneinander elektrisch isoliert sind. Die vorderseitigen Teile 23a, 23b liegen auf Gate-Potenzial, die rückseitigen Teile 13a, 13b auf Source-Potenzial. Um eine minimale Gate-Drain- Ladung zu realisieren, ist die Position der Unterkante der Gate-Elektroden 23a, 23b so gewählt, dass sie in etwa auf Höhe des pn-Übergangs zwischen der Body-Zone 29 und der Drift-Zone 11 liegt.
  • Grundsätzlich wäre es möglich, die Gate-Drain-Ladung über die relative Lage der Unterkanten der Abschnitte 23a, 23b und des pn-Übergangs zwischen der Body-Zone 29 und der Drift-Zone 11 zu minimieren. Dies ist jedoch fertigungstechnisch aufwändig, da speziell das Ätzen der tiefen Gräben für die zweiteiligen Feldplatten 13a mit 23a und 13b mit 23b mit relativ hohen Schwankungen verbunden ist. Dieses Problem kann durch eine Änderung der Form der Gräben, in denen die Feldplatten 13a mit 23a und 13b mit 23b angeordnet sind, verringert werden.
  • Weiterhin ist das Dielektrikum 15 im Bereich der die Gate-Elektroden 23a, 23b bildenden Abschnitte der Feldplatten 13a mit 23a und 13b mit 23b dünner gewählt als im Bereich der auf Source-Potenzial liegenden Source-Elektroden 13a, 13b. Da dieser Übergangsbereich zwischen den unterschiedlich dicken Abschnitten des Dielektrikums 15 zu einer Felderhöhung führt, muss er durch den pn-Übergang zwischen der Body-Zone 29 und der Drift-Zone 11 abgeschirmt werden und ist daher bezüglich seiner Lage nicht frei wählbar, ohne gleichzeitig die Durchbruchspannung einzuschränken. Die Lage des Übergangsbereichs zwischen den unterschiedlich dicken Abschnitten des Dielektrikums ist jedoch mit einem Rückätzprozess bei der Herstellung der Gräben für die Source-Elektroden 13a, 13b verbunden. Wegen der verhältnismäßig großen Tiefe dieser Gräben ist es prozesstechnisch jedoch aufwändig, die Lage des Übergangsbereiches präzise einzustellen.
  • Eine Schwachstelle dieser Anordnung stellen außerdem die zwischen den Gate-Elektroden 23a, 23b einerseits und den Source-Elektroden 13a, 13b andererseits angeordneten Abschnitte 15d des Dielektrikums 15 dar.
  • Diese Abschnitte 15d werden auf den üblicherweise aus Polysilizium bestehenden Source-Elektroden 13a, 13b erzeugt. Die Langzeitbeständigkeit solcher auf Polysilizium erzeugter Dielektrika, in der Regel Halbleiteroxide, ist derzeit noch unbekannt, weshalb die Abschnitte 15d vorsorglich dicker gewählt werden als in sonst unter gleichen Bedingungen auf monokristallinem Silizium gewachsenen Dielektrika, was jedoch den Herstellungsprozess verkompliziert.
  • Aus der US 6,710,403 B2 ist ein MOSFET bekannt, wie er in 4 gezeigt ist. In dem MOSFET sind in lateraler Richtung abwechselnd aufeinanderfolgend Gate-Elektroden 23a, 23b, 23c und Source-Elektroden 13a, 13b angeordnet. Die Gate-Elektroden 23a und die Source-Elektroden 13a, 13b sind jeweils in unterschiedlich tiefen Gräben angeordnet und erstrecken sich parallel zur vertikalen Richtung v des Bauelements verschieden tief bis in die Driftzone 11.
  • Mit dieser Anordnung lässt sich zum einen die Eingangskapazität verringern, zum anderen ermöglicht die Ausgestaltung der Source-Elektroden 13a, 13b eine höhere Durchbruchspannung und damit einen verringerten Einschaltwiderstand.
  • Nachteilig ist allerdings, dass zur Herstellung der Source-Elektroden 13a, 13b und der Gate-Elektroden 23a unterschiedlich tiefe Gräben geätzt werden müssen, welche üblicher Weise zwei separate Maskierungsschritte mit Fotolack erfordert.
  • Außerdem benötigen die beiden in lateraler Richtung r nebeneinander liegenden p-Kontaktzonen 28 und Source-Zonen 24 zu ihrer Herstellung üblicher Weise einen oder zwei separate Maskierungsschritte mit Fotolack.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein durch Feldeffekt steuerbares Halbleiterbauelement, das eine geringe Gate-Drain-Ladung aufweist und das einfach zu ferti gen ist, sowie ein Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelements bereitzustellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 sowie durch ein Verfahren gemäß Patentanspruch 6 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße, durch Feldeffekt steuerbare Halbleiterbauelement umfasst einen Halbleiterkörper, der eine Body-Zone und eine Kontaktzone jeweils von einem ersten Leitungstyp aufweist, sowie eine Source-Zone von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp. Dabei ist die Kontaktzone stärker dotiert als die Body-Zone. Die Source-Zone ist in vertikaler Richtung des Bauelementes zumindest abschnittweise zwischen dessen Vorderseite und der Kontaktzone angeordnet. Außerdem ist eine Source-Metallisierung vorgesehen, die einen in einem Graben des Halbleiterkörpers angeordneten Abschnitt aufweist, den zumindest die Source-Zone und die Kontaktzone, optional auch die Body-Zone kontaktieren.
  • Der Kontaktbereich zwischen der Source-Zone und dem Abschnitt der Source-Metallisierung erstreckt sich in der lateralen Richtung des Bauelementes höchstens so weit in Richtung dieses Abschnitts der Source-Metallisierung wie der zwischen der Source-Zone und der Body-Zone ausgebildete pn-Übergang.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung sind die Source-Zone und die Kontaktzone in einer vertikalen Richtung des Halbleiterkörpers voneinander beabstandet.
  • Optional erstreckt sich ein Abschnitt der Source-Metallisierung in einen Graben des Halbleiterkörpers hinein, wobei die Source-Metallisierung die Source-Zone nur im Bereich der Seitenwand des Grabens kontaktiert.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelements wird zunächst ein Halbleiterkörper bereitgestellt, der eine erste Halbleiterzone aufweist und in dem eine erste Elektrode und eine zweite Elektrode vorzugsweise in einer lateralen Richtung beabstandet voneinander angeordnet sind. Zwischen der ersten Elektrode und der ersten Halbleiterzone sowie zwischen der zweiten Elektrode und der ersten Halbleiterzone ist jeweils ein Abschnitt einer ersten Dielektrikumsschicht angeordnet.
  • Der Halbleiterkörper wird ausgehend von einer Vorderseite derart zurückgeätzt, dass Abschnitte der ersten Dielektrikumsschicht die erste Halbleiterzone vorderseitig überragen.
  • Nun wird oberhalb der ersten Halbleiterzone vorderseitig eine zweite Dielektrikumsschicht vorzugsweise konform abgeschieden und danach durch Rückätzen, beispielsweise mittels einer anisotropen Plasmaätzung, nahezu vollständig wieder entfernt. Allerdings bleiben nach dem Rückätzen im Bereich der die erste Halbleiterzone überragenden Abschnitte des ersten Dielektrikums aufgrund von Abschattungseffekten Reste der ersten Dielektrikumsschicht zurück, welche sowohl an die erste Halbleiterzone als auch an die den Halbleiterkörper überragenden Abschnitte des ersten Dielektrikums angrenzen. Ansonsten liegt die erste Halbleiterzone an der Vorderseite des Halbleiterkörpers zwischen der ersten Elektrode und der zweiten Elektrode abschnittweise frei.
  • Danach wird ein von den freiliegenden Abschnitten der ersten Halbleiterzone ausgehender Graben erzeugt, der sich in den Halbleiterkörper, insbesondere in die erste Halbleiterzone hinein erstreckt.
  • Zur Erzeugung des Grabens werden neben anderen auf vorderseitig angeordneten Dielektrikumsschichten die zurückgebliebenen Abschnitte der ersten Dielektrikumsschicht als Maske verwen det, so dass sich eine aufwändig herzustellende und später wieder zu entfernende Fotomaske erübrigt. Die Herstellung des Grabens erfolgt vorzugsweise mittels einer anisotropen und gegenüber den zurückgebliebenen Abschnitten der zweiten Dielektrikumsschicht selektiven Ätztechnik.
  • Die Herstellung eines Grabens mit Hilfe dieser aus der ersten Dielektrikumsschicht gebildeten Maske ist jedoch wesentlich weniger aufwändig und außerdem präziser als ein mittels herkömmlicher Fototechnik hergestellter Graben, da es sich hier um einen selbstjustierenden Prozess handelt, bei dem keine Toleranzen berücksichtigt werden müssen, so dass sich sowohl die Breite des für die Aufnahme der Gate-Elektrode vorgesehenen Grabens als auch der Abstand zwischen in lateraler Richtung benachbarten Gate-Elektroden je nach Spannungsklasse des Bauelements um mindestens 15% gegenüber dem Bauelement gemäß 4 verringern lässt.
  • Auf der Oberfläche dieses Grabens wird nun eine dritte Dielektrikumsschicht erzeugt, die später das Gate-Dielektrikum des Halbleiterbauelements bildet. Zur Herstellung der Steuerelektrode wird der mit der dritten Dielektrikumsschicht versehene Graben mit einem elektrisch leitenden Material, beispielsweise Polysilizium, gefüllt.
  • Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird eine Body-Zone von einem ersten Leitungstyp durch vorderseitige strukturierte Implantation von Dotierstoffen in die erste Halbleiterzone und nachfolgende Ausdiffussion dieser Dotierstoffe hergestellt.
  • Dabei erfolgt die strukturierte Implantation der Dotierstoffe unter Verwendung einer Maske, die zumindest teilweise in dem fertigen Bauelement verbleibt.
  • Weiterhin wird eine bevorzugt an der Vorderseite des Halbleiterkörpers angeordnete Source-Zone von einem zum ersten Lei tungstyp komplementären zweiten Leitungstyp durch vorderseitige strukturierte Implantation von Dotierstoffen in die zuvor erzeugte Bodyzone hergestellt.
  • Dabei erfolgt die strukturierte Implantation der Dotierstoffe unter Verwendung einer Maske, die zumindest teilweise in dem fertigen Bauelement verbleibt.
  • Das erfindungsgemäße Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelements wird nachfolgend unter Bezugnahme auf Figuren näher erläutert. Die Figuren zeigen:
  • 1 einen Vertikalschnitt durch einen Abschnitt eines MOSFETs mit flächigen Gate-Elektroden sowie mit voneinander beabstandeten Source-Elektroden, die sich in den Halbleiterkörper des Halbleiterbauelements hinein erstrecken,
  • 2 einen Vertikalschnitt durch einen Abschnitt eines MOSFETs, bei dem die Gate-Elektrode in einem Graben ausgebildet ist und sich bis auf Höhe der Drain-Zone erstreckt,
  • 3 einen Vertikalschnitt durch einen Abschnitt eines MOSFETS, der voneinander beabstandete, zweiteilige Feldelektroden aufweist, von denen jeweils der obere Teil eine Gate-Elektrode und der untere Teil eine Source-Elektrode darstellt,
  • 4 einen Vertikalschnitt durch einen Abschnitt eines MOSFETs, bei dem Gate-Elektroden und Source-Elektroden in lateraler Richtung abwechselnd aufeinander folgend und in unterschiedlich tiefen Gräben angeordnet sind,
  • 5 einen Vertikalschnitt durch einen Abschnitt eines erfindungsgemäßen MOSFETs,
  • 6-29 verschiedene Schritte eines erfindungsgemäßen Verfahrens zur Herstellung eines MOSFETs gemäß 5, jeweils als Vertikalschnitt in derselben Schnittebene, und
  • 30 einen Vertikalschnitt durch einen erfindungsgemäßen MOSFET mit einem Zellenbereich und einen an den Zellbereich lateraler Richtung angrenzenden Randbereich.
  • In den Figuren bezeichnen – sofern nicht anders angegeben – gleiche Bezugszeichen gleiche Elemente mit gleicher Funktion. Aus Gründen der Darstellbarkeit sind die Figuren nicht maßstäblich.
  • 5 zeigt einen Abschnitt eines Halbleiterbauelements, das mit einem anhand der 6 bis 29 erläuterten Verfahren hergestellt werden kann.
  • Bei dem steuerbaren Halbleiterbauelement gemäß 5 handelt es sich um einen MOSFET, der einen Halbleiterkörper 1 aufweist, in dem in einer vertikalen Richtung v aufeinanderfolgend eine stark n-dotierte Drain-Zone 12, eine schwach n-dotierte Drift-Zone 11, eine p-dotierte Body-Zone 29 sowie eine stark n-dotierte Source-Zone 24 angeordnet sind. Der Halbleiterkörper 1 kann aus jedem beliebigen Halbleitermaterial, insbesondere aus Silizium, bestehen.
  • Der MOSFET weist eine Source-Elektrode 13a auf, die tief in die n-dotierte Zone 11 hineinreicht und von dieser durch eine Siliziumdioxidschicht 15 elektrisch isoliert ist. Auf ihrer der Drain-Zone 12 abgewandten Seite kontaktiert die Source-Elektrode 13a eine Source-Metallisierung 30, die ihrerseits die Source-Zone 24, eine stärker als die Body-Zone 29 dotier te Kontaktzone 28 und gemäß einer bevorzugten Ausführungsform der Erfindung auch die Body-Zone 29 selbst kontaktiert.
  • Die Source-Zone 24 ist in der vertikalen Richtung v des Bauelements zumindest abschnittweise zwischen der Vorderseite des Halbleiterkörpers 1 und der Kontaktzone 28 angeordnet. Gemäß einer bevorzugten Ausführungsform der Erfindung sind die Source-Zone 24 und die Kontaktzone 28 in einer vertikalen Richtung des Halbleiterkörpers 1 voneinander beabstandet.
  • Weiterhin weist der MOSFET eine Gate-Elektrode 23a auf, die mittels eines Gate-Oxids 22 gegenüber der Source-Metallisierung 30, der Source-Zone 24, der Body-Zone 29 und der schwach n-dotierten Zone 11 elektrisch isoliert ist.
  • Zwischen der Source-Zone 24 und der Body-Zone 29 ist ein pn-Übergang ausgebildet, wobei sich der zwischen dem pn-Übergang und der Vorderseite des Halbleiterkörpers 1 angeordnete Abschnitt der Source-Zone 24 nicht weiter in Richtung der Source-Metallisierung 30 erstreckt wie der pn-Übergang.
  • Ein Abschnitt 30a der Source-Metallisierung 30 erstreckt sich in einen Graben des Halbleiterkörpers 1 hinein, wobei die Source-Metallisierung 30 die Source-Zone 24 nur im Bereich der Seitenwand des Grabens kontaktiert.
  • Die Source-Zone 24 und die Kontaktzone 28, optional auch die Body-Zone 29, kontaktieren die Source-Metallisierung 30 in deren Abschnitt 30a.
  • Der Kontaktbereich zwischen der Source-Zone 24 und dem Abschnitt 30a der Source-Metallisierung 30 erstreckt sich in der lateralen Richtung r des Bauelementes höchstens so weit in Richtung des Abschnitts 30a wie der zwischen der Source-Zone 24 und der Body-Zone 29 ausgebildete pn-Übergang.
  • Auf die Oberseite des Bauelements ist eine Oxidschicht 18 aufgebracht, die im Bereich der Source-Metallisierung 30 ausgespart ist. An der Rückseite des Bauelements ist noch eine Drain-Metallisierung 40 vorgesehen, die die Drain-Zone 12 kontaktiert.
  • Nachfolgend wird das erfindungsgemäße Verfahren zur Herstellung eines solchen Bauelements unter Bezugnahme auf die 6 bis 29 näher erläutert.
  • Wie aus 6 ersichtlich ist, wird zunächst ein stark n-dotiertes Halbleitersubstrat 12, beispielsweise aus Silizium, bereitgestellt. Danach wird auf eine Vorderseite 1a des Substrats 12 eine schwach n-dotierte Epitaxieschicht 11 aufgebracht, was im Ergebnis in 7 gezeigt ist.
  • Das Bezugszeichen 1a bezeichnet in den 6 bis 29 die Vorderseite des Halbleiterbauelements in seiner jeweiligen Herstellungsphase. Gleichwohl wird der Ausdruck "Vorderseite" auch in Bezug auf bestimmte Elemente, insbesondere Halbleiterzonen und Dielektrika des Bauelements angewandt. Die Vorderseite eines dieser Elemente ist dabei die Seite des Elementes, die der Vorderseite des Halbleiterbauelementes in dessen jeweiliger Herstellungsphase zugewandt ist.
  • Wie aus 8 ersichtlich ist, wird auf die Vorderseite 1a der Anordnung gemäß 7 eine Hartmaske 31 aufgebracht. Bei der Hartmaske 31 kann es sich beispielsweise um eine chemische Niederdruckabscheidung (LPCVD = Low Pressure Chemical Vapor Deposition), um eine thermische Maske oder um eine beliebige anderweitig abgeschiedene Oxidschicht handeln. Möglich sind z.B. auch eine Nitrid- und/oder eine Poly-Silizium-Schicht oder auch ein Mehrschichtsysteme aus den diesen Stoffen.
  • Auf diese Hartmaske 31 wiederum wird vorderseitig eine Fotolackschicht 32 aufgebracht und in bekannter Weise strukturiert, was im Ergebnis in 9 gezeigt ist.
  • Die strukturierte Fotolackschicht 32 dient dazu, die Hartmaskenschicht 31 unterhalb der Öffnungen der Fotolackschicht 32, beispielsweise mittels anisotroper Plasmaätzung, zu öffnen. Danach wird die strukturierte Fotolackschicht 32 entfernt, so dass auf der Vorderseite 11a der Epitaxieschicht 11 eine entsprechend der Fotolackschicht 32 strukturierte Hartmaske 31 vorliegt.
  • Unter Verwendung dieser strukturierten Hartmaskenschicht 31 werden im Halbleiterkörper 1 vorzugsweise mittels anisotropen reaktivem Ionenätzen RIE (RIE = Reactive Ion Etching) Gräben 14 erzeugt, die sich im Wesentlichen senkrecht zur Vorderseite 1a wenigstens bis in die Epitaxieschicht 11 und optional auch bis in das Substrat 12 hinein erstrecken, was im Ergebnis in 10 gezeigt ist.
  • 11 zeigt die Anordnung nach dem Entfernen der strukturierten Hartmaskenschicht 31. Ausgehend von dieser Anordnung wird der Halbleiterkörper 1 – vorliegend ausschließlich im Bereich der ersten Halbleiterzone 11 – vorderseitig mit einer Oxidschicht 15 versehen, die vorzugsweise durch thermische Oxidation des Materials des Halbleiterkörpers 1 erzeugt wird, was im Ergebnis in 12 gezeigt ist. Alternativ oder zusätzlich zu einer Oxidation des Halbleiterkörpers 1 kann die Oxidschicht 15 auch auf dem Halbleiterkörper 1 abgeschieden werden. Anstelle einer einfachen Oxidschicht 15 kann beispielsweise auch eine Oxidschicht gefolgt von einer weiteren Isolatorschicht, beispielsweise einer Nitridschicht, oder ein Schichtsystem mit mehr als einer Oxidschicht 15 und/oder mehr als einer weiteren Isolatorschicht vorgesehen werden.
  • Entscheidend ist, dass die Oxidschicht 15 zumindest im Bereich der Gräben 14 gebildet wird. Bei dem vorliegenden Aus führungsbeispiel ist die Oxidschicht 15 als geschlossene und zusammenhängende Schicht ausgebildet.
  • Nach der Herstellung der Oxidschicht 15 wird auf der Anordnung vorderseitig eine Schicht 13 aus Polysilizium abgeschieden, die sich in die Gräben 14 gemäß 12 hinein erstreckt und deren Abschnitte 13a, 13b die Source-Elektroden des herzustellenden Bauelements gemäß 5 bilden. 13 zeigt die Anordnung nach der Abscheidung der Polysiliziumschicht 13.
  • Da für das herzustellende Bauelement nur die Abschnitte 13a, 13b der Polysiliziumschicht 13 sowie Abschnitte 15a, 15b der Oxidschicht 15, die die Abschnitte 13a, 13b gegenüber der Epitaxieschicht 11 isolieren, relevant sind, werden die irrelevanten Abschnitte der Polysiliziumschicht 13 und der Oxidschicht 15 durch vorderseitiges Rückätzen und Planarisieren der Anordnung entfernt, so dass die Epitaxieschicht 11 an ihrer Vorderseite 11a abschnittsweise frei liegt.
  • Falls auf der Oxidschicht 15 eine weitere optionale Isolatorschicht, beispielsweise die o.g. Nitridschicht, vorgesehen ist, so ist diese zumindest in den Gräben 14 zwischen der Oxidschicht 15 und der Polysiliziumschicht 13 angeordnet. Außerdem ist zwischen der Polysiliziumschicht 13 und der weiteren Isolatorschicht vorzugsweise noch eine zusätzliche Oxidschicht vorgesehen, sofern es sich bei der weiteren Isolatorschicht nicht bereits um eine Oxidschicht handelt.
  • Beim Rückätzen werden die Abschnitte 13a, 13b der Polysiliziumschicht 13 bis unter das Niveau der Vorderseite 11a der Epitaxieschicht 11 zurückgeätzt, so dass das Bauelement oberhalb der Abschnitte 13a, 13b angeordnete Gräben 14 aufweist.
  • Nach dem Rückätzen und Planarisieren der Polysiliziumschicht 13 und der Oxidschicht 15 werden vorderseitig eine geschlos sene Oxidschicht 16 und eine geschlossene Nitridschicht 17 abgeschieden.
  • Auf die Nitridschicht 17 wiederum wird eine Fotolackschicht 33 aufgebracht und derart strukturiert, dass sie oberhalb der von der Polysiliziumschicht 13 verbliebenen Abschnitte 13a, 13b sowie im Randbereich 1b des Bauelements Öffnungen aufweist, während die zwischen benachbarten Abschnitten 13a, 13b angeordneten Abschnitte der Epitaxieschicht 11 und der Oxidschicht 15 abgedeckt werden. Unter Verwendung dieser derart strukturierten Fotolackschicht 33 wird nun die Nitridschicht 17 z.B. mittels einer anisotropen Plasmaätzung oder mittels einer naßchemischen Ätzung strukturiert, während die Oxidschicht 16 im Wesentlichen unverändert bleibt, was im Ergebnis in 14 gezeigt ist.
  • Anschließend wird das Halbleitermaterial an der Vorderseite vorzugsweise thermisch oxidiert, so dass in den Randbereichen 1b des Bauelements sowie im oberen Bereich der Gräben 14 eine Oxidschicht 18a entsteht. Allerdings ist die Oxidschicht 18a oberhalb der von der Nitridschicht 17 verbliebenen Abschnitte 17a ausgespart, da diese verhindern, dass zur thermischen Oxidation erforderlicher Sauerstoff mit dem Halbleitermaterial in Kontakt kommt. 15 zeigt die Anordnung nach Herstellung der thermischen Oxidschicht 18a.
  • Danach wird die Nitridschicht 17 vorzugsweise vollständig entfernt. Jetzt werden für die Herstellung der Body-Zone 29 gemäß 5 p-dotierende Dotierstoffe 19 vorderseitig in die Epitaxieschicht 11 implantiert. Die Oxidschichten 18a und 15a, 15b wirken dabei als Maske, so dass die Dotierstoffe 19 nur im Bereich zwischen den Abschnitten 13a, 13b in die Epitaxieschicht 11 eindringen können.
  • Bei der Implantation der Dotierstoffe 19 wirkt der unterhalb der verbliebenen Abschnitte 17a der Nitridschicht 17 angeordnete Abschnitt der Oxidschicht 16 als Streuoxid, durch das eine Gitterführung (Channeling) während der Implantation vermieden wird, so dass ein homogenes Implantationsgebiet entsteht. 16 zeigt das Bauelement nach der Implantation der Dotierstoffe 19.
  • Nach der Implantation werden die freiliegenden Abschnitte der Streuoxidschicht 16 durch vorderseitiges Ätzen der Anordnung entfernt, so dass die Epitaxieschicht 11 oberhalb des Implantationsgebietes freiliegt. Dabei wird auch die Oxidschicht 18a in ihrer Dicke wenigstens um die Dicke der Streuoxidschicht 16 reduziert, was im Ergebnis in 17 gezeigt ist.
  • Durch das Entfernen der Streuoxidschicht 16 oberhalb des Implantationsgebiets liegt die Epitaxieschicht 11 abschnittweise frei und kann dort selektiv gegenüber den Oxidschichten 18a und 15 zurückgeätzt werden, so dass vorderseitige Abschnitte 15c der Oxidschicht 15 die Epitaxieschicht 11 überragen, was im Ergebnis in 18 gezeigt ist.
  • Auf die Anordnung gemäß 18 wird vorderseitig eine Oxidschicht aufgebracht und danach ätztechnisch, z. B. durch anisotrope und gegenüber der Epitaxieschicht selektiven Plasmaätzung, entfernt. Bei dieser Oxidschicht kann es sich beispielsweise um eine TEOS-Oxidschicht (TEOS = Tetraethyl-Orthosilikat, Si(OC2H5)4) handeln. Alternativ dazu kann diese Oxidschicht auch durch eine vorderseitige thermische Oxidation des Halbleiterkörpers erzeugt werden. Durch Abschattungseffekte, die von den die Epitaxieschicht 11 vorderseitig überragenden Abschnitten 15c der Oxidschicht 15 herrühren, verbleiben nach dem Rückätzen der TEOS-Schicht Abschnitte 20a der TEOS-Schicht, die sowohl an die Abschnitte 15c der Oxidschicht 15 als auch an die Epitaxieschicht 11 angrenzen. Die Lage der von der TEOS-Schicht verbliebenen Abschnitte 20a ist aus 19 ersichtlich.
  • Die Abschnitte 20a bilden zusammen mit der Oxidschicht 18a sowie mit den Abschnitten 15c der Oxidschicht 15 eine Maske für einen nachfolgenden Ätzschicht, bei dem mittels selektiver Ätzung der Epitaxieschicht 11 gegenüber den Abschnitten 18a, 15c und 20a zwischen benachbarten Abschnitten 13a, 13b in der Epitaxieschicht 11 ein Graben 21 erzeugt wird.
  • In diesem Graben 21 werden später das Gate-Oxid und die Gate-Elektrode hergestellt. Aus 20, die die Anordnung nach Herstellung des Grabens 21 zeigt, ist ersichtlich, dass unterhalb der Abschnitte 20a der TEOS-Oxidschicht Abschnitte der Epitaxieschicht 11 verbleiben, in denen sich Dotierstoffe 19 zur Herstellung der Bodyzone 29 gemäß 5 befinden.
  • Um zu vermeiden, dass bei dem fertigen Bauelement an scharfen Kanten des Grabens 21 Feldspitzen auftreten, können diese optional verrundet werden. Hierzu wird das Bauelement in einem ROX-Prozess (ROX = Rundungsoxidation) vorderseitig oxidiert und die erzeugte Oxidschicht ätztechnisch wieder entfernt.
  • Unabhängig davon, ob ein derartiger Verrundungsprozess vorgesehen ist, wird in dem Graben 21 eine Gate-Oxidschicht 22 erzeugt. Die Herstellung der Gate-Oxidschicht 22 erfolgt vorzugsweise durch thermische Oxidation der Epitaxieschicht 11 im Bereich der Oberfläche des Grabens 21. Anstelle oder zusätzlich zu einer thermischen Oxidation der Epitaxieschicht 11 kann auch eine Oxidschicht, z. B. aus Siliziumdioxid, und/oder ein nitridiertes Oxid und/oder ein metallisches Oxid auf der Vorderseite 1a abgeschieden werden.
  • Das thermische Budget zu Herstellung einer durch thermische Oxidation hergestellten Oxidschicht 22 kann außerdem dazu verwendet werden, die Dotierstoffe 19 gemäß 20 auszutreiben, so dass die in 21 dargestellte, p-dotierte Body-Zone 29 entsteht. Alternativ oder zusätzlich dazu kann das Austreiben der Dotierstoffe 19 bereits im Rahmen einer ther mischen Oxidation bei der Herstellung der Spacer-Schicht 20a gemäß 20 erfolgen.
  • Nach der Herstellung der Gate-Oxidschicht 22 wird auf die Anordnung vorderseitig eine Polysiliziumschicht 23 aufgebracht, die sich in den Graben 21 hinein erstreckt und das Gate-Oxid 22 kontaktiert. Der in dem Graben 21 befindliche Abschnitt 23a der Polysiliziumschicht 23 bildet die Gate-Elektrode 23a des herzustellenden MOSFETs gemäß 5.
  • Danach wird die Polysiliziumschicht 23 selektiv gegenüber den Oxidschichten 18a, 15 und 20a derart zurückgeätzt, dass so dass ihr Abschnitt 23a im Graben 21 zurückbleibt. 22 zeigt das Bauelement nach dem Abscheiden der Polysiliziumschicht 23 und 23 nach der Rückätzung dieser Polysiliziumschicht 23.
  • Auf der Vorderseite 1a der Anordnung gemäß 24 wird eine dünne Streuschicht, beispielsweise eine Oxidschicht oder eine Nitridschicht, abgeschieden. Alternativ oder zusätzlich kann die Streuschicht auch durch thermische Oxidation zumindest der Body-Zonen 29 erzeugt werden. Durch die Streuschicht hindurch erfolgt die Implantation zur Herstellung der Source-Zonen 24. Die Oxidschichten 18a und 15 sind wesentlich dicker gewählt als die Streuoxidschicht und können daher als Maske für die Implantation zur Herstellung der Source-Zonen 24 verwendet werden. Die Oxidschichten 18a und 15 sind so dick gewählt, dass sie bei der Implantation von den Dotierstoffen zur Herstellung der Source-Zonen 24 nicht durchdrungen werden. Aus 25 ist ersichtlich, dass die Source-Zonen 23 vorderseitig bis an die Oberfläche des Halbleiterbauelements reichen.
  • Wie in 26 gezeigt ist, werden danach auf die Vorderseite 1a gemäß 25 eine Schicht 18b aus undotiertem Silikatglas (USG) sowie eine Schicht 18c, beispielsweise aus Bor-Phosphor-Silikat-Glas (BPSG) oder aus Phosphor-Silikat-Glas (PSG), aufgebracht. Anschließend wird die Anordnung vorderseitig planarisiert und die USG-Schicht 18b und die BPSG- bzw. (PSG-)Schicht 18c mittels eines thermischen Schrittes verdichtet und miteinander verbunden, was im Ergebnis in 26 gezeigt ist. Das Planarisieren und der thermische Schritt können dabei in beliebiger Reihenfolge aufgeführt werden.
  • Auf diese Anordnung wird vorderseitig eine Fotolackschicht 34 aufgebracht und oberhalb der Abschnitte 13a, 13b sowie oberhalb zumindest eines Abschnitts der Source-Zone 24 und oberhalb zumindest eines Abschnitts der Body-Zone 29 geöffnet. Die derart strukturierte Fotolackschicht 34 wird als Maske zur ätztechnischen Herstellung von Gräben 27 verwendet. Als Ätzverfahren hierzu eignet sich beispielsweise anisotrope und gegenüber der Fotolackschicht 34 selektive Plasmaätzung. Ebenso könnte die Ätzung auch zunächst mittels einer isotropen Plasmaätzung gefolgt von einer anisotropen Plasmaätzung erfolgen. Abschließend kann noch eine optionale nasschemische Ätzung zur Verrundung von Kanten vorgenommen werden.
  • Die Gräben 27 erstrecken sich dabei bis zu den Abschnitten 13a, 13b sowie bis zu den Body-Zonen 29 und den Source-Zonen 24, wobei die Body-Zonen 29 und die Source-Zonen 24 jeweils bis an die Seitenwand eines der Gräben 27 heranreichen, so dass die Gräben 27 und die Body-Zonen 29 jeweils eine gemeinsame Grenzfläche aufweisen, was aus 27 ersichtlich ist.
  • Ausgehend von der Anordnung gemäß 27 wird die strukturierte Fotolackschicht 34 entfernt. Danach wird auf die Vorderseite eine Streuoxidschicht aufgebracht und die Dotierstoffe zur Herstellung der p-Kontaktzonen 28 in die Body-Zone 29 implantiert. Die Implantation erfolgt dabei über die gemeinsamen Grenzflächen, d.h. über die Seitenwände und/oder über die Böden der Gräben 27.
  • Bei der Implantation wirken die BPSG-Schicht 18c, die USG-Schicht 18b sowie die Oxidschichten 18a und 15a, 15b als Maske, so dass die zur Herstellung der p-Kontaktzonen 28 verwendeten Dotierstoffe nur in die Body-Zonen 29 und die Source-Zonen 24, jedoch nicht in die anderen Abschnitte der Epitaxieschicht 11 eindringen können.
  • Die Implantation der Dotierstoffe zur Herstellung der p-Kontaktzonen 28 kann dabei parallel oder auch unter einem vorgegebenen Winkel zur vertikalen Richtung v erfolgen. Insbesondere können die Dotierstoffe derart implantiert werden, dass die p-Kontaktzone 28 des fertigen Bauelements – wie in 5 gezeigt – von der Source-Zone 24 beabstandet ist, als auch derart, dass sie – wie in 29 gezeigt, unmittelbar an die Source-Zone 24 angrenzt.
  • Nach der Implantation der Dotierstoffe zur Herstellung der p-Kontaktzonen 28 wird die Streuoxidschicht wieder entfernt und die Dotierstoffe zur Herstellung der p-Kontaktzonen 28 mittels eines RTP-Schrittes (RTP = rapid thermal processing) aktiviert, indem das Bauelement kurzzeitig auf eine vorgegebene Temperatur gebracht wird. 28 zeigt die Anordnung nach der Herstellung der p-Kontaktzonen 28.
  • Darauf folgend wird auf das Bauelement vorderseitig eine Metallisierungsschicht 30 aufgebracht, die sich in die Gräben 27 gemäß 28 hinein erstreckt und die die Abschnitte 13a, 13b sowie die Source-Zonen 24 und die p-Kontaktzonen 28 kontaktiert, was im Ergebnis in 29 gezeigt ist. Soweit erforderlich kann die Source-Metallisierung 30 nach ihrer Herstellung noch strukturiert werden.
  • 30 zeigt einen Vertikalschnitt durch einen erfindungsgemäßen MOSFET, der einen Zellbereich 51 und einen den Zellbereich 51 in lateraler Richtung umgebenden Randbereich 52 aufweist. Im Zellbereich 51 sind die Body-Zonen 29 mittels Kontaktzonen 29 an die Source-Metallisierung 30 angeschlossen.
  • Die Erfindung wurde vorangehend anhand der in den 5 bis 30 gezeigten Bauelemente und Verfahrensschritte beispielhaft erläutert. In entsprechender Weise können jedoch nicht nur auf MOSFETs sondern auch auf andere durch Feldeffekt steuerbare Halbleiterbauelemente derartige Strukturen oder Teilstrukturen aufweisen. Insbesondere können einzelne Schritte oder Schrittfolgen des erfindungsgemäßen Verfahrens zur Herstellung bestimmter Komponenten des herzustellenden Bauelementes auf die Herstellung den bestimmten Komponenten entsprechenden Komponenten anderer Bauelemente eingesetzt werden.
  • Außerdem bezieht sich die Erfindung nicht nur auf die Dotierungen der aufgezeigten Bauelemente, sondern auch auf komplementäre Bauelemente, bei denen anstelle von p-Dotierungen n-Dotierungen und anstelle von n-Dotierungen p-Dotierungen vorgesehen sind.
    • 1
    Halbleiterkörper
    1a
    Vorderseite des Halbleiterbauelements
    1b
    Rand des Halbleiterbauelements
    11
    Epitaxieschicht
    11a
    Vorderseite der Epitaxieschicht
    12
    Substrat (Drain-Zone)
    13
    Polysilizium
    13a
    Source-Elektrode (Feldelektrode)
    13b
    Source-Elektrode (Feldelektrode)
    14
    Graben
    15
    Erste Dielektrikumsschicht, Oxidschicht
    15a
    Abschnitt der ersten dielektrischen Schicht
    16
    Streuoxid
    17
    Nitridschicht
    17
    Abschnitt der Nitridschicht
    18
    Dielektrikumsschicht, Oxidschicht
    18a
    Teilschicht der Dielektrikumsschicht 18
    18b
    Teilschicht der Dielektrikumsschicht 18 (USG)
    18c
    Teilschicht der Dielektrikumsschicht 18 (BPSG)
    19
    Dotierstoff
    20
    Zweite Dielektrikumsschicht, Oxidschicht
    20a
    Abschnitt der zweiten Dielektrikumsschicht
    21
    Graben
    22
    Dritte Dielektrikumsschicht, Gate-Oxid
    23
    Polysilizium
    23a
    Steuerelektrode (Gate-Elektrode)
    23b
    Steuerelektrode (Gate-Elektrode)
    23c
    Steuerelektrode (Gate-Elektrode)
    24
    Source-Zone
    27
    Kontaktloch
    28
    p-Kontakt
    29
    Bodyzone (ausdiffundierte Dotierstoffe)
    30
    Source-Metallisierung
    30a
    Abschnitt der Source-Metallisierung
    31
    Hartmaske
    32
    Fotolack
    33
    Fotolack
    34
    Fotolack
    40
    Drain-Metallisierung
    51
    Zellbereich
    52
    Randbereich
    r
    laterale Richtung
    v
    vertikalen Richtung

Claims (15)

  1. Durch Feldeffekt steuerbares Halbleiterbauelement mit einem Halbleiterkörper (1), der eine Body-Zone (29) von einem ersten Leitungstyp (p) und eine Kontaktzone (28) vom ersten Leitungstyp (p) aufweist, die stärker dotiert ist als die Body-Zone (29), sowie eine Source-Zone (24) von einem zum ersten Leitungstyp (p) komplementären zweiten Leitungstyp (n), die in der vertikalen Richtung (v) des Bauelements zumindest abschnittweise zwischen einer Vorderseite (1a) des Bauelements (1) und der Kontaktzone (28) angeordnet ist, wobei eine Source-Metallisierung (30) die Source-Zone (24) und die Kontaktzone (28) kontaktiert.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Source-Zone (24) und die Kontaktzone (28) in einer vertikalen Richtung (r) des Halbleiterkörpers (1) voneinander beabstandet sind.
  3. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem sich ein Abschnitt (30a) der Source-Metallisierung (30) in einen Graben (27) des Halbleiterkörpers (1) hinein erstreckt, wobei die Source-Metallisierung (30) die Source-Zone (24) nur im Bereich der Seitenwand des Grabens (27) kontaktiert.
  4. Halbleiterbauelement nach Anspruch 3, bei dem sich der Kontaktbereich zwischen der Source-Zone (24) und dem Abschnitt (30a) der Source-Metallisierung (30) in einer zur vertikalen Richtung (v) senkrechten lateralen Richtung (r) höchstens so weit in Richtung des Abschnitts (30a) der Source-Metallisierung (30) erstreckt wie ein zwischen der Source-Zone (24) und der Body-Zone (29) ausgebildeter pn-Übergang.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der erste Leitungstyp n-leitend und der zweite Leitungstyp p-leitend oder umgekehrt der erste Leitungstyp p-leitend und der zweite Leitungstyp n-leitend ist.
  6. Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelements, das eine Steuerelektrode (23a, 23b) aufweist, mit folgenden Schritten: – Bereitstellen eines Halbleiterkörpers (1), der eine erste Halbleiterzone (11) aufweist und in dem eine erste Elektrode (13a) und eine zweite Elektrode (13b) beabstandet voneinander angeordnet sind, wobei zwischen der ersten Elektrode (13a) und der ersten Halbleiterzone (11) sowie zwischen der zweiten Elektrode (13b) und der ersten Halbleiterzone (11) jeweils ein Abschnitt (15a, 15b) einer ersten Dielektrikumsschicht (15) angeordnet ist, – Rückätzen des Halbleiterkörpers (1) von einer Vorderseite (1a) des Halbleiterkörpers (1) derart, dass Abschnitte (15c) der ersten Dielektrikumsschicht (15) die erste Halbleiterzone (11) vorderseitig überragen, – Abscheiden einer zweiten Dielektrikumsschicht (20) oberhalb der ersten Halbleiterzone (11), – Rückätzen der zweiten Dielektrikumsschicht (20) derart, dass die erste Halbleiterzone (11) an der Vorderseite (1a) zwischen der ersten Elektrode (13a) und der zweiten Elektrode (13b) abschnittweise freiliegt und dass Abschnitte (20a) der zweiten Dielektrikumsschicht (20) zurückbleiben, welche sowohl an die erste Halbleiterzone (11) als auch an die die erste Halbleiterzone (11) überragenden Abschnitte (15c) der ersten Dielektrikumsschicht (15) angrenzen, – Erzeugen eines ersten Grabens (21), der sich ausgehend von den freiliegenden Abschnitten der ersten Halbleiterzone (11) in den Halbleiterkörper (1) hinein erstreckt, – Erzeugen einer dritten Dielektrikumsschicht (22) an der Oberfläche des ersten Grabens (21), und – Füllen des ersten Grabens (21) mit einem elektrisch leitenden Material (23)
  7. Verfahren nach Anspruch 6, bei dem das Erzeugen des ersten Grabens (21) durch selektives Ätzen des Halbleiterkörpers (1) gegenüber den zurückgebliebenen Abschnitten (20a) der zweiten Dielektrikumsschicht (20) erfolgt.
  8. Verfahren nach Anspruch 6 oder 7, bei dem eine Body-Zone (29) von einem ersten Leitungstyp (p) durch vorderseitige strukturierte Implantation von Dotierstoffen (19) in die erste Halbleiterzone (11) und nachfolgende Ausdiffussion der Dotierstoffe (19) hergestellt wird, wobei die strukturierte Implantation der Dotierstoffe (19) unter Verwendung einer Maske (18a) erfolgt, die zumindest teilweise in dem fertigen Bauelement verbleibt.
  9. Verfahren nach Anspruch 8, bei dem eine an der Vorderseite (1a) des Halbleiterkörpers (1) angeordnete Source-Zone (24) von einem zum ersten Leitungstyp (p) komplementären zweiten Leitungstyp (n) durch vorderseitige strukturierte Implantation von Dotierstoffen in die Bodyzone (29) hergestellt wird, wobei die strukturierte Implantation der Dotierstoffe unter Verwendung einer Maske (18a, 18b, 18c, 15) erfolgt, die zumindest teilweise in dem fertigen Bauelement verbleibt.
  10. Verfahren nach Anspruch 8 oder 9, bei dem ausgehend von der Vorderseite (1a) des Halbleiterkörpers (1) ein zweiter Graben (27) erzeugt wird, der mit der Body-Zone (29) eine gemeinsame Grenzfläche aufweist.
  11. Verfahren nach Anspruch 10, bei dem durch Einbringen von Dotierstoffen in einen Abschnitt der Body-Zone (29) eine Kontaktzone (28) vom ersten Leitungstyp (p+) erzeugt wird, die eine höhere Dotierstoffkonzentration aufweist als der verbleibende Abschnitt der Body-Zone (29).
  12. Verfahren nach Anspruch 11, bei dem sich die Kontaktzone (28) bis zur Oberfläche des zweiten Grabens (27) erstreckt.
  13. Verfahren nach Anspruch 12, bei dem der zweite Graben (27) mit elektrisch leitendem Material (30) gefüllt wird.
  14. Verfahren nach Anspruch 13, bei dem das elektrisch leitendem Material (30) ein Metall ist.
  15. Verfahren nach einem der Ansprüche 8 bis 14, bei dem der erste Leitungstyp n-leitend und der zweite Leitungstyp gleitend oder umgekehrt der erste Leitungstyp p-leitend und der zweite Leitungstyp n-leitend ist.
DE102006049043A 2006-10-18 2006-10-18 Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung Active DE102006049043B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006049043A DE102006049043B4 (de) 2006-10-18 2006-10-18 Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006049043A DE102006049043B4 (de) 2006-10-18 2006-10-18 Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006049043A1 true DE102006049043A1 (de) 2008-04-24
DE102006049043B4 DE102006049043B4 (de) 2011-03-17

Family

ID=39198357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006049043A Active DE102006049043B4 (de) 2006-10-18 2006-10-18 Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102006049043B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111766B2 (en) 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19905421A1 (de) * 1999-02-10 2000-08-24 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit reduzierter Millerkapazität
US20020115257A1 (en) * 2001-02-19 2002-08-22 Hitachi, Ltd. Insulated gate type semiconductor device and method for fabricating the same
US6445035B1 (en) * 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US6649975B2 (en) * 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE102004009083A1 (de) * 2004-02-25 2005-09-22 Infineon Technologies Ag MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19905421A1 (de) * 1999-02-10 2000-08-24 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit reduzierter Millerkapazität
US6445035B1 (en) * 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US6649975B2 (en) * 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US20020115257A1 (en) * 2001-02-19 2002-08-22 Hitachi, Ltd. Insulated gate type semiconductor device and method for fabricating the same
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE102004009083A1 (de) * 2004-02-25 2005-09-22 Infineon Technologies Ag MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111766B2 (en) 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
US9324817B2 (en) 2013-09-24 2016-04-26 Infineon Technologies Austria Ag Method for forming a transistor device having a field electrode

Also Published As

Publication number Publication date
DE102006049043B4 (de) 2011-03-17

Similar Documents

Publication Publication Date Title
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102005009023B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
DE112007002971T5 (de) Aufbau und Verfahren zum Ausbilden eines planaren Schottky-Kontakts
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112006003618T5 (de) Leistungsvorrichtung unter Nutzung der chemisch-mechanischen Planarisierung
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110703

R082 Change of representative