DE69434643T2 - Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes - Google Patents

Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes Download PDF

Info

Publication number
DE69434643T2
DE69434643T2 DE69434643T DE69434643T DE69434643T2 DE 69434643 T2 DE69434643 T2 DE 69434643T2 DE 69434643 T DE69434643 T DE 69434643T DE 69434643 T DE69434643 T DE 69434643T DE 69434643 T2 DE69434643 T2 DE 69434643T2
Authority
DE
Germany
Prior art keywords
monocrystalline
layer
region
area
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69434643T
Other languages
English (en)
Other versions
DE69434643D1 (de
Inventor
Fwu-Iuan San Jose Hshieh
Mike Cupertino Chang
Jun Wei Saratoga Chen
King Atherton Owyang
Dorman C. San Ramon Pitzer
Jan Saratoga van der Linde
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE69434643D1 publication Critical patent/DE69434643D1/de
Application granted granted Critical
Publication of DE69434643T2 publication Critical patent/DE69434643T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Erfindung betrifft die Struktur und die Herstellung von Halbleiterbausteinen, und im Besonderen betrifft sie Leistungs-MOSFETs und zugeordnete Abschlussstrukturen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Leistungs-MOSFET-Vorrichtungen werden in Anwendungen wie etwa elektrischen Systemen von Kraftfahrzeugen, Stromversorgungseinheiten und Power Management-Anwendungen eingesetzt. Die Abbildung aus 1 veranschaulicht eine typische bzw. kennzeichnende Struktur für einen N-Kanal-Leistungs-MOSFET. Eine über einem N+ Siliziumsubstrat 2 ausgebildete N– epitaxiale Siliziumschicht 1 weist tiefe P+ Regionen bzw. Bereiche 3 und 4, P Körperregionen 5 und 6 und N+ Source-Regionen 7 und 8 für zwei MOSFET-Zellen in der Vorrichtung auf. Eine kontinuierliche bzw. ununterbrochene Source-Körper-Elektrode 12 erstreckt sich über bestimmte Oberflächenabschnitte der epitaxialen Schicht 1.
  • Der N– Drain-Anschluss für beide Zellen wird durch den Abschnitt der N– Epitaxialschicht 1 gebildet, der sich zu der oberen Halbleiteroberfläche aus 1 erstreckt. Eine Drain-Elektrode (nicht separat abgebildet) ist an der Boden bzw. der Unterseite des N+ Substrats 2 bereitgestellt. Eine isolierte Gate-Struktur, welche Gate-Oxid 16 und Gate-Polysilizium 18 umfasst, überlagert die Kanal- und Drain-Abschnitte des Körpers.
  • Für die Herstellung von Leistungs-MOSFET-Vorrichtungen wird eine Vielzahl von verschiedenen Verfahren eingesetzt. Diese Herstellungsverfahren setzen für gewöhnlich eine tiefe Diffusion ein. Zum Beispiel weist in einem Verfahren, das in der britischen Patentschrift 2.033.6548A an Lidlow et al offenbart wird, eine tiefe P-Region eine Tiefe von ungefähr 4 μm auf, und eine P-Körperregion weist eine Tiefe von ungefähr 3 μm auf.
  • Eine im Handel erhältlicher Leistungs-MOSFET ist das Modell SMP60N05, das von Siliconix Inc. hergestellt wird. Die Vorrichtung SMP60N05 weist einen spezifischen Einschaltwiderstand von 3,5 Milliohm/cm3 auf. Die zur Herstellung des Produkts SMP60N05 verwendete Technologie erreicht Übergangstiefen von 2,5 bis 5,0 μm für die P Körperregion, von 5,0 bis 6,0 μm für die P+ Körperkontaktzone und von 0,5 bis 1,0 μm für die N+ Source-Regionen.
  • Ein weiterer MOSFET und dessen Herstellungsverfahren werden in EP492991 offenbart.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung gemäß den gegenständlichen Ansprüchen 1, 17 und 26 sieht eine einzigartige Abschlussstruktur für einen Leistungs-MOSFET vor, erzeugt aus einem monokristallinen Halbleiterkörper, der in einen aktiven Hauptbereich und einen peripheren Abschlussbereich unterteilt ist.
  • Gemäß einem ersten Aspekt der Erfindung überlagert eine erste isolierende Schicht mit einer im Wesentlichen einheitlichen Dicke die aktiven und Abschlussbereiche. Die Dicke der ersten isolierenden Schicht liegt vorzugsweise im Bereich von 100 bis 1000 Angström (1 μm = 104 Å). Die erste isolierende Schicht bildet das Gate-Dielektrikum für den Leistungs-MOSFET.
  • Ein peripheres polykristallines Halbleitersegment ist über der ersten isolierenden Schicht über dem Abschlussbereich angeordnet. Eine zweite isolierende Schicht überlagert das periphere polykristalline Segment. Eine Source-Elektrode für den MOSFET berührt den aktiven Bereich. Ein Abschlussabschnitt der Source-Elektrode berührt zudem den Abschlussbereich und das periphere polykristalline Segment. Die Kombination aus dem Source-Elektroden-Abschlussabschnitt, dem peripheren polykristallinen Segment und einem Feldring, der entlang dem peripheren polykristallinen Segment unterhalb der ersten isolierenden Schicht verläuft, bildet eine Feldplatte, welche die MOSFET-Leistung dadurch verbessert, dass sie das Auftreten von unerwünschten Felder mit hoher Elektrizität verhindert.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Paar lateral getrennter polykristalliner Halbleitersegmente an der ersten isolierenden Schicht über dem Abschlussbereich angeordnet. Die zweite isolierende Schicht überlagert die beiden polykristallinen Segmente. Wie gemäß dem ersten Aspekt der vorliegenden Erfindung berührt die Source-Elektrode den aktiven Bereich, den Abschlussbereich und eines der polykristallinen Segmente.
  • Das andere polykristalline Segment erstreckt sich über ein Ritzliniensegment des Abschlussbereichs, wo der Halbleiterkörper in getrennte Halbleiterscheiben geschnitten wird. Es ist von Bedeutung, dass die Abschlussstruktur einen besonderen metallischen Abschnitt aufweist, der das zweite polykristalline Segment berührt. Während dem Vorgang zum Zerschneiden der Halbleiterscheiben werden das zweite polykristalline Segment und der darüber liegende besondere metallische Abschnitt elektrisch mit dem Halbleiterkörper kurzgeschlossen. Dies ermöglicht es, dass der besondere metallische Abschnitt in Kombination mit dem zweiten polykristallinen Segment das Potenzial an der äußeren Peripherie des MOSFET ausgleicht und dadurch die Wahrscheinlichkeit für eine Fehlfunktion reduziert.
  • In den ersten beiden Aspekten der vorliegenden Erfindung überlagert ein polykristalliner Halbleiter-Hauptabschnitt die erste isolierende Schicht großteils über dem aktiven Bereich, und wobei der Abschnitt die Gate-Elektrode für den MOSFET berührt. Ein dritter Aspekt der vorliegenden Erfindung betrifft die Zentrierung der Struktur um den polykristallinen Hauptabschnitt, den besonderen metallischen Abschnitt und das polykristalline Segment, das unter dem besonderen metallischen Abschnitt liegt. Die Struktur ist für eine umfassende Vielzahl von MOSFET-Anwendungen nützlich, einschließlich von Vorrichtungen mit einer Isolierung durch Gräben.
  • Die Erfindung sieht ein optimiertes Verfahren zur Herstellung der vorliegenden MOSFET-Struktur gemäß den gegenständlichen Ansprüchen 1 und 26 dar. Ein wichtiges Merkmal des Fertigungsverfahrens dreht sich um das Verfahren, das eingesetzt wird, um eine nicht-monokristalline Halbleiterschicht in Abschnitte zu unterteilen, die dem polykristallinen Abschnitt und den Segmenten entsprechen, die vorstehend im Text beschrieben worden sind. Anfänglich wird die nicht-monokristalline Schicht auf der ersten isolierenden Schicht abgeschieden. Die nicht-monokristalline Schicht wird danach mit Muster versehen, so dass ein nicht-monokristalliner Hauptabschnitt und ein peripherer nicht-monokristalliner Abschnitt erzeugt werden. Der nicht-monokristalline Hauptabschnitt, der dem oben genannten polykristallinen Hauptabschnitt entspricht, liegt größtenteils über dem aktiven Bereich. Der periphere nicht-monokristalline Abschnitt liegt über dem Abschlussbereich.
  • Eine zweite isolierende Schicht wird über den nicht-monokristallinen Abschnitten ausgebildet. Eine metallische Schicht wird abgeschieden und mit Muster versehen, um die Source- und Gate-Elektroden zu erzeugen und optional den besonderen metallischen Abschnitt. Ein Ätzschritt, der für gewöhnlich als Defreckle-Ätzvorgang bezeichnet wird, wird danach ausgeführt, um den peripheren polykristallinen Abschnitt in erste und zweite nicht-monokristalline Segmente zu unterteilen, welche den ersten und zweiten peripheren polykristallinen Segmenten entsprechen.
  • Die nicht-monokristalline Schicht besteht vorzugsweise aus in polykristalliner Form abgeschiedenem Silizium. Die nicht-monokristalline Schicht kann aber auch in amorpher Form abgeschieden werden. Im letzteren Fall transformieren die normalen Erhitzungsoperationen, die während der MOSFET-Herstellung vorhanden sind, das amorphe Silizium in Polysilizium.
  • Für die Herstellung der verschiedenen vorstehend beschriebenen Schichten und Regionen sind lediglich vier Maskierungsschritte erforderlich. Ein abschließender Passivierungs-Maskierungsschritt erhöht die Anzahl der Maskierungsschritte auf insgesamt sehr wenige fünf Schritte. Folglich ist das erfindungsgemäße Herstellungsverfahren sehr effizient.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 eine strukturelle Querschnittsansicht eines allgemeinen N-Kanal-Leistungs-MOSFET;
  • die 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J, 2L und 2M strukturelle Querschnittsansichten, welche Phasen bzw. Stufen der Herstellung einer N-Kanal-Leistungs-MOSFET-Vorrichtung und einer zugeordneten Abschlussstruktur gemäß der vorliegenden Erfindung darstellen;
  • 3 eine strukturelle Querschnittsansicht einer Variation der Struktur aus 2M;
  • die 4A und 4B Draufsichten für entsprechende Konfigurationen der Polysilizium- und Metallschichten in der Struktur aus 2M; wobei die Abbildung aus 2M in den 4A und 4B durch eine Ebene A-A dargestellt ist;
  • 5 eine strukturelle Querschnittsansicht für die äußere Kontur der Verarmungsregion in einer Abschlussstruktur gemäß der vorliegenden Erfindung, mit einer Feldplatte in einem umgekehrt vorbelasteten Zustand;
  • 6 eine strukturelle Querschnittsansicht für die äußere Kontur der Verarmungsregion in einer Abschlussstruktur, wobei keine Feldplatte verwendet wird;
  • die 7A und 7B strukturelle Querschnittsansichten der Stufen in einem alternativen Verfahren zur Vollendung der Herstellung eines Leistungs-MOSFET, beginnend mit einer Struktur, die der Struktur aus 2K entspricht, jedoch mit einer zusätzlichen ringförmigen Öffnung, die durch den äußeren BPSG-Abschnitt und das darunter liegende Oxid in dem Abschlussbereich bereitgestellt ist;
  • 8 eine strukturelle Querschnittsansicht einer Variation der Struktur aus 7B; und
  • 9 eine Draufsicht für eine Konfiguration der Metallschicht aus 7B; wobei die Abbildung aus 7B in 9 durch eine Ebene A-A dargestellt ist.
  • In den Zeichnungen und in der Beschreibung der bevorzugten Ausführungsbeispiele werden die gleichen Referenzzeichen für die gleichen oder ähnliche Elemente verwendet.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Gemäß den Lehren der vorliegenden Erfindung wird ein doppelt diffundierter vertikaler N-Kanal-Leistungs-MOSFET („DMOSFET") durch ein Verfahren hergestellt, das nur fünf Maskierungsschritte erfordert. Die DMOSFET-Vorrichtung besteht aus einer Gruppe von DMOS-Zellen, die lateral von einer Abschlussstruktur umgeben sind. Die Abbildungen der 2A bis 2M zeigen verschiedene Stufen in dem Herstellungsverfahren einer der äußeren DMOSFET-Zellen in Verbindung mit der Abschlussstruktur.
  • Die Herstellung der DMOSFET-Vorrichtung beginnt mit der Abscheidung einer leicht dotierten N– Silizium-Epitaxialschicht 2000 auf einem stark dotierten monokristallinen N– Siliziumsubstrat 2001, wie dies in der Abbildung aus 2A dargestellt ist. Die N– Epitaxialschicht 2000 ist, 5 bis 20 μm dick und weist eine Dotierkonzentration von 4E15 bis 4E16 Atomen/cm2 auf. Das N+ Substrat 2001 weist eine Dotierkonzentration von 2E19 bis 8E19 Atomen/cm3 auf. Obgleich das Substrat 2001 tatsächlich eine Dicke von etwa 500 μm aufweist, ist das Substrat 2001 hierin komprimiert dargestellt, um die Veranschaulichung zu erleichtern.
  • Der durch das Substrat 2000 und die Epitaxialschicht 2001 gebildete Halbleiterkörper besteht aus (a) einem aktiven Hauptbereich, in dem die DMOSFET-Zellen gebildet werden; und (b) einem peripheren Abschlussbereich, der den aktiven Bereich lateral einschließt. Die gestrichelte Linie A in den Zeichnungen bezeichnet die Unterteilung zwischen den aktiven und Abschlussbereichen, wobei der aktive Bereich auf der linken Seite liegt, und wobei der Abschlussbereich auf der rechten Seite liegt. Ein Ritzlinienabschnitt des Abschlussbereichs liegt rechts neben der gestrichelten Linie S in den Zeichnungen.
  • Eine dünne, elektrisch isolierende Gate-Schicht 2002 aus Siliziumdioxid wird thermisch entlang der gesamten oberen Oberfläche der Epitaxialschicht 2000 auf eine im Wesentlichen einheitliche Dicke gewachsen. Siehe dazu die Abbildung aus 2A. Das Gate-Oxid 2002 weist eine Dicke von 100 bis 1000 Angström auf (1 μm = 104 Å).
  • Eine Schicht aus polykristallinem Silizium („Polysilizium") wird auf dünnem Oxid 2002 bis auf eine Dicke zwischen 4000 und 5000 Angström (1 μm = 104 Å) abgeschieden. In einem ersten Maskierungsschritt wird die Polysiliziumschicht mit Muster versehen, indem bestimmte Abschnitte mit einem anisotropen Ätzmittel entfernt werden, wodurch die Polysiliziumabschnitte 2003A, 2003B und 2003C verbleiben, und wobei ferner ausgewählte Abschnitte des darunter liegenden dünnen Oxid 2002 frei gelegt werden. Siehe dazu 2B. Die Polysiliziumabschnitte 2003A und 2003B gelangen außerhalb der Ebene aus 2B zusammen, so dass ein einziger Polysilizium-Hauptabschnitt gebildet wird, der sich über dem aktiven Bereich befindet. Der periphere Polysiliziumabschnitt 2003C überlagert den Abschlussbereich und ist lateral in Form eines rings konfiguriert, der sich um den Polysilizium-Hauptabschnitt 2003A/2003B erstreckt.
  • Als Folge des Ätzschrittes wird eine Öffnung 2004 durch das Polysilizium über einem Teil des aktiven Bereichs gebildet, wo eine äußere DMOSFET-Zelle gebildet wird. Viele derartige Öffnungen 2004 außerhalb der Ebene aus 2B werden durch das Polysilizium über anderen Teilen des aktiven Bereichs gebildet, wo die anderen DMOSFET-Zellen gebildet werden. Ferner wird eine ringförmige Öffnung 2005 auch durch das Polysilizium über dem Abschlussbereich ausgebildet.
  • Wie dies in der Abbildung aus 2C dargestellt ist, wird eine leichte P– Körperionenimplantierung durch das dünne Oxid 2002 in die epitaxiale Schicht 2000 an den Öffnungen 2004 und 2005 vorgenommen. Verbleibende Polysiliziumabschnitte 2003A/2003B und 2003C fungieren als Implantationsmaske. Diese Implantierung wird für gewöhnlich mit Bor (in Form von B+) mit einer Energie von 40 bis 50 KeV vorgenommen und einer Dosierung von 1E13 bis 3E14 Ionen/cm2.
  • Das implantierte Bor wird in einer als Körperdiffusion bezeichneten Erhitzungsoperation tiefer in die epitaxiale Schicht 2000 getrieben. Siehe dazu 2D. Die Körperdiffusion wird 5 bis 120 Minuten lang bei 1050 bis 1200 °C ausgeführt, bis Bor 0,5 bis 2,0 μm in die epitaxiale Schicht 2000 diffundiert ist. Das implantierte Bor diffundiert ferner lateral 0,4 bis 1,6 μm unter Teile der Polysiliziumabschnitte 2003A bis 2003C. Das Bor bildet somit eine P– Körperregion 2006 und eine P– Ringregion 2007. Andere derartige P– Körperregionen 2006 werden gleichzeitig unterhalb den Öffnungen 2004 außerhalb der Ebene aus 2D gebildet. Die Ringregion 2007 umgibt lateral den ganzen aktiven Bereich des Halbleiterkörpers.
  • Alternativ kann eine Gruppe von lateral getrennten P– Regionen in der epitaxialen Schicht 2000 für eine Gruppe von inaktiven Zellen ausgebildet werden. Diese inaktiven Zellen sind in einer ringförmigen Reihe zwischen den aktiven Zellen und dem Polysiliziumring 2003C angeordnet.
  • Eine Oxidisierungsumgebung wird während einem Teil der Körperdiffusion verwendet. Folglich werden die Schichten 2008A, 2008B und 2008C aus Siliziumdioxid auf den frei liegenden oberen und seitlichen Oberflächen der Polysiliziumabschnitte 2003A – 2003C während der Körperdiffusion verwendet, unabhängig davon, ob die Struktur die Ringregion 2007 oder lateral getrennte P– Regionen für inaktive Zellen verwendet. Die Oxidschichten 2008A und 2008B werden außerhalb der Ebene aus 2E zusammengeführt.
  • Wie dies in der Abbildung aus 2E dargestellt ist, wird eine Schicht aus einem positiven Fotoresist bereitgestellt und folglich in einem zweiten Maskierungsschritt entwickelt, so dass lokale Sperrbereiche des Fotoresist gebildet werden. Das Fotoresist ist für gewöhnlich 1,5 μm dick. In dem aktiven Bereich wird dadurch ein Block 2009 Fotoresist in einem Teil jeder der Öffnungen 2004 ausgebildet, durch welche die leichte P– Körperimplantierung vorher vorgenommen worden ist. Der Rest jeder Öffnung 2004 bildet dadurch einen ringförmigen Abschnitt 2004A. In dem Abschlussbereich wird ein Block 2010 Fotoresist ausgebildet, so dass die Öffnung 2005 in dem Polysilizium vollständig abgedeckt wird. Der Fotoresistblock 2010 erstreckt sich ferner über die laterale Begrenzung der Öffnung 2005 hinaus über mindestens einen Teil der Polysiliziumabschnitte 2003B und 2003C, so dass jede fehlerhafte Ausrichtung der Fotoresistmaske in der Abbildung aus 2E nach links oder rechts nicht dazu führt, dass ein Teil der P– Ringregion 2007 frei gelegt wird.
  • Gemäß der Abbildung aus 2F wird eine folgende starke N-Source-Implantierung ausgeführt. Dieser Implantierungsschritt wird für gewöhnlich mit Arsen (in Form von AS+) bei einer Energie von 80 bis 150 KeV und einer Dosis von 5E15 bis 8E15 Ionen/cm2 ausgeführt. N+ Regionen 2011 werden dadurch unter den ringförmigen Öffnungen 2004A um Fotoresistblöcke 2009 in dem aktiven Bereich gebildet. Jede N+ Region 2011 weist bei einer Betrachtung von oben eine ringförmige Form auf. Die äußere und/oder innere Begrenzung der ringförmigen Form kann ein Polygon darstellen, wie etwa ein Hexagon, ein Rechteck, ein Oktagon oder eine lange, streifenähnliche rechteckige Form. Die inneren und äußeren Begrenzungen der ringförmigen N+ Regionen 2011 können bei einer Betrachtung von oben verschiedene geometrische Formen aufweisen. In der Abschlussregion wird unter der Öffnung 2005 keine N+ Region ausgebildet, da der Fotoresistblock 2010 die ganze Oberfläche des Oxids 2002 in der Öffnung 2005 abdeckt.
  • Die Fotoresistblöcke 2009 und 2010 werden in der Folge entfernt. Die N+ Regionen 2011 werden in einer Erhitzungsoperation, die als Source-Diffusion bezeichnet wird, weiter in die P-Regionen 2006 in dem aktiven Bereich getrieben. Siehe 2G. Die Source-Diffusion wird bei 900 bis 1000 °C 30 bis 60 Minuten lang ausgeführt, in einer Oxidierungsumgebung, bis die Regionen 2011 0,3 bis 0,7 μm nach unten diffundiert worden sind.
  • Nach der Source-Diffusion wird eine Schicht 2012 aus Borphosphorsilikat („BPSG") über der Struktur abgeschieden und geströmt, wie dies in der Abbildung aus 2G dargestellt ist. Die BPSG-Schicht 2012 weist eine Dicke von 1,2 bis 1,4 μm auf.
  • Bei Anwendungen mit flachem Übergang (0,1 bis 0,3 μm) kann auf die Source-Diffusion verzichtet werden. Die N+ Regionen 2011 verbleiben im Wesentlichen an den durch die N+ Region 2011 in der Abbildung aus 2F angezeigten Positionen. Das Arsen in den N+ Regionen 2011 wird während der BPSG-Strömung aktiviert.
  • Ein dritter Maskierungsschritt wird ausgeführt, um die Öffnungen 2013A, 2013B, 2013C, 2013D und 2013E in der BPSG-Schicht 2012 zu erzeugen, wodurch die BPSG-Abschnitte 2012A, 2012B, 2012C, 2012D, 2012E und 2012F verbleiben. Siehe dazu 2H. Viele weitere derartige Öffnungen 2013A werden durch die BPSG-Schicht 2012 in dem aktiven Bereich außerhalb der Ebene aus 2H ausgebildet. In ähnlicher Weise sind viele weitere derartige Öffnungen 2013B außerhalb der Ebene aus 2H vorgesehen.
  • Die BPSG-Abschnitte 2012A bis 2012C kommen außerhalb der Ebene aus 2H zusammen. Jede der Öffnungen 2013C bis 2013E stellt eine ringförmige Öffnung dar, welche den aktiven Bereich einschließt. Folglich handelt es sich bei den BSPG-Abschnitten 2012D bis 2012F um ringförmige Regionen, die lateral voneinander und von dem zusammengesetzten BPSG-Abschnitt 2012A/2012B/2012C getrennt sind.
  • Jede Öffnung 2013A liegt über einem Abschnitt des Oberflächenbereichs, der vorher von einem der Fotoresistblöcke 2009 bedeckt wurde, so dass nur ein innerer ringförmiger Abschnitt der darunter liegenden N+ Region 2011 frei liegt. Die Öffnung 2013C liegt über einem Abschnitt des vorher durch den Fotoresistblock 2010 bedeckten Oberflächenbereichs, so dass sich die BPSG-Region 2012D über einen Abschnitt der Oxidschicht 2002 in der Öffnung 2005 erstreckt und ferner nach oben und über einen Teil der Polysiliziumregion 2003C. Die Öffnungen 2013A und 2013C erstrecken sich durch die BPSG-schicht 2012 und die darunter liegende Gate-Oxid-Schicht 2002 nach unten bis zu der Oberseite der epitaxialen Schicht 2000.
  • Jede Öffnung 2012B erstreckt sich durch die BPSG-Schicht 2012 und die Oxidschicht 2008B nach unten zu der Oberseite des Polysiliziumabschnitts 2003B. Die Schicht 2008B ist in die Oxidabschnitte 2008B1 und 2008B2 aufgeteilt, die außerhalb der Ebene aus 2H zusammenkommen.
  • Die Öffnungen 2013D und 2013E erstrecken sich durch die BPSG-Schicht 2012 und die Oxidschicht 2008C nach unten zu der Oberseite des Polysiliziumabschnitts 2003C in dem Abschlussbereich. Auf diese Weise legen die Öffnungen 2013D und 2013E zwei separate Abschnitte eines ausgewählten Bereichs des Polysiliziumabschnitts 2003C frei. Da die Öffnungen 2013D und 2013 ringförmige Öffnungen darstellen, ist die Schicht 2008C in ringförmige Oxidabschnitte 2008C, 2008C2 und 2008C3 unterteilt, die lateral zueinander räumlich getrennt sind.
  • Wie dies in der Abbildung aus 2I dargestellt ist, wird eine starke P– Ionenimplantierung vorgenommen, um weiteren P– Dotierstoff in einen Teil jeder P– Region 2006 des aktiven Bereichs einzuführen und in einen Teil des P– Rings 2007 des Abschlussbereichs. Diese Implantierung wird für gewöhnlich mit Bor (in Form von B+) bei 40 – 60 KeV und 1E14 bis 1E15 Ionen/cm2 ausgeführt. Die Implantierung sieht einen besseren Oberflächenkontakt für später hinzugefügte Metallelektroden vor.
  • Das implantierte Bor wird in einer Erhitzungsoperation, die als Körperkontaktdiffusion bezeichnet wird, weiter in die P– Regionen 2006 und 2007 getrieben. Eine P+ Körperkontaktzone 2014A wird dadurch in jeder Körperregion 2006 gebildet, und eine ringförmige P+ Abschlusskontaktzone 2014B wird in der Ringregion 2007 erzeugt. Siehe 2J.
  • Die Körperkontaktdiffusion wird bei 900 bis 950 °C 30 bis 60 Minuten lang in einer Oxidations- oder inerten Umgebung ausgeführt. Das BPSG 2012 wird gleichzeitig aufgeschmolzen, um abrupte BPSG-Kanten zu entfernen, die erzeugt werden, wenn die Öffnungen 2013A bis 2013E in BPSG 2012 geformt worden sind. Diese Aufschmelzung ermöglicht eine bessere Metallschrittabdeckung in der finalen Struktur. Ein schneller thermischer Temperschritt kann ebenfalls dazu verwendet werden, eine weitere Diffusion des implantierten Bors in die Regionen 2006 und 2007 zu bewirken.
  • Eine Schicht 2015 aus Metall, wie etwa Aluminium mit einer Dicke von 2 bis 4 μm wird über die Oberseite der Struktur besputtert, so dass sie sich nach unten in die Öffnungen 2013A bis 2013E in der BPSG-Schicht 2012 erstreckt. Siehe dazu 2K. Folglich berührt die Metallschicht 2015 die P+ Zonen 2014A und 2014B durch die Öffnungen 2013A und 2013C. Die Metallschicht 2015 berührt den Polysiliziumabschnitt 2003B durch die Öffnung 2013B. Die Metallschicht 2015 berührt ferner den Polysiliziumabschnitt 2003C in dem Abschlussbereich an zwei ausgewählten Positionen durch die Öffnungen 2013D und 2013.
  • Wie dies in der Abbildung aus 2L dargestellt ist, wird ein vierter Maskierungsschritt ausgeführt, um ausgewählte Abschnitte der Metallschicht 2015 in einem Nassätzvorgang zu entfernen, um die Source-Metallelektrode 2015A, die Metall-Gate-Fingerelektrode 2016 und das Abschlussmetall 2015B zu bilden. Hiermit wird festgestellt, dass die Elektroden 2015A und 2015B, wie dies nachstehend ausgeführt ist, fortlaufend bzw. ununterbrochen sind, wodurch eine zusammengesetzte Source-Elektrode gebildet wird. Während diesem Schritt wird das Metall in der Öffnung 2013E weggeätzt, so dass die obere Oberfläche des peripheren Polysiliziumabschnitts 2003C an der Unterseite bzw. dem Boden der Öffnung 2013E freigelegt wird. Da die Metallschicht 2015 für gewöhnlich geringe Mengen Silizium aufweist, verbleiben Siliziumreste nach dem Nassmetallätzschritt.
  • Gemäß der vorliegenden Erfindung wird nun ein Defreckle-Ätzvorgang ausgeführt, um verbliebene Siliziumreste nach dem Nassmetallätzen zu entfernen, und um, was von Bedeutung ist, eine Öffnung durch den Teil des Polysiliziumabschnitts 2003C zu entfernen, der durch die Öffnung 2013E in der BPSG-Schicht 2012 frei liegt. Als Folge dessen erstreckt sich die Öffnung 2013E nach unten zu der Oberseite der dünnen Oxidschicht 2002, welche über der epitaxialen Schicht 2000 liegt. Auf diese Weise werden aus dem ursprünglichen Polysiliziumring 2003C ein ringförmiges erstes Polysiliziumsegment 2003C1 und ein ringförmiges zweites Polysiliziumsegment 2003C2 erzeugt. Das Polysiliziumsegment 2003C2 erstreckt sich über den Ritzlinienabschnitt des Abschlussbereichs, wie dies in der Abbildung aus 2L dargestellt ist.
  • Nach den Metall- und Defreckle-Ätzvorgängen wird eine Passivierungsschicht 2018 über der ganzen oberen Oberfläche der Struktur abgeschieden. Siehe 2M. Ein fünfter und letzter Maskierungsschritt wird ausgeführt, um Öffnungen durch die Passivierungsschicht 2018 zu erzeugen, so dass diese nach unten bis zu einer Metall-Gate-Anschlussfläche und einer Metall-Source-Anschlussfläche reichen. Diese Gate- und Source-Anschlussflächen befinden sich außerhalb der Ebene aus 2M.
  • Die untere Oberfläche des Substrats 2001 wird danach nach unten geerdet bzw. zurückgefalzt, bis die Struktur eine Dicke von 350 bis 450 μm aufweist. Ein Metall-Drain-Anschluss 2017 wird auf die untere Erdungsoberfläche des N+ Siliziumsubstrats 2001 besputtert. Die Abbildung aus 2M zeigt die resultierende Struktur.
  • In der Abbildung aus 2M trennen der BPSG-Abschnitt 2012E und der darunter liegende dünne Oxidabschnitt 2008C2 den Abschlussmetallabschnitt 2015B von dem Polysiliziumsegment 2003C1 entlang der Innenkante (linke Kante aus 2M) der Öffnung 2013E. Alternativ können der BPSG-Abschnitt 2012E und der Oxidabschnitt 2008C2 weggelassen werden, so dass sich das Abschlussmetall 2015B zu der äußeren Peripherie des Polysiliziumsegments 2003C1 erstreckt.
  • Die Abbildung aus 3 veranschaulicht ein fertig gestelltes Beispiel einer derartigen Alternative, wobei der Abschlussmetallabschnitt 2015B und das Polysiliziumsegment 2003C2 entlang ihrer äußeren Begrenzungen aufeinander treffen. Die Struktur aus 3 wird durch Modifizieren der Fotoresistmaske erzeugt, die für den BPSG-Ätzvorgang der Struktur aus 2H verwendet wird, so dass die Öffnungen 2013D und 2013E zu einer Öffnung 2013DE zusammengelegt werden. Während dem späteren Defreckle-Ätzvorgang wird ein ringförmiger Teil der Öffnung 2013DE durch den Polysiliziumabschnitt 2003C erstreckt, um diesen derart in die Polysiliziumsegmente 2003C1 und 2003C2 aufzuteilen, dass sich das Abschlussmetall 2015B nach oben zu der Öffnung 2013DE erstreckt. Die Abscheidung und Musterung der Passivierungsschicht 2018 führt dadurch zu der in der Abbildung aus 3 dargestellten Struktur.
  • Die Abbildung aus 4A zeigt ein mögliches Layout der mit Muster versehenen Polysiliziumschicht gemäß der vorliegenden Erfindung. Dieses spezielle Polysilizium-Layout mit einer verhältnismäßig geringen Anzahl von Öffnungen 2004 in dem aktiven Bereich ist zu Erläuterungszwecken vorgesehen. Andere Polysiliziumkonfigurationen sind ebenfalls möglich.
  • Die Abbildung aus 4B zeigt ein Metall-Layout für eine Gate-Fingerelektrode 2016 und die zusammengesetzte Source-Elektrode 2015A/2015B gemäß dem Polysilizium-Layout aus der Abbildung aus 4A. Die rechteckige Anschlussfläche 2101 aus 4B zeigt die darüber liegende Metall-Gate-Anschlussfläche. Die rechteckige Anschlussfläche 2102 zeigt die darüber liegende Metall-Source-Anschlussfläche.
  • DMOSFET-Vorrichtungen mit hoher Spannung müssen Bedingungen einer hohen Sperr-Vorspannung standhalten können. Bei einer Sperr-Vorspannung verarmt der PN-Übergang, der zwischen der P Körperregion jeder aktiven Zelle und dem N Material der epitaxialen Schicht gebildet wird. Mit zunehmender Verarmung des PN-Übergangs mit progressiv höherer Sperr-Vorspannung erstreckt sich die Verarmungsregion immer weiter von dem Übergang. Wenn die Verarmungsregion eine glatte und ununterbrochene Oberfläche aufweist, ist ein im Wesentlichen konstantes elektrisches Feld über der Oberfläche der Verarmungsregion vorhanden. Wenn andererseits der Verarmungsbereich eine uneinheitliche Oberfläche aufweist, so sind lokalisierte bzw. lokale Bereiche eines höheren elektrischen Felds vorhanden. Demgemäß bricht das Silizium in diesen lokalisierten Bereichen höherer elektrischer Felder schneller durch. Feldplatten werden somit in Abschlussbereichen verwendet, um die elektrischen Felder in dem darunter liegenden Substrat zu beeinflussen, so dass die Konturen der Oberfläche der Verarmungsregion glatter sind, und so dass die Sperr-Vorspannung höher ist, mit der die Vorrichtung durchbricht.
  • In dem vorstehenden Ausführungsbeispiel ist das Polysiliziumsegment 2003C1 durch den Abschlussmetallabschnitt 2015B mit dem P+ Ring 2014B verbunden. Der P– Ring 2007, der P+ Ring 2014B, der Metallabschnitt 2015B und das Polysiliziumsegment 2003C1 bilden eine Abschlussfeldplatte. Das Polysiliziumsegment 2003C1 der Feldplatte ist von der darunter liegenden epitaxialen Schicht durch die dünne Oxidschicht 2002 isoliert. Unter hoher Sperr-Vorspannung bildet sich die Verarmungsregion entlang der oberen Oberfläche der epitaxialen Schicht 2000 durch den Einfluss des darüber liegenden Polysiliziumsegments 2003C1.
  • Die Abbildung aus 5 zeigt dem Umriss der äußeren Kontur 2100 der Verarmungsregion in Zuständen der hohen Sperr-Vorspannung, wobei die Spannung zwischen dem Drain- und dem Source-Anschluss ungefähr 20 Volt entspricht, und wobei die Spannung zwischen dem Gate- und dem Source-Anschluss ungefähr 20 Volt entspricht. Die Abbildung aus 6 zeigt die äußere Kontur der Verarmungsregion 2100 bei ungefähr den gleichen Bedingungen der hohen Sperr-Vorspannung, wenn der Polysiliziumring 2003C1 nicht vorhanden wäre. Der Bereich des lokalen hohen elektrischen Felds, bei dem die Vorrichtung aus 5 am wahrscheinlichsten durchbrechen würde, ist der Punkt B aus 6, wobei der P– Ring 2007 die Oberseite der epitaxialen Schicht 2000 entlang der dünnen Oxidschicht 2002 erreicht. In der Abbildung aus 5 glättet der Polysilizium-Feldring 2003C1 die Kontur der Verarmungsregion, um die verhältnismäßig scharfe Unterbrechung der Verarmungsregion an dem Punkt B zu eliminieren.
  • Die Durchbruchspannung der resultierenden vertikalen DMOSFET-Vorrichtung kann zwischen der zusammengesetzten Source-Elektrode 2015A/2015B und der Drain-Elektrode 2017 gemessen werden. Wenn eine hohe negative Spannung an die Vorrichtung angelegt wird, ist eine negative Spannung zwischen dem Abschlussmetall 2015B (das elektrisch mit dem Source-Metall 2015A außerhalb der Ebene aus 5 verbunden ist) und dem Drain-Metall 2017 an der Unterseite des Substrats 2001 vorhanden. Da die Oxidschicht 2002 und die darunter liegende Verarmungsregion Kapazitäten aufweisen, fällt die hohe negative Spannung an der Vorrichtung teilweise an der Oxidschicht 2002 unter die des Polysiliziumsegments 2003C1 und teilweise an der Verarmungsregion in dem darunter liegenden Silizium. Die Oxidschicht 2002 muss somit nicht unbedingt in der Lage sein, der ganzen negativen Spannung Stand zu halten, um nicht durchzubrechen und um ihre Funktion zufriedenstellend zu erfüllen.
  • In dem vorstehenden Verfahren ist die Oxidschicht 2002 für gewöhnlich 500 Angström dick und unterliegt einem dielektrischen Durchbruch bei ungefähr 35 Volt an der Schicht 2002. Die Durchbruchspannung der vertikalen DMOSFET-Vorrichtung entspricht ungefähr 40 Volt. In Ausführungsbeispielen, bei denen die Anforderungen für einen dielektrischen Durchbruch an Oxid 2002 mit einer verhältnismäßig dünnen Oxidschicht erfüllt werden können, ist das vorstehend beschriebene Ausführungsbeispiel des aus fünf Schritten bestehenden Verfahrens besonders vorteilhaft.
  • In der finalen Struktur aus der Abbildung aus 2M wird der Polysiliziumring 2003C2 in dem Abschlussbereich teilweise zur Maskierung der darunter liegenden Oberfläche der epitaxialen Schicht 2000 in dem Ritzlinienabschnitt des Abschlussbereichs verwendet. Wenn der Ritzlinienabschnitt des Abschlussbereichs nicht maskiert wäre, könnte der Ritzlinienabschnitt der epitaxialen Schicht 2000 mit einem P– Dotierstoff während dem P-Implantierungsschritt aus 2I dotiert werden. Ein parasitärer geregelter NPNP-Silizium-Gleichrichter würde aus der N+ Region 2011 in dem aktiven Bereich in die P– Region 2006 in dem aktiven Bereich, der N– epitaxialen Schicht 2000 und der P+ Region in dem Ritzlinienabschnitt des Abschlussbereichs ausgebildet. Gemäß der vorliegenden Erfindung wird der Polysiliziumring 2003C2 teilweise eingesetzt, um die Ausbildung einer P+ Region in dem epitaxialen Teil des Ritzlinienabschnitts zu verhindern.
  • Während der Sägephase der Halbleiterscheiben in der Ritzlinienregion wird der Polysiliziumring 2003C2 mit der darunter liegenden epitaxialen Schicht 2000 elektrisch kurzgeschlossen. Diese Verbindung ist nützlich, da sie die Entwicklung einer Ladung an dem Polysiliziumring 2003C2 verhindert und somit verhindert, dass sich eine Verarmungsregion unterhalb des Polysiliziumrings 2003C2 an der Ritzlinie bildet. Die Öffnung 2013E isoliert den Polysilizium-Feldplattenring 2003C1 von dem äußeren Polysiliziumring 2003C2, so dass verhindert wird, dass die Verbindung zwischen dem Polysiliziumring 2003C2 und der epitaxialen Schicht 2000 die Leistung der aktiven MOSFET-Zellen beeinträchtigt.
  • Bei einer alternativen Implementierung des vorstehenden Verfahrens wird ein besonderer Metallabschnitt in dem Abschlussbereich außerhalb des Abschlussmetalls 2015B bereitgestellt. Die ersten Schritte sind bei dieser alternativen Implementierung identisch mit der zuerst beschriebenen Implementierung, und zwar bis zu der Stufe aus 2K, mit der Ausnahme, dass die in dem BPSG-Ätzvorgang aus 2H verwendete Fotoresistmaske so modifiziert wird, dass eine zusätzliche ringförmige Öffnung durch die BPSG-Schicht 2012 und die darunter liegende Oxidschicht 2008C außerhalb der ringförmigen Öffnung 2013E an der gewünschten Position für den zusätzlichen Metallabschnitt erzeugt wird.
  • Die Abbildungen der 7A und 7B veranschaulichen die verbleibenden Schritte in der alternativen Implementierung. Das Element 2013F aus den 7A und 7B zeigt die zusätzlich erzeugte ringförmige Öffnung durch die BPSG-Schicht 2012 und die Oxidschicht 2008C während dem BPSG-Ätzvorgang. Der BPSG-Abschnitt 2012F aus 2H wird bei der alternativen Implementierung somit zu lateral getrennten ringförmigen BPSG-Abschnitten 2012F und 2012G. In ähnlicher Weise wird der darunter liegende Oxidabschnitt 2008C3 aus 2H zu den lateral getrennten Oxidabschnitten 2008C3 und 2008C4.
  • Die Abbildung aus 7A zeigt den Metallätzvorgang während dem vierten Maskierungsschritt in der alternativen Implementierung. Während diesem Maskierungsschritt wird die Metallschicht 2015 aus 2K selektiv so geätzt, dass die Source-Metallelektrode 2015A, die Gate-Fingermetallelektrode 2016, das Abschlussmetall 2015B und ein besonderer zusätzlicher Metallabschnitt 2019 gebildet werden. Während dem folgenden Defreckle-Ätzvorgang wird die Öffnung 2013E durch den Polysiliziumabschnitt 2003C erstreckt, so dass dieser auf die vorstehend im Text beschriebene Art und Weise in die Segmente 2003C1 und 2003C2 unterteilt wird. Wie dies in der Abbildung aus 7A dargestellt ist, berührt der zusätzliche Metallabschnitt 2019 den Polysiliziumabschnitt 2003C2 in dem Abschlussbereich, wobei er sich jedoch nicht über den Ritzlinienabschnitt erstreckt.
  • Danach wird die Passivierungsschicht 2018 über die Oberseite der Struktur aufgetragen, wie dies in der Abbildung aus 7B dargestellt ist. Die Kombination aus Passivierungsschicht 2018, BPSG-Abschnitt 2012G und Oxidabschnitt 2008C4 umgibt lateral den Metallabschnitt 2019 entlang dessen äußerer Begrenzung.
  • Die Unterseite des Substrats 2001 wird nach hinten umgefalzt, woraufhin die Metall-Drain-Elektrode 2017 an der Unterseite des Substrats 2001 ausgebildet wird. Siehe 7B. Ein Anschlussflächenmaskierungsschritt wird außerhalb der Ebene aus 7B ausgeführt, so dass Öffnungen durch die Passivierungsschicht 2018 ausgebildet werden, um die Gate- und Source-Anschlussflächen 2101 und 2102 aus 4B frei zu legen.
  • Die elektrische Leitfähigkeit des zusätzlichen Metallabschnitts 2019 ist deutlich höher als die des Polysiliziumabschnitts 2003C2. Wenn der Polysiliziumring 2003C2 während dem Ritzen des Halbleiters mit der epitaxialen Schicht 2000 elektrisch kurzgeschlossen wird, unterstützt der Metallabschnitt 2019 es sicherzustellen, dass das gleiche Potenzial um die äußere Peripherie des Abschlussbereichs entlang dem Ring 2003C2 aufrecht erhalten wird.
  • Wie bei der Umwandlung der Struktur aus 2M in die Struktur aus 3 kann in der Struktur aus 7B auf den ringförmigen BPSG-Abschnitt 2012E und den darunter liegenden Oxidabschnitt 2008C2 verzichtet werden. Das Abschlussmetall 2015B und das Polysiliziumsegment 2003C treffen sich dabei entlang ihrer äußeren Peripherien. In ähnlicher Weise kann auf den ringförmigen BPSG-Abschnitt 2012F und den darunter liegenden Oxidabschnitt 2008C3 in der Struktur aus 7B verzichtet werden, so dass sich das schützende Metall 2019 zu der inneren Begrenzung des Polysiliziumsegments 2003C2 erstreckt.
  • Die Abbildung aus 8 zeigt ein Beispiel der Struktur aus 7B, in welcher auf die BPSG-Abschnitte 2012E und 2012F und die darunter liegenden Oxidabschnitte 2008C2 und 2008C3 vollständig verzichtet worden ist. Die Struktur aus 8 wird dadurch erzeugt, dass das Fotoresist, das während dem BPSG-Ätzvorgang aus 2H eingesetzt wird, weiter modifiziert wird, um die Öffnungen 2013D bis 2013F in einer einzigen Öffnung 2013DEF zusammenzuführen. Während dem Defreckle-Ätzvorgang wird ein ringförmiger Teil der Öffnung 2013DEF durch den Polysiliziumabschnitt 2003C derart erweitert bzw. erstreckt, dass sich das Abschlussmetall 2015B und der Polysiliziumabschnitt 2003C1 entlang ihrer äußeren Begrenzungen treffen. Zusätzliches Metall 2019 und der Polysiliziumabschnitt 2003C2 treffen sich in ähnlicher Weise entlang ihrer inneren Begrenzungen. Die Abscheidung und Musterung der Passivierungsschicht 2018 führt zu der Struktur aus der Abbildung aus 8.
  • Die Abbildung aus 4 zeigt ein mögliches Layout der gemusterten Polysiliziumschicht für die Struktur aus 7B. Die Abbildung aus 9 zeigt ein entsprechendes Metall-Layout für die Gate-Elektrode 2016, die zusammengesetzte Source-Elektrode 2015A/2015B und den Metallabschnitt 2019. Wie dies in der Abbildung aus 9 dargestellt ist, bildet der Metallabschnitt 2019 einen Streifen, der lateral die Elektroden 2016 und 2015A/2015B umgibt.
  • Die Abschlussstrukturen gemäß der vorliegenden Erfindung können in Leistungs-MOSFETs eingesetzt werden, die eine Grabenisolierung einsetzen. Geeignete Beispiele für derartige Leistungs-MOSFETs mit Grabenisolierung sind in dem U.S. Patent US-A-5.316.959 beschrieben. Die Abschlussstrukturen, die periphere Metallabschnitte aufweisen, wie etwa einen besonderen Metallabschnitt 2019, aus den Abbildungen der 7B und 8, eignen sich besonders für die Leistungs-MOSFETs mit Grabenisolierung aus dem U.S. Patent US-A-5.316.959.
  • Die vorliegende Erfindung wurde vorstehend in Bezug auf bestimmte Ausführungsbeispiele beschrieben, wobei dies ausschließlich Veranschaulichungszwecken dient und den Umfang der Erfindung nicht einschränkt, der nachstehend in den Ansprüchen definiert ist. Zum Beispiel kann das N-Kanal-DMOSFET-Verfahren so modifiziert werden, dass ein vertikaler P-Kanal-DMOSFET implementiert wird, indem die Übergangpolaritäten umgekehrt und P-Dotierstoffe in N-Dotierstoffe umgewandelt werden und vice versa. Für die Herstellung der offenbarten Strukturen ist keine spezielle Art von Vorrichtung bzw. Ausrüstung erforderlich. Andere Arten von Halbleitermaterialien können ebenfalls verwendet werden.
  • Die verschiedenen Polysiliziumabschnitte können aus einer Schicht erzeugt werden, die ursprünglich in amorpher Siliziumform abgeschieden worden ist. Aus der Tatsache, dass die Heizzyklen während dem Verfahren normalerweise ausreichen, um amorphes Silizium in Polysilizium umzuwandeln, können Vorteile gezogen werden. Diesbezüglich bilden Polysilizium und amorphes Silizium Arten von nicht monokristallinem Silizium. Verschiedene Modifikationen, Anwendungen und Verbesserungen sind somit für den Fachmann auf dem Gebiet möglich, ohne dabei von der in den anhängigen Ansprüchen beschriebenen Erfindung abzuweichen.

Claims (38)

  1. Verfahren, das die folgenden Schritte zur Erzeugung einer Abschlussstruktur eines Leistungs-MOSFET umfasst: das Bilden einer ersten isolierenden Schicht (2002) entlang einer oberen Oberfläche eines Halbleiterkörpers mit einem aktiven Hauptbereich und einem peripheren Abschlussbereich; das Abscheiden einer nicht-monokristallinen Halbleiterschicht (2003) über der ersten isolierenden Schicht (2002); das Bilden einer zweiten isolierenden Schicht (2008A-C und 2012) entlang der nicht-monokristallinen Schicht (2003); das selektive Entfernen von Material der zweiten isolierenden Schicht (2008A-C, 2012), um mindestens einen Teil der nicht-monokristallinen Schicht (2003) über dem Abschlussbereich frei zu legen (2013D und/oder 2013E); das Bereitstellen einer gemusterten Schicht (2015, 2016, 2019) aus einem leitfähigen Material über der zweiten isolierenden Schicht (2008A-C, 2012), so dass ein vorgeritzter Abschnitt (2015B oder 2019) der gemusterten Schicht (2015, 2016, 2019) die nicht-monokristalline Schicht (2003) über dem Abschlussbereich berührt, und so dass ein frei liegender (2013E) Abschnitt der nicht-monokristallinen Schicht (2003) über dem Abschlussbereich den aktiven Bereich im Wesentlichen lateral umgibt; und das Ausführen eines Defreckle-Ätzvorgangs an dem frei liegenden (2013E) Abschnitt, um das Material (2003C) der nicht-monokristallinen Schicht (2003) über dem Abschlussbereich in ein erstes nicht-monokristallines Segment (2003C1) und ein lateral getrenntes zweites nicht-monokristallines Segment (2003C2) aufzuteilen, welches das erste nicht-monokristalline Segment (2003C1) im Wesentlichen lateral umgibt.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Bereitstellens folgendes umfasst: das Abscheiden einer leitfähigen Schicht über der zweiten isolierenden Schicht (2008A-C, 2012) und über dem frei liegenden Material der nicht-monokristallinen Schicht (2003); und das Mustern der leitfähigen Schicht, so dass eine Source-Elektrode (2015) und eine Gate-Elektrode (2016) sowie der vorgeritzte Abschnitt der gemusterten Schicht (2015, 2016, 2019) gebildet werden, wobei der vorgeritzte Abschnitt als ein besonderer leitfähiger Abschnitt (2019) gebildet wird, der lateral räumlich getrennt von der Source-Elektrode (2015) und der Gate-Elektrode (2016) ist und diese im Wesentlichen lateral umgibt.
  3. Verfahren nach Anspruch 2, wobei der besondere leitfähige Abschnitt (2019) das zweite nicht-monokristalline Segment (2003C2) berührt.
  4. Verfahren nach Anspruch 2 oder 3, wobei die nicht-monokristalline (2003) und die leitfähigen Schichten entsprechend im Wesentlichen aus Polysilizium und Metall bestehen.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei dieses ferner den Schritt des Einführens von Dotierstoffen in den aktiven Bereich umfasst, um aktive MOSFET-Zellen zu erzeugen.
  6. Verfahren nach einem der Ansprüche 2 bis 5, wobei ein Abschnitt der Source-Elektrode (2015) während dem Schritt des Musterns gebildet wird, um die nicht-monokristalline Schicht (2003) über dem Abschlussbereich zu berühren.
  7. Verfahren nach Anspruch 6, wobei der frei liegende (2013E) Abschnitt der nicht-monokristallinen Schicht (2003) lateral von der Stelle getrennt ist, wo die Source-Elektrode (2015) die nicht-monokristalline Schicht (2003) berührt.
  8. Verfahren nach einem der Ansprüche 2 bis 7, wobei der besondere leitfähige Abschnitt (2019) so gebildet wird, dass er an dem Abschlussbereich vertikal räumlich getrennt ist von dem Halbleiterkörper.
  9. Verfahren nach Anspruch 1, wobei: das Verfahren den Schritt des Erzeugens eines Feldplattenbereichs (2007, 2014B) in dem Abschlussbereich aufweist; wobei der Entfernungsschritt das selektive Entfernen von Material zumindest der zweiten isolierenden Schicht (2008A-C, 2012) aufweist, um zumindest einen Teil des Feldplattenbereichs (2007, 2014B) frei zu legen; und wobei die Schritte des Bereitstellens und des Ätzens das Bilden des vorgeritzten Teils der gemusterten Schicht (2015A, 2016) als einen unitären leitfähigen Abschnitt (2015B) umfassen, welcher sowohl den Feldplattenbereich (2007, 2014B) als auch das erste nicht-monokristalline Segment (2003C1) berührt.
  10. Verfahren nach Anspruch 9, wobei: der Halbleiterkörper einem ersten Leitfähigkeitstyp entspricht; und der Feldplattenbereich (2007, 2014B) einem zweiten Leitfähigkeitstyp entspricht, der zu dem ersten Leitfähigkeitstyp entgegengesetzt ist.
  11. Verfahren nach Anspruch 10, wobei das Verfahren ferner die folgenden Schritte umfasst: das Bilden einer Öffnung (2005) zumindest teilweise durch die nicht-monokristalline Schicht (2003) über dem Abschlussbereich; und das Einführen eines Dotierstoffs eines zweiten Leitfähigkeitstyps, der zu dem ersten Leitfähigkeitstyp entgegengesetzt ist, durch die Öffnung (2005) in den Halbleiterkörper, so dass der Feldplattenbereich (2007, 2014B) gebildet wird, wobei die zweite isolierende Schicht (2008A-C, 2012) ebenfalls über der Öffnung (2005) gebildet wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die nicht-monokristallinen (2003) und gemusterten (2015, 2016, 2019) Schichten entsprechend im Wesentlichen aus Polysilizium und Metall bestehen.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das leitfähige Material am Ende des Bereitstellungsschrittes im Wesentlichen nicht das zweite nicht-monokristalline Element (2003C2) überlagert.
  14. Verfahren nach einem der Ansprüche 9 bis 12, wobei am Ende des Bereitstellungsschrittes ein zusätzlicher Abschnitt (2019) des leitfähigen Materials über zumindest einem Teil des zweiten nicht-monokristallinen Segments (2003C2) verbleibt.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei der frei liegende (2013E) Abschnitt der nicht-monokristallinen Schicht (2003) lateral von der Stelle getrennt ist, an welcher der unitäre leitfähige Abschnitt (2015B) die nicht-monokristalline Schicht (2003) berührt.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei die Schritte des Bereitstellens und des Ätzens das Bilden des unitären leitfähigen Abschnitts (2015B) als Teil einer Source-Elektrode (2015) umfasst.
  17. Leistungs-MOSFET, der folgendes umfasst: einen Halbleiterkörper mit einem aktiven Hauptbereich und einem peripheren Abschlussbereich; mindestens einen Source-Bereich (2011), der in dem aktiven Bereich angeordnet ist; eine erste isolierende Schicht (2002), welche den aktiven und den Abschlussbereich überlagert; einen polykristallinen Haupthalbleiterabschnitt (2003A, B), der größtenteils über dem aktiven Bereich über der ersten isolierenden Schicht (2002) angeordnet ist; ein peripheres, polykristallines Halbleitersegment (2003C2), das über der ersten isolierenden Schicht (2002) oberhalb des Abschlussbereichs angeordnet und lateral von dem polykristallinen Hauptabschnitt (2003A, B) getrennt ist; eine zweite isolierende Schicht (2008A-C, 2012), welche den polykristallinen Hauptabschnitt (2003A, B) und das periphere polykristalline Segment (2003C2) überlagert; eine Gate-Elektrode (2016), welche den polykristallinen Hauptabschnitt (2003A, B) berührt); eine Source-Elektrode (2015), welche jeden Source-Bereich (2011) berührt; und einen metallischen Abschnitt (2019), welcher das periphere, polykristalline Segment (2003C2) berührt, wobei der metallische Abschnitt (2019) lateral von der Source-Elektrode (2015) und der Gate-Elektrode (2016) getrennt ist, wobei sich das periphere, polykristalline Segment (2003C2) über einen Ritzlinienabschnitt des Abschlussbereichs erstreckt, so dass dieser während einem Ritzvorgang geritzt werden kann.
  18. Leistungs-MOSFET nach Anspruch 17, wobei das periphere, polykristalline Segment (2003C2) im Wesentlichen lateral den polykristallinen Hauptabschnitt (2003A, B) umgibt.
  19. Leistungs-MOSFET nach Anspruch 17, wobei dieser ferner folgendes aufweist: einen Feldplattenbereich (2007, 2014B), der in dem Abschlussbereich angeordnet ist; und ein zusätzliches peripheres, polykristallines Halbleitersegment (2003C1), das über der ersten isolierenden Schicht (2002) oberhalb des Abschlussbereichs und lateral getrennt sowohl von dem polykristallinen Hauptabschnitt (2003A, B) und dem anderen polykristallinen Segment (2003C2) angeordnet ist, wobei die zweite isolierende Schicht (2008A-C, 2012) das zusätzliche polykristalline Segment (2003C1) überlagert, wobei die Source-Elektrode (2015) ferner den Feldplattenbereich (2007, 2014B) und das zusätzliche polykristalline Segment (2003C1) berührt.
  20. Leistungs-MOSFET nach Anspruch 19, wobei das zuerst genannte polykristalline Segment (2003C2) im Wesentlichen lateral das zusätzliche polykristalline Segment (2003C1) umgibt, welches im Wesentlichen lateral den polykristallinen Hauptabschnitt (2003A, B) umgibt.
  21. Leistungs-MOSFET nach Anspruch 19 oder 20, wobei der Feldplattenbereich (2007, 2014B) einen ringförmigen Feldring umfasst, der im Wesentlichen entlang und zumindest teilweise unterhalb des zusätzlichen polykristallinen Segments (2003C1) verläuft und eine PN-Verbindung mit dem angrenzenden Material des Abschlussbereichs außerhalb des Feldrings bildet.
  22. Leistungs-MOSFET nach einem der Ansprüche 17 bis 21, wobei sich auch die zweite isolierende Schicht (2008A-C, 2012) des Ritzlinienabschnitts erstreckt, so dass sie während dem Ritzvorgang geritzt wird.
  23. Leistungs-MOSFET nach einem der Ansprüche 17 bis 22, wobei der metallische Abschnitt (2019) im Wesentlichen lateral die Source-Elektrode (2015) und die Gate-Elektrode (2016) umgibt.
  24. Leistungs-MOSFET nach Anspruch 23, wobei das isolierende Material (2008C4, 2012G) lateral den metallischen Abschnitt (2019) entlang dessen äußeren Peripherie umgibt.
  25. Leistungs-MOSFET nach einem der Ansprüche 17 bis 24, wobei der metallische Abschnitt (2019) von dem Halbleiterkörper an dem Abschlussbereich vertikal räumlich getrennt ist.
  26. Verfahren, das die folgenden Schritte zur Erzeugung eines Leistungs-MOSFET umfasst: das Bilden einer nicht-monokristallinen Halbleiterschicht (2003) über einer ersten isolierenden schicht (2002) entlang eines Halbleiterkörpers eines ersten Leitfähigkeitstyps mit einem aktiven Hauptbereich und einem peripheren Abschlussbereich; das Mustern der nicht-monokristallinen Schicht (2003), um folgendes zu bilden: (a) eine Öffnung (2004), die über dem aktiven Bereich angeordnet ist, und (b) eine Öffnung (2005), die über dem Abschlussbereich angeordnet ist und im Wesentlichen die Öffnung (2004) über dem aktiven Bereich lateral umgibt, so dass die nicht-monokristalline Schicht aufgeteilt wird in (b1) einen nicht-monokristallinen Hauptabschnitt (2003A, B), der größtenteils den aktiven Bereich überlagert, und (b2) einen lateral getrennten peripheren, nicht-monokristallinen Abschnitt (2003C), der den Abschlussbereich überlagert; das Einführen eines Dotierstoffes eines zweiten Leitfähigkeitstyps, der zu dem ersten Leitfähigkeitstyp entgegengesetzt ist, durch die Öffnungen (2004, 2005) in den Halbleiterkörper, so dass folgendes gebildet wird: (a) ein Körperbereich (2006) des zweiten Leitfähigkeitstyps in dem aktiven Bereich und (b) ein Feldplattenbereich (2007) des zweiten Leitfähigkeitstyps in dem Abschlussbereich; das selektive Einführen von Dotierstoff des ersten Leitfähigkeitstyps durch die Öffnung (2004) übe dem aktiven Bereich in den Halbleiterkörper, jedoch im Wesentlichen nicht durch die Öffnung (2005) über dem Abschlussbereich, so dass ein Source-Bereich (2011) des ersten Leitfähigkeitstyps in dem Körperbereich (2006) gebildet wird; das Bilden einer zweiten isolierenden Schicht (2008A-C, 2012) über den nicht-monokristallinen Abschnitten (2003A, B, 2003C) und in den Öffnungen (2004, 2005); das selektive Entfernen von Abschnitten zumindest der zweiten (2008A-C, 2012) der isolierenden Schichten (2002, 2008A-C, 2012), um zumindest entweder einen Teil jedes Source-Bereichs (2011), des Feldplattenbereichs (2007) und der beiden nicht-monokristallinen Abschnitte (2003A, B, 2003C) zu entfernen; das Erzeugen (a) einer Gate-Elektrode (2016), welche den nicht-monokristallinen Hauptabschnitt (2003A, B) berührt, (b) einer Source-Elektrode (2015), welche den Source-Bereich (2011), den Feldplattenbereich (2007) und den peripheren nicht-monokristallinen Bereich (2003C9 berührt, und (c) eine Drain-Elektrode, welche den Halbleiterkörper berührt; und zwar als Folge auf die Erzeugung der Gate-Elektrode (2016) und der Source-Elektrode (2015); das Ausführen eines Defreckle-Ätzvorgangs durch eine ringförmige Öffnung (2013E), die zumindest durch die zweite isolierende Schicht (2008A-C, 2012) ausgebildet ist, um den peripheren nicht-monokristallinen Abschnitt (2003C) zu unterteilen in (a) ein erstes nicht-monokristallines Segment (2003C1), das die Source-Elektrode (2015) berührt und im Wesentlichen den aktiven Bereich umgibt, und (b) ein lateral getrennte zweites nicht-monokristallines Segment (2003C2), das im Wesentlichen das erste nicht-monokristalline Segment (2003C1) lateral umgibt.
  27. Verfahren nach Anspruch 26, wobei die Dicke der ersten isolierenden Schicht (2002) zwischen 100 und 1000 Angström liegt, mit 1 μm = 104 Å.
  28. Verfahren nach Anspruch 26 oder 27, wobei die erste isolierende Schicht (2002) im Wesentlichen eine einheitliche Dicke aufweist.
  29. Verfahren nach einem der Ansprüche 26 bis 28, wobei dieses ferner den Schritt des Einführens eines Dotierstoffes des zweiten Leitfähigkeitstyps durch Öffnungen (2013A, C) aufweist, die während oder nach dem selektiven Entfernungsschritt gebildet werden, um folgendes zu bilden: (a) eine stärker dotierte Körperkontaktzone (2014A), die mit dem Körperbereich (2006) zusammenhängend ist, und (b) eine stärker dotierte Feldplattenkontaktzone (2014B), die mit dem Feldplattenbereich (2007) zusammenhängt.
  30. Verfahren nach Anspruch 29, wobei die Source-Elektrode (2015) die Kontaktzonen (2014A, B) berührt.
  31. Verfahren nach einem der Ansprüche 26 bis 30, wobei der Schritt des Erzeugens folgendes umfasst: das Abscheiden einer metallischen Schicht über die isolierenden Schichten (2002, 2008A-C, 2012), um den Source-Bereich (2011), den Feldplattenbereich (2007) und beide nicht-monokristallinen Abschnitte (2003A, B, 2003C) zu berühren; das Mustern der metallischen Schicht, so dass die Gate-Elektrode (2016) und die Source-Elektrode (2015) gebildet werden; und das separate Bilden der Drain-Elektrode, so dass der Halbleiterkörper an einer Position berührt wird, die räumlich getrennt ist von dem Source-Bereich (2011), dem Feldplattenbereich (2007) und den beiden nicht-monokristallinen Abschnitten (2003A, B, 2003C).
  32. Verfahren nach Anspruch 31, wobei im Wesentlichen die ganze metallische Schicht über dem zweiten nicht-monokristallinen Segment (2003C2) während dem Schritt des Musterns der metallischen Schicht entfernt wird.
  33. Verfahren nach Anspruch 31, wobei ein zusätzlicher Abschnitt (2019) der metallischen Schicht über zumindest einem Teil des zweiten nicht-monokristallinen Segments (2003C2) während dem Schritt des Musters der metallischen Schicht verbleibt.
  34. Verfahren nach Anspruch 33, wobei der zusätzliche Abschnitt (2019) der metallischen Schicht so gebildet wird, dass er an dem Abschlussbereich vertikal räumlich getrennt ist von dem Halbleiterkörper.
  35. Verfahren nach einem der Ansprüche 26 bis 34, wobei der Schritt des selektiven Entfernens das Entfernen von Abschnitten zumindest der zweiten (2008A-C, 2012) der isolierenden Schichten (2002, 2008A-2008C, 2012) umfasst, um dort hindurch folgendes zu bilden: (a) eine weitere Öffnung (2013A) herab zu dem Source-Bereich (2011), (b) eine weitere Öffnung (2013C) herab zu dem Feldplattenbereich (2007), (c) zumindest eine weitere Öffnung (2013B) herunter zu dem nicht-monokristallinen Hauptabschnitt (2003A, B) und (d) mindestens eine weitere Öffnung (2013D und/oder 2013E) herab bis zu dem peripheren nicht-monokristallinen Abschnitt (2003C).
  36. Verfahren nach Anspruch 2, wobei der genannte besondere leitfähige Abschnitt (2019) das Aufrechterhalten eines einheitlichen Potenzials um eine äußere Peripherie des Abschlussbereichs entlang des zweiten nicht-monokristallinen Segments (2003C2) unterstützt.
  37. Verfahren nach einem der Ansprüche 1 bis 16, wobei das Ausführen des Defreckle-Ätzvorgangs das Ätzen der nicht-monokristallinen Schicht (2003) umfasst.
  38. Verfahren nach einem der Ansprüche 26 bis 35, wobei das Ausführen des Defreckle-Ätzvorgangs das Ätzen des peripheren nicht-monokristallinen Abschnitts (2003C) umfasst.
DE69434643T 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes Expired - Lifetime DE69434643T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96135 1993-07-22
US08/096,135 US5404040A (en) 1990-12-21 1993-07-22 Structure and fabrication of power MOSFETs, including termination structures

Publications (2)

Publication Number Publication Date
DE69434643D1 DE69434643D1 (de) 2006-04-27
DE69434643T2 true DE69434643T2 (de) 2006-10-05

Family

ID=22255651

Family Applications (2)

Application Number Title Priority Date Filing Date
DE0635888T Pending DE635888T1 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes.
DE69434643T Expired - Lifetime DE69434643T2 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE0635888T Pending DE635888T1 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes.

Country Status (5)

Country Link
US (2) US5404040A (de)
EP (1) EP0635888B1 (de)
JP (1) JP3717195B2 (de)
DE (2) DE635888T1 (de)
SG (1) SG48915A1 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
KR0123434B1 (ko) * 1994-02-07 1997-11-26 천성순 실리콘 웨이퍼에서의 부정합전위의 발생을 억제화하기 위한 링패턴 형성방법 및 그 구조
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP3294001B2 (ja) * 1994-06-01 2002-06-17 三菱電機株式会社 絶縁ゲート型半導体装置の製造方法
DE69434937D1 (de) * 1994-06-23 2007-04-19 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
DE69434268T2 (de) * 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
DE69505348T2 (de) * 1995-02-21 1999-03-11 St Microelectronics Srl Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
US6104060A (en) * 1996-02-20 2000-08-15 Megamos Corporation Cost savings for manufacturing planar MOSFET devices achieved by implementing an improved device structure and fabrication process eliminating passivation layer and/or field plate
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
DE19622415A1 (de) * 1996-06-04 1997-12-11 Siemens Ag CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
EP0817274B1 (de) 1996-07-05 2004-02-11 STMicroelectronics S.r.l. Asymmetrische MOS-Technologie-Leistungsanordnung
US6150675A (en) * 1996-07-16 2000-11-21 Siemens Aktiengesellschaft Semiconductor component with a control electrode for modulating the conductivity of a channel area by means of a magnetoresistor structure
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
JP3507274B2 (ja) * 1997-03-31 2004-03-15 三洋電機株式会社 マザーガラス基板およびその製造方法
US6046078A (en) * 1997-04-28 2000-04-04 Megamos Corp. Semiconductor device fabrication with reduced masking steps
JPH1154746A (ja) 1997-07-31 1999-02-26 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
US5923979A (en) * 1997-09-03 1999-07-13 Siliconix Incorporated Planar DMOS transistor fabricated by a three mask process
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US5994780A (en) * 1997-12-16 1999-11-30 Advanced Micro Devices, Inc. Semiconductor device with multiple contact sizes
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
US6593619B1 (en) 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6660571B2 (en) 2000-06-02 2003-12-09 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6627949B2 (en) * 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
JP4887559B2 (ja) * 2000-11-07 2012-02-29 富士電機株式会社 半導体装置の製造方法
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) * 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
ITMI20012284A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
KR100447731B1 (ko) * 2002-07-18 2004-09-08 주식회사 하이닉스반도체 반도체 소자의 고전압 접합 형성 방법
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
EP1408552A1 (de) * 2002-10-09 2004-04-14 STMicroelectronics S.r.l. Integriertes MOS-Halbleiterbauelement mit grosser Leistungsfähigkeit und Verfahren zu seiner Herstellung
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
WO2004055868A2 (en) * 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7179676B2 (en) * 2005-03-28 2007-02-20 Kenet, Inc. Manufacturing CCDs in a conventional CMOS process
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
WO2011007387A1 (ja) * 2009-07-15 2011-01-20 三菱電機株式会社 電力用半導体装置およびその製造方法
US8536659B2 (en) * 2009-07-30 2013-09-17 Polar Seminconductor, Inc. Semiconductor device with integrated channel stop and body contact
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US8735289B2 (en) 2010-11-29 2014-05-27 Infineon Technologies Ag Method of contacting a doping region in a semiconductor substrate
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2013239488A (ja) * 2012-05-11 2013-11-28 Rohm Co Ltd 半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8895453B2 (en) 2013-04-12 2014-11-25 Infineon Technologies Ag Semiconductor device with an insulation layer having a varying thickness
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN104505401B (zh) * 2014-12-18 2017-12-01 电子科技大学 一种功率器件结终端结构
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
CN106298534A (zh) * 2015-06-09 2017-01-04 北大方正集团有限公司 一种vdmos器件及其制作方法
JP2020127017A (ja) * 2020-04-02 2020-08-20 ローム株式会社 半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191603A (en) * 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
DK157272C (da) * 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JPS5910358A (ja) * 1982-07-07 1984-01-19 Nippon Denso Co Ltd サイクロン式空気清浄器
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS60249367A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd 絶縁ゲ−ト形トランジスタ
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS6180860A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd パワ−ｍｏｓｆｅｔ
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
US4646117A (en) * 1984-12-05 1987-02-24 General Electric Company Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
EP0227894A3 (de) * 1985-12-19 1988-07-13 SILICONIX Incorporated Vertikaler DMOS-Transistor von hoher Packungsdichte
EP0279403A3 (de) * 1987-02-16 1988-12-07 Nec Corporation Vertikaler MOS-Feldeffekttransistor mit hoher Spannungsfestigkeit und hoher Schaltgeschwindigkeit
JPS6489465A (en) * 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
KR910004318B1 (ko) * 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
US5034346A (en) * 1988-08-25 1991-07-23 Micrel Inc. Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH03273180A (ja) * 1990-03-23 1991-12-04 Nec Corp 電池容量検出装置
US5094900A (en) * 1990-04-13 1992-03-10 Micron Technology, Inc. Self-aligned sloped contact
JP2751612B2 (ja) * 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
EP0492991B1 (de) * 1990-12-21 1999-06-23 SILICONIX Incorporated Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication

Also Published As

Publication number Publication date
JPH0758333A (ja) 1995-03-03
US5521409A (en) 1996-05-28
SG48915A1 (en) 1998-05-18
DE69434643D1 (de) 2006-04-27
US5404040A (en) 1995-04-04
EP0635888A1 (de) 1995-01-25
DE635888T1 (de) 1995-10-12
EP0635888B1 (de) 2006-03-01
JP3717195B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69225552T2 (de) Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
WO2000042665A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE19808514A1 (de) Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE4011276A1 (de) Feldeffekttransistor mit isoliertem gate (igfet)
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition