DE69129617T2 - Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen - Google Patents

Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen

Info

Publication number
DE69129617T2
DE69129617T2 DE69129617T DE69129617T DE69129617T2 DE 69129617 T2 DE69129617 T2 DE 69129617T2 DE 69129617 T DE69129617 T DE 69129617T DE 69129617 T DE69129617 T DE 69129617T DE 69129617 T2 DE69129617 T2 DE 69129617T2
Authority
DE
Germany
Prior art keywords
substrate
diffusion region
layer
silicon
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69129617T
Other languages
English (en)
Other versions
DE69129617D1 (de
Inventor
Emil Nl-5656 Aa Eindhoven Arnold
Steven L. Nl-5656 Aa Eindhoven Merchant
Peter W. Nl-5656 Aa Eindhoven Shackle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of DE69129617D1 publication Critical patent/DE69129617D1/de
Application granted granted Critical
Publication of DE69129617T2 publication Critical patent/DE69129617T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltungsanordnungen, welche insbesondere für Hochspannungsanwendungen geeignet sind. Die Erfindung bezieht sich hauptsächlich auf integrierte Schaltungsanordnungen, welche unter Anwendung der Silicium-auf-Isolator(SOI)-Technik hergestellt werden und verbesserte Spannungsausfalleigenschaften aufweisen.
  • Ein Hauptproblem bei integrierter Schaltungstechnik für hohe Spannungen ist, eine zufriedenstellende Lösung für die Trennung von Bauelementen und Teilschaltungsabschnitten zu finden.
  • Die übliche Art der elektrischen Trennung von Bauelementen in einer integrierten Schaltung und, im besonderen, in einer integrierten Leistungsschaltung (PIC) oder einer integrierten Hochspannungsschaltung (HVIC) ist die sogenannte "Übergangsisolierung". Bei einer solchen Verfahrensweise können p-Typ-Diffusionen angewandt werden, um verschiedene, in einer epitaktischen, n-leitenden Schicht auf der Oberseite eines Siliciumsubstrats ausgebildeten Bauelemente zu trennen. Ein solches Verfahren wird in Rumennik, IEEE Spectrum, Bd. 22, Seiten 42-48, Juli 1985, beschrieben.
  • Bei einem weiteren Verfahren zur elektrischen Trennung solcher Bauelemente handelt es sich um die sogenannte "dielektrische Isolation". Bei diesem Verfahren wird ein elektrisch isolierendes Material, wie zum Beispiel Siliciumdioxid, verwendet, um die einzelnen Bauelemente, wie zum Beispiel bei höchstunterschiedlichen, elektrischen Potentialen arbeitende Bauelemente, zu isolieren. Die SOI-Technik stellt, sofern es sich bei dem Halbleiter um Silicium und bei dem Isolator um Siliciumdioxid (im nachfolgenden als "Oxid" bezeichnet) handelt, ein Beispiel eines Verfahrens zur dielektrischen Isolation dar. Bei dieser Technik werden die Bauelemente in eine etwa 0,1-10 um starke Schicht aus Silicium, welche von dem Siliciumsubstrat durch eine dielektrische Schicht, wie zum Beispiel Siliciumoxid in einer Stärke von typischer weise 0,1-5 um, getrennt ist, eingebaut.
  • Zur Herstellung des SOI-Ausgangsmaterials sind mehrere Verfahrensweisen bekannt. Bei einem dieser Verfahren, "SIMOX", wird Siliciumoxid durch Ionenimplantation von Sauerstoffionen in eine Siliciumscheibe gebildet.
  • Bei einem anderen Verfahren wird rekristallisiertes Zonenschmelz (ZMR)-Material durch Aufbringen einer polykristallinen Siliciumschicht über einer oxidbeschichteten Siliciumscheibe und Umwandlung des polykristallinen Siliciums in eine monokristalline Siliciumschicht durch Bestrahlen des polykristallinen Siliciums mit einer Energiequelle, wie zum Beispiel einem Laser oder einer Graphitstreifenheizung, hergestellt.
  • Eine weitere Herstellungstechnik ist das Bonding und Rückätzen oder Direktbonding, bei welchem zwei oxidbeschichtete Siliciumscheiben durch Bonden fest miteinander verbunden werden und die Dicke eine dieser Scheiben auf das gewünschte Maß reduziert wird.
  • Zur Verbesserung der Durchschlagspannung von in dem SOI-Material ausgebildeten Bauelementen wurden mehrere Verfahren vorgeschlagen.
  • Ein Offset-Gate-SOI-MOS-Transistor wird in C. I. Drowley et al (Mat. Res. Symp. Proc., Bd. 33, Seite 133, 1984) beschrieben. Aus diesem Artikel geht hervor, daß bei der dargestellten Struktur eine Durchschlagspannung von 38 V erreicht wird.
  • Ein Verfahren zur Erhöhung der Durchschlagspannung, welches speziell bei SIMOX-Bauelementen angewandt wird, ist in S. Nakashima (Trans. Electron Dev. ED-33, Seite 126, 1936) dargestellt. Durch Anwendung dieses Verfahrens wird lediglich eine mäßig hohe Durchschlagspannung, im allgemeinen etwa 180 V, erreicht.
  • Kawai, Japanische Anmeldung 63-63640, zeigt eine Struktur, welche eine vergrabene, n-leitende Diffusionszone in einem Siliciumsubstrat unter einem Drain eines Offset-Gate-SOI-MOS-Transistors aufweist. Kawai zeigt, daß sich die vergrabene Diffusionszone unter dem Drain erstreckt, und daß ein Kontaktfenster durch die Isolierschicht vorgesehen ist, um zu bewirken, daß das Positivpotential direkt zu der Diffusionszone geleitet wird.
  • Die Kawai-Anmeldung lehrt, daß durch Anlegen eines Positivpotentials an die n-leitende Diffusionszone die Potentialdifferenz zwischen der Drainzone und dem Siliciumsubstrat herabgesetzt und die Drain-Durchschlagspannung dadurch erhöht werden kann.
  • Eine der in der Kawai-Anmeldung gezeigten etwas ähnliche Struktur ist die von Ratman, Electronics Letters, Bd. 25, Seiten 536-537, 1989, dargestellte. Wie darin gezeigt, wird eine Diffusionszone in dem Siliciumsubstrat unmittelbar unter dem Drain eines MOS-Transistors vorgesehen, wobei jedoch eine einfache Spannung an den Drain und an die Diffusionszone angelegt wird.
  • Hier wird eine wesentliche Verbesserung der Durchschlagspannung erreicht.
  • Obwohl durch die in der Kawai-Anmeldung und in dem Ratman-Artikel dargestellten Strukturen zufriedenstellende Verbesserungen der Spannungsausfalleigenschaften erreicht werden, geht aus dem Bekannten hervor, daß, um die Spannungsdurchschlageigenschaften von in einer integrierten SOI-Schaltung vorhandenen Bauelementen zu verbessern, es erforderlich ist, für jedes vorhandene Bauelement einen separaten Diffusionsbereich in dem Siliciumsubstrat, und zwar unmittelbar unter dem Bauelement vorzusehen. Um die Spannungsdurchschlageigenschaften einer integrierten Schaltung, welche eine große Anzahl Bauelemente aufweist, zu verbessern, wurde es infolgedessen gemäß dem Bekannten als notwendig erachtet, einen separaten Diffusionsbereich für jedes Bauelement vorzusehen. Dieses ist in kommerzieller Hinsicht insofern unbefriedigend, als eine große Anzahl Diffusionsbereiche die Herstellungskosten solcher integrierten Schaltungen signifikant erhöhen.
  • Ein zusätzliches Problem bei der Anordnung eines Diffusionsbereiches für jedes Bauelement in einer integrierten Schaltung besteht darin, daß die Vorspannungskontakte der Diffusionsbereiche in der Nähe der Bauelemente vorgesehen sind und jeder Diffusionsbereich etwa auf dem Potential eines Elementes des benachbarten Bauelementes liegt. Weist das Substrat einen ausreichend hohen, spezifischen Widerstand auf, greifen die entstandenen Verarmungszonen leicht durch und verbinden die Verarmungszonen und damit sämtliche Bauelemente miteinander.
  • Somit ist die bekannte Verfahrensweise zur Anwendung bei komplexen, integrierten Schaltungen mit einer großen Anzahl Bauelemente, welche auf unterschiedlichen, elektrischen Potentialen betrieben werden sollen, oder bei Sourcefolgerbauelementen nicht geeignet.
  • Hauptaufgabe der vorliegenden Erfindung ist es, eine integrierte SOI- Schaltung mit mehreren Bauelementen vorzusehen, welche vor allem für Hochspannungsanwendungen geeignet ist und insbesondere verbesserte Spannungsdurchschlagmerkmale aufweist. Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine verbesserte, integrierte Schaltung dieser Art vorzusehen, bei welcher die Herstellungskosten signifikant reduziert werden. Eine integrierte Schaltungsanordnung gemäß der vorliegenden Erfindung ist in Anspruch 1 definiert.
  • Diese und weitere Aufgaben der Erfindung gehen aus der nachfolgenden Beschreibung hervor:
  • Die Anmelder haben ermittelt, daß, wenn der spezifische Widerstand des Halbleitersubstrats eine ausreichende Höhe (höher als etwa 100 Ohm-cm) aufweist und das in dem Substrat an den Diffusionsbereich eines zweiten Leitfähigkeitstyps angelegte Potential zumindest ebenso hoch wie das an ein Bauelement in der integrierten Schaltung angelegte ist, die resultierende Verarmungszone sich entlang dem Substrat in lateraler Richtung über eine Distanz von mehr als 100 Mikrometern erstreckt. Folglich haben die Anmelder festgestellt, daß eine einzige Diffusionszone dazu dient, bei mehr als einem Schaltelement einen Schutz gegen Spannungsdurchschlag über eine laterale Distanz von mehr als 100 Mikrometern vorzusehen.
  • Weitere Ausführungsbeispiele gemäß der vorliegenden Erfindung sind in den Unteransprüchen 2-5 definiert.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 zeigt einen Querriß eines Teiles einer integrierten Silicium-auf Isolator-Schaltung für hohe Spannungen, welche eine Diffusionskontaktzone in dem Substrat, einen Hochspannungsverbindungsbus sowie ein Sourcefolgerbauelement aufweist.
  • Fig. 2 zeigt einen Grundriß eines Teiles einer Silicium-auf-Isolator- Schaltung, welche eine Hochspannungsdiode, eine in einem Sourcefolgermodus arbeitende Diode sowie einen Hochspannungsverbindungsbus aufweist.
  • Fig. 3 zeigt einen Querriß, welcher die Struktur einer Brückenschaltung darstellt, die zwei laterale Doppeldiffusions-Metalloxidhalbleiter-Silicium-auf-Isolator (LDMOS-SOI) - Transistoren in einer Sourcefolgerschaltung aufweist.
  • Fig. 4 zeigt eine durch Computersimulation erzeugte Äquipotential- Profilliniendarstellung der elektrostatischen Potentialverteilung in dem in einer Source- Basiskonfiguration in der in Fig. 3 dargestellten Brückenschaltung arbeitenden LDMOS- Transistor.
  • Fig. 5 zeigt eine durch Computersimulation erzeugte Äquipotential- Profilliniendarstellung der elektrostatischen Potentialverteilung in dem in einer Sourcefolgerkonfiguration in der in Fig. 3 dargestellten Brückenschaltung arbeitenden LDMOS-Transistor.
  • Die Anmelder haben festgestellt, daß ein einziger Diffusionsbereich dazu dient, bei mehr als einem Schaltungsbauelement einen Schutz gegen Spannungsausfall über eine laterale Distanz von mehr als 100 Mikrometern vorzusehen.
  • Bei einer großen integrierten Schaltung können mehrere solcher Diffusionsbereiche vorgesehen werden. Sie werden in den Teilen des Chips angeordnet, in welchen sich Hochspannungsbauelemente befinden und innerhalb einiger hundert Mikrometer von diesen beabstandet vorgesehen. Alternativ können, wie weiter unten beschrieben, Metallverbindungen vorgesehen werden, welche dazu beitragen, daß die laterale Ausbreitung der Verarmungszone in dem Substrat die integrierte Schaltung umfangsmäßig komplett umfaßt.
  • Vorzugsweise handelt es sich bei dem Substrat um ein Siliciumsubstrat, welches in der Regel aus einem p-leitenden Silicium mit hohem spezifischem Widerstand, 100 Ohm-cm oder höher, besteht.
  • Nach einem weiteren bevorzugten Aspekt der Erfindung ist die Isolierschicht eine Siliciumoxidschicht. Handelt es sich bei dem Substrat um ein Substrat aus p-leitendem Silicium und bei der Isolierschicht um eine Siliciumoxidschicht, unterstützt die positive Grenzschichtladung, welche die Silicium-Siliciumoxid-Grenzschicht gewöhnlich aufweist, die Ausbreitung der Verarmungszone über große, zuweilen 1 cm überschreitende Distanzen.
  • Ist das Substrat ein p-leitendes Siliciumsubstrat, handelt es sich bei der Diffusionszone um eine n-leitende Diffusionszone. Die Erfindung ist jedoch ebenfalls auf ein mit einer p-leitenden Diffusionszone versehenes, n-leitendes Siliciumsubstrat anwendbar.
  • Handelt es sich bei dem Siliciumsubstrat um ein p-leitendes Siliciumsub strat und bei der Isolierschicht um Siliciumoxid, ist die Halbleiterschicht vorzugsweise eine im wesentlichen n-leitende, monokristalline Siliciumschicht.
  • Die Erfindung ist insbesondere für Hochspannungsanwendungen geeignete, integrierte Schaltungen nutzbringend. Vor allem erwies sich die Erfindung für Schaltungsstrukturen nutzbringend, welche Bauelemente oder Teilschaltungsbereiche aufweisen, die in einem Sourcefolgermodus arbeiten können. Nach diesem Aspekt der Erfindung weisen diese verbesserten Strukturen ein Halbleitersubstrat eines ersten Leitfähigkeitstyps sowie eine auf dem Substrat vorgesehene Isolierschicht, eine auf der Isolierschicht vorgesehene Halbleiterschicht eines zweiten Leitfähigkeitstyps, eine in dem Substrat vorgesehene Diffusionsschicht eines dem ersten Leitfähigkeitstyp entgegengerichteten, zweiten Leitfähigkeitstyps auf, welche von anderen Bauelementen der Schaltung lateral getrennt ist und auf einer Spannung gehalten wird, welche dem höchsten Potential der Source- und Drainbereiche zumindest gleicht. Diese Source- und Drainbereiche sind Teile einzelner isolierter Bauelemente oder Teilschaltungsbereiche, welche in einem Sourcefolgermodus arbeiten können, wobei vorzugsweise Hochspannungsverbindungen durch Metallbusleitungen vorgesehen sind.
  • Vorzugsweise ist dieser Diffusionsbereich so angeordnet, daß er keine darüberliegenden, berührungsfreien Schaltungselemente aufweist. Darüber hinaus wird vorgezogen, daß der Diffusionsbereich auf einer Spannung gehalten wird, welche höher als das höchste Potential einer Teilschaltung in dem Bauelement ist.
  • Die grundlegende Wirkungsweise der vorliegenden Erfindung geht aus Fig. 1 hervor. Obgleich in dieser Darstellung eine Hochspannungsdiode gezeigt wird, kann das gleiche Prinzip ebenfalls auf andere Hochspannungsbauelemente angewandt werden.
  • Ein Substrat 1 besteht aus p-leitendem Silicium mit hohem spezifischem Widerstand (100 Ohm-cm oder höher). In dem Substrat 1 wird, wie weiter unten näher beschrieben, eine n-leitende Diffusionszone 2 gebildet. Der zwischen den Oxidschichten 5 und 7 in Kontakt mit der n-leitenden Diffusionszone 2 vorgesehene Teil der integrierten Schaltung in der SOI-Schicht 3 wird von der übrigen integrierten Schaltung durch Oxidgräben 9 getrennt, um eine n-leitende Insel 11 auszubilden, welche in Richtung des positivsten Potentials der gesamten Schaltung (700 V) über N+Kontakt 13 und Metallbus 15 vorgespannt ist, während das Substrat 1 am Erdpotential liegt. Die Verarmungszone erstreckt sich von der n-leitenden Diffusionszone 2 durch das p-leitende Substrat 1 und unter der Oxidschicht 5 unterhalb anderer Teile der integrierten Schaltung.
  • Die Möglichkeit der Herstellung von Zwischenverbindungen zwischen Hochspannungsbauelementen in der Schaltung ist in Fig. 1 durch die Zonen 11 und 16 dargestellt. Im Inneren der n-leitenden Insel 11 ist um den Rand eine p-leitende Zone 17 vorgesehen, welche auf einem Erdpotential (OV) gehalten wird. Da die n-leitende Diffusionszone 2 auf 700 V gehalten wird, wird die gesamte n-leitende Insel 11, wie auch das p-leitende Substrat 1 unter der Insel, verarmt. Somit besteht die Möglichkeit, einen Metallbus 16 bei hoher Spannung (700 V) von einem Teil der Schaltung zu einem anderen zu leiten
  • Der sogenannte Sourcefolgerbetrieb eines Bauelementes, bei welchem das Bauelement bzw. ein Teilsegment der Schaltung ein Potential unterhalb diesem des nleitenden Diffusionsbereiches aufweisen kann, ist in Fig. 1 durch die Zone 19 dargestellt. Der n-leitende Kontakt 21 und Metallbus 22 stellen den Teil dieser Zone dar, welcher ein hohes (700 V) Potential aufweist, während der p-leitende Kontakt 23 den Teil darstellt, welcher entweder ein hohes oder niedriges Potential (0-700 V) aufweisen kann. Eine sich von Zone 19 über einen Teil der angrenzenden Insel 3 erstreckende Metall-"Feldelektrode" 25 trägt dazu bei, daß die Verarmungszone durch Insel 11 und Zone 19 verläuft, wodurch ein Durchschlag verhindert wird, wenn Zone 19 ein hohes Potential aufweist.
  • Fig. 2 zeigt einen Grundriß eines Teiles einer Schaltung, um darzustellen, wie die Hochspannungsverbindung geführt wird. In diesem Ausführungsbeispiel werden der Einfachheit halber zwei in Reihe geschaltete Dioden verwendet; in der tatsächlichen Schaltung könnten andere Bauelementarten, wie zum Beispiel Transistoren, verwendet werden. Eine 700 V Busleitung 15 stellt einen Kontakt (wie in dem Querschnitt in Fig. 1 dargestellt) durch die N+ Zone 13 zu der n-leitenden Diffusionszone 2 in dem Substrat her und stellt über die Metallkontaktstelle 22 eine Verbindung mit dem n-leitenden Kontakt 21 in der ersten Diode her, welche in einem "Sourcefolger"-Modus betrieben wird. Die periphere, p-leitende Zone 23 wird auf dem Rand der Sourcefolgerdiode, nicht jedoch auf der Seite, auf welcher der Hochspannungsbus 15 eintritt, vorgesehen. Die p-leitende Zone 23 wird über einen weiteren Metallbus 26 mit einem n-leitenden Kontakt 27 auf der zweiten Diode, welche entweder ein niedriges oder hohes Potential aufweisen kann, verbunden.
  • Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung, welches eine sogenannte "Brückenstruktur" aufweist, bei welcher ein Bauelement auf einem hohen Potential und das andere entweder auf einem hohen oder niedrigen Potential arbeitet. In Fig. 3 ist ein Teil einer integrierten Schaltung dargestellt, welcher eine Sourcefolger- Brückenschaltung mit zwei Doppeldiffusions-Metalloxidhalbleiter-Silicium-auf-Isolator (LDMOS-SOI) - Transistoren aufweist.
  • In Fig. 3 stellt Zone 31 einen im Sourcefolgermodus arbeitenden Transistor, Zone 32 einen in einer Source-Basiskonfiguration betriebenen Transistor dar, und Zone 33 weist den Diffusionsbereich in dem Substrat auf, welcher an die höchste Spannung in der Schaltung (700 V in dem vorliegenden Beispiel) angeschlossen ist.
  • Die Herstellung der Struktur in Fig. 3 findet in der folgenden Reihenfolge statt:
  • Die SOI-Ausgangsschicht 34, welche mit Hilfe eines oben beschriebenes Standardverfahrens, wie zum Beispiel Zonenschmelzrekristallisierung oder Direktbonding, erhalten wird, wird auf das Substrat 35 aufgebracht. Bei dem Substrat handelt es sich vorzugsweise um p-leitendes Silicium mit einem spezifischen Widerstand von 100 Ohm-cm oder höher, die Stärke des vergrabenen Oxidisolators 36 beträgt vorzugsweise 0,5-5 Mikrometer, und die obere SOI-Schicht 34 ist vorzugsweise 0,5-10 Mikrometer dickes, n-leitendes Silicium mit einem spezifischen Widerstand von 10 Ohm-cm oder höher.
  • In die SOI-Schicht 34 werden Phosphorionen (über ein normales 60 nm (600 Angström) Abschirmungsoxid) implantiert, um den für eine optimale Durchschlagspannung erforderlichen, korrekten spezifischen Widerstand, wie in der Lehre von Appels und Vaes (IEDM Proc. 1979, S. 238) dargelegt, zu erreichen. In diesem Falle wird eine Implantationsdosis von 0,5-2 · 10¹²/cm² bei 50 KeV, gefolgt von einer Diffusion bei 1150ºC während einer Zeitdauer von etwa 6 Stunden, verwendet.
  • Grabenisolationszonen 37 werden wie folgt ausgebildet. Es wird eine 300 nm (3000 Angström) Siliciumnitridschicht (nicht dargestellt) über einem normalen 60 nm (600 Angström) Kontaktstellenoxid (nicht dargestellt) auf der Oberfläche der SOI- Schicht 34 durch Standardschichtabscheidung aufgebracht. Sodann wird eine 700 nm (7000 Angström) Siliciumdioxidschicht (nicht dargestellt) durch Standardschicht abscheidung auf der Schicht aus Siliciumnitrid vorgesehen. Es wird eine Fotolackmaskenschicht (nicht dargestellt) verwendet, um die Bereiche selektiv zu belichten, welche mit Gräben versehen werden sollen. Das Siliciumdioxid, Siliciumnitrid und die Kontaktstellen-Oxidschichten werden jeweils (in den unmaskierten Bereichen) durch reaktives Ionenätzen abgetragen. Nach Entfernen der Fotolackmaske wird die SOI- Schicht 34 in ihrer gesamten Stärke durch Ätzen (ebenfalls durch reaktives Ionenätzen) abgetragen, wobei die aufgebrachte Siliciumdioxidschicht als Maske verwendet wird. Es verbleiben 1-2 um breite, sich durch die SOI-Schicht erstreckende Gräben. Sodann werden 1-2 um Siliciumdioxid bei einer Temperatur von etwa 1000ºC aufgebracht, um die Gräben aufzufüllen. Eine Planarisierungsätzung der Siliciumdioxid- und Siliciumnitridschichten vervollständigt diesen Verfahrensschritt.
  • Die vergrabene Diffusionszone 41 wird wie folgt gebildet. Es werden Schichten (nicht dargestellt) aus Siliciumnitrid, 140 nm (1400 Angström), Polysilicium, 350 nm (3500 Angström), bzw. Siliciumdioxid, 700 nm (7000 Angström), durch Standardschichtabscheidung aufgebracht. In einer Fotolackmaskenschicht (nicht dargestellt) werden Bereiche für Gräben, durch welche die vergrabene Diffusionszone gebildet wird, definiert. Sodann werden die Fotolackschicht abgelöst und die SOI- Schicht 34 sowie die vergrabene Siliciumdioxidschicht 36 durch reaktives Ionenätzen entfernt, wobei die obere Siliciumdioxidschicht 39 als Maske verwendet wird; dadurch werden Gräben ausgebildet. Auf den unteren Teil der Gräben und die Wände derselben wird ein 60 nm (600 Angström) Abschirmungsoxid aufgebracht. Sodann wird Phosphor in einer Dosis von 4 · 10¹&sup5;/cm² bei 100 KeV implantiert. Auf diese Weise wird für jeden Graben eine separate, vergrabene N-Schicht gebildet. Eine kontinuierliche, vergrabene N-Schicht 41 wird nach erfolgter Diffundierung der P-Körper-Zone 49 gebildet. Das Abschirmungsoxid auf dem Boden und den Seiten der Gräben wird entfernt, anschließend 2 um Polysilicium aufgebracht und am Einsatzort bis zu einem Schichtwiderstand von 30 Ω/q. dotiert, um einen N + Kontakt zu der vergrabenen N-Schicht 41 auszubilden. Eine Planarisierungsätzung der Polysilicium- und Siliciumnitridschicht vervollständigt diesen Verfahrensschritt.
  • Die Polysiliciumgatezone 45 wird wie folgt gebildet. Das in dem vorangegangenen Verfahrensschritt verwendete Kontaktstellenoxid wird abgelöst und ein 60 nm (600 Angström) Gateoxid 47 aufgetragen. Es werden 500 nm (5000 Angström) Polysilicium aufgebracht und die Gatezone mit einem Fotolack (nicht dargestellt) maskiert. Sodann werden die unmaskierten Polysiliciumzonen durch reaktives Ionenätzen abgetragen. Danach wird der Fotolack entfernt.
  • Die P-Körperzone 49 wird wie folgt gebildet. Es werden Borionen (Dosis 4,4 · 10¹³/cm² und Energie 80 KeV) in Zone 49 unter Verwendung einer Fotolackmaske (nicht dargestellt) implantiert. Die Fotolackmaske wird so vorgesehen, daß die Implantation dem Polysiliciumgate 49 gegenüber selbstjustierend ist. Nach Ablösen des Fotolackes wird die Halbleiterscheibe etwa 20 Stunden lang bei 1100ºC ausgeheilt. Dadurch gelangt die P-Körperzone 49 bis in eine Tiefe von etwa 5 um (d. h. Stärke der SOI-Schicht 34). Die Diffusion breitet sich ebenfalls lateral etwa 3,5 um aus und bildet so die Kanalzone 51. Zudem diffundieren die vergrabenen N-Mehrfachschichten, um eine einzelne, kontinuierliche, vergrabene N-Schicht 41 zu bilden.
  • Eine N+ Source 53 und ein Drain 55 werden wie folgt gebildet. Es werden Arsenionen in die Source- 53, Drainzone 55 und die als oberste vorgesehene, vergrabene N-Schicht 38 unter Verwendung einer Fotolackmaske (nicht dargestellt) implantiert (Dosis 7,5 · 10¹&sup5;/cm² und Energie 190 KeV). Nach Ablösen des Fotolackes wird die Halbleiterscheibe etwa 1 Stunde bei 950ºC einer Ausheilung unterworfen. Dabei werden 30 nm (300 Angström) Siliciumdioxid (nicht dargestellt) auf dem Polysiliciumgate 45 zur Isolation desselben vorgesehen.
  • Die P+ Zone 57 wird durch Implantieren von Bor (Dosis 4,0 · 10¹&sup5;/cm² und Energie 40 KeV) in Zone 57 unter Verwendung einer Fotolackmaske (nicht dargestellt) und anschließendes Ablösen des Fotolackes gebildet.
  • Der Aluminiumkontakt 59 zur Source 53, der Aluminiumkontakt 61 zum Gate 45, der Aluminiumkontakt 63 zum Drain 55 und der Aluminiumkontakt 63 zum N+ Kontakt 43 zu der vergrabenen Diffusionsschicht 41 werden wie folgt gebildet. Es werden 1,3 um Siliciumdioxid (8% Phosphor) auf die Halbleiterscheibe aufgebracht. Diese Schicht wird sodann mit Fotolack maskiert, wobei lediglich die Zonen belichtet werden, wo Aluminiumkontakte gewünscht werden. Das Siliciumdioxid wird durch reaktives Ionenätzen entfernt und der Fotolack danach abgelöst. Die Scheibe wird 30 Minuten lang bei etwa 1000ºC ausgeheilt, um die geätzte Siliciumdioxid schicht zu glätten, wodurch eine bessere Aluminiumabdeckung ermöglicht wird. Nach Entfernen des restlichen Siliciumdioxids von den Kontaktflächen durch Ätzung wird eine 1,2 um Schicht aus Aluminium (1% Silicium, 25 Ω/q.) aufgebracht. Es wird eine Fotolackmaske verwendet, um die Zonen selektiv zu belichten, in welchen das Aluminium entfernt wird. Das Aluminium wird sodann durch reaktives Ionenätzen abgetragen, um, wie dargestellt, einzelne Kontakte zu Source, Gate, Drain usw. auszubilden. Nach Ablösen des Fotolackes wird die Scheibe 30 Minuten lang bei 407ºC legiert.
  • Der abschließende Verfahrensschritt schließt das Aufbringen einer 1,2 um Schicht (nicht dargestellt) aus Siliciumdioxid (6% Phosphor) ein, um die Bauelemente zu schützen. Zur Herstellung externer, elektrischer Verbindungen verwendete Kontaktstellenbereiche (nicht dargestellt) werden mit einer Fotolackmaske strukturiert und sodann durch naßchemisches Ätzen geöffnet.
  • Die Fig. 4 und 5 zeigen eine durch Computersimulation erzeugte Äquipotential-Profilliniendarstellung der Bauelemente, welche die in Fig. 3 dargestellte Brückenschaltung bilden, in welcher die an den Drain des Sourcefolgertransistor- Diffusionsbereiches angelegte Spannung 700 Volt beträgt.
  • Fig. 4 zeigt die Darstellung des in der Source-Konfiguration arbeitenden Bauelementes, während Fig. 5 die Darstellung für das in der Sourcefolgerkonfiguration arbeitende Bauelement zeigt. In beiden Fällen überschreitet die errechnete Durchschlagspannung 700 Volt, und die Potentialumrißlinien sind gleichmäßig beabstandet, wodurch signalisiert wird, daß das elektrische Feld die zur Realisierung maximal möglicher Durchschlagspannung erforderliche Gleichmäßigkeit aufweist.
  • Obgleich das vorliegende Beispiel auf einen LDMOS-Transistor gerichtet ist, kann das erfindungsgemäße Verfahren ohne weiteres auf integrierte Hochspannungsschaltungen mit anderen dielektrisch isolierten Bauelementen, wie zum Beispiel Dioden und Bipolartransistoren mit isoliertem Gate, angewandt werden. Die Isolation der Bauelemente kann auf einfache Weise durch Verwendung der Isolationsgräben, wie dargestellt, erreicht werden.
  • Im allgemeinen ist das Vorhandensein eines einzigen vergrabenen Diffusionsbereiches ausreichend, um eine Verbesserung der Spannungsdurchschlagmerkmale der integrierten Schaltung vorzusehen.

Claims (4)

1. Integrierte Schaltungsanordnung, geeignet für Hochspannungsanwendungen, welche ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, eine auf dem Substrat (1) vorgesehene Isolierschicht (5), eine auf der Isolierschicht (5) vorgesehene Halbleiterschicht (3), einen in dem Substrat (1) vorgesehenen Diffusionsbereich (2) eines dem ersten Leitfähigkeitstyp entgegengerichteten, zweiten Leitfähigkeitstyps sowie eine Vorrichtung (15) aufweist, um den Diffusionsbereich (2) zu kontaktieren und auf einer relativ hohen Spannung zu halten, dadurch gekennzeichnet, daß mehrere, lateral getrennte, Teile von Teilschaltungen darstellende Schaltelemente in der Halbleiterschicht (3) angeordnet sind, ein einziger Diffusionsbereich (2) für die große Anzahl Schaltelemente vorgesehen ist, der Diffusionsbereich (2) von den Schaltelementen lateral getrennt ist, das Substrat (1) ein Siliciumsubstrat mit einem höheren spezifischen Widerstand als 100 Ohm-cm ist und die Vorrichtung (15) den Diffusionsbereich (2) kontaktieren und den einzigen Diffusionsbereich (2) auf einer Spannung halten kann, welche dem höchsten Potential einer Teilschaltung in der Schaltungsanordnung, bei welcher die Schaltelemente über der sich bei Anlegen der Spannung an den Diffusionsbereich entlang dem Substrat in lateraler Richtung erstreckenden Verarmungszone angeordnet sind, zumindest gleicht.
2. Integrierte Schaltungsanordnung nach Anspruch 1, bei welcher der Diffusionsbereich (2) keine darüberliegenden Schaltelemente aufweist.
3. Integrierte Schaltungsanordnung nach einem der vorangegangenen Ansprüche, bei welcher eines der Schaltelemente ein MOS-Transistor ist, welcher einen Teil einer Sourcefolger-Brückenstrukturteilschaltung darstellt.
4. Integrierte Schaltungsanordnung nach einem der vorangegangenen Ansprüche, bei welcher das Substrat (1) ein p-leitendes Siliciumsubstrat (1), die Isolierschicht (5) Siliciumoxid und die Halbleiterschicht (3) eine im wesentlichen n- leitende, monokristalline Siliciumschicht ist.
DE69129617T 1990-12-14 1991-12-06 Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen Expired - Fee Related DE69129617T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/628,307 US5113236A (en) 1990-12-14 1990-12-14 Integrated circuit device particularly adapted for high voltage applications

Publications (2)

Publication Number Publication Date
DE69129617D1 DE69129617D1 (de) 1998-07-23
DE69129617T2 true DE69129617T2 (de) 1999-01-28

Family

ID=24518339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69129617T Expired - Fee Related DE69129617T2 (de) 1990-12-14 1991-12-06 Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen

Country Status (5)

Country Link
US (1) US5113236A (de)
EP (1) EP0490437B1 (de)
JP (1) JP3423006B2 (de)
KR (1) KR100257412B1 (de)
DE (1) DE69129617T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621239A (en) * 1990-11-05 1997-04-15 Fujitsu Limited SOI device having a buried layer of reduced resistivity
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
EP0562271B1 (de) * 1992-03-26 1998-01-14 Texas Instruments Incorporated Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
JPH08501900A (ja) * 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
DE4233773C2 (de) * 1992-10-07 1996-09-19 Daimler Benz Ag Halbleiterstruktur für Halbleiterbauelemente mit hoher Durchbruchspannung
EP0610599A1 (de) * 1993-01-04 1994-08-17 Texas Instruments Incorporated Hochspannungstransistor mit Drift-Zone
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
EP0622850B1 (de) * 1993-04-30 1999-04-21 International Business Machines Corporation Verfahren zum Herstellen einer Schutzdiode gegen elektrostatische Entladungen in der Silizium-auf-Insulator-Technologie
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
JPH0923017A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp Ｓｏｉ入力保護回路
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
JP2822961B2 (ja) * 1995-12-14 1998-11-11 日本電気株式会社 半導体装置
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
US6034399A (en) * 1997-03-06 2000-03-07 Lockheed Martin Corporation Electrostatic discharge protection for silicon-on-insulator
US6160292A (en) * 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
DE19741928C1 (de) * 1997-09-10 1998-09-24 Siemens Ag Halbleiterbauelement
JP3061020B2 (ja) 1997-11-12 2000-07-10 日本電気株式会社 誘電体分離型半導体装置
JPH11261010A (ja) 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5877048A (en) * 1998-03-23 1999-03-02 Texas Instruments--Acer Incorporated 3-D CMOS transistors with high ESD reliability
JPH11354631A (ja) 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6521947B1 (en) * 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6512269B1 (en) 2000-09-07 2003-01-28 International Business Machines Corporation High-voltage high-speed SOI MOSFET
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
JP5151087B2 (ja) * 2005-11-01 2013-02-27 株式会社デンソー 半導体装置およびその製造方法
JP2009060064A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 半導体装置及びその製造方法
WO2010014281A1 (en) * 2008-07-30 2010-02-04 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
JP5132481B2 (ja) * 2008-08-27 2013-01-30 株式会社日立製作所 半導体集積回路装置
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701198A (en) * 1970-08-14 1972-10-31 Bell Telephone Labor Inc Monolithic integrated circuit structures and methods of making same
US4883543A (en) * 1980-06-05 1989-11-28 Texas Instruments Incroporated Shielding for implant in manufacture of dynamic memory
JPS6271275A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 半導体集積回路
JPS63157475A (ja) * 1986-12-20 1988-06-30 Toshiba Corp 半導体装置及びその製造方法
JPS6446979A (en) * 1987-08-14 1989-02-21 Oki Electric Ind Co Ltd Analogue switch and sample-and-hold circuit with analogue switch
JPH01238066A (ja) * 1988-03-18 1989-09-22 Fujitsu Ltd 高耐圧トランジスタ

Also Published As

Publication number Publication date
US5113236A (en) 1992-05-12
JP3423006B2 (ja) 2003-07-07
KR100257412B1 (ko) 2000-05-15
JPH04275450A (ja) 1992-10-01
DE69129617D1 (de) 1998-07-23
EP0490437A1 (de) 1992-06-17
EP0490437B1 (de) 1998-06-17
KR920013780A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE69331915T2 (de) MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE69316256T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19701189A1 (de) Halbleiterbauteil
DE2903534A1 (de) Feldeffekttransistor
EP1018163A1 (de) Halbleiterbauelement mit einer driftzone
WO2000002250A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld
DE3806164C2 (de)
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19654280B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: VOLMER, G., DIPL.-ING., PAT.-ANW., 52066 AACHEN

8339 Ceased/non-payment of the annual fee