DE19654280B4 - Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer - Google Patents

Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer Download PDF

Info

Publication number
DE19654280B4
DE19654280B4 DE19654280A DE19654280A DE19654280B4 DE 19654280 B4 DE19654280 B4 DE 19654280B4 DE 19654280 A DE19654280 A DE 19654280A DE 19654280 A DE19654280 A DE 19654280A DE 19654280 B4 DE19654280 B4 DE 19654280B4
Authority
DE
Germany
Prior art keywords
layer
oxide
device substrate
active region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19654280A
Other languages
English (en)
Other versions
DE19654280A1 (de
Inventor
Jae-Kap Ichon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of DE19654280A1 publication Critical patent/DE19654280A1/de
Application granted granted Critical
Publication of DE19654280B4 publication Critical patent/DE19654280B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterspeichereinrichtung auf Silicium-auf-Isolator-Wafer, das die folgenden Schritte umfaßt:
ein Handhabungs- bzw. Trägersubstrat (10) wird vorgesehen, wo eine erste Oxidschicht (20A) ausgebildet ist;
ein Einrichtungssubstrat (30) wird vorgesehen, wo ein Feldoxid (31) ausgebildet ist, um einen ersten aktiven Bereich (AA) und einen zweiten aktiven Bereich (BB) festzulegen;
eine erste Isolationsschicht (32) wird über dem Einrichtungssubstrat (30) ausgebildet, um
einen vorbestimmten Abschnitt des Einrichtungssubstrates (30) in dem ersten aktiven Bereich (AA) und einen vorbestimmten Abschnitt in dem Einrichtungssubstrat (30) in dem zweiten aktiven Bereich (BB) freizulegen;
eine Leitungsschicht (33), die einen vorbestimmten Leitfähigkeitstyp hat, wird über der ersten Isolationsschicht (32) ausgebildet, um in Kontakt mit den freigelegten Abschnitten des Einrichtungssubstrates (30) in dem ersten und dem zweiten aktiven Bereich (AA, BB) gebracht zu werden;
eine zweite Oxidschicht (20B) wird auf der Leitungsschicht (33) ausgebildet; Kontaktoberflächen der ersten Oxidschicht (20A) des Handhabungs- bzw....

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß dem Patentanspruch 1 und insbesondere einen Metall-Oxid-Halbleiter("MOS")-Transistor, der auf einem Silicium-Auf-Isolator("SOI")-Wafer ausgebildet ist, der einen Effekt mit einem potentialfreien Substrat bzw. einem ungeerdeten Substrat verhindert.
  • Im allgemeinen weisen die SOI-Wafer bzw. -Scheiben den Vorteil auf, eine RC-Verzögerung aufgrund einer parasitären Kapazität und eines Leckstromes der Halbleitereinrichtungen zu verhindern und folglich wird er als Substrat für Hochgeschwindigkeitshalbleitereinrichtungen mit einer geringen Betriebsleistung zur Verfügung gestellt.
  • Es gibt zwei Verfahren zur Herstellung der SOI-Wafer, ein Verfahren zur Trennung durch Sauerstoffimplantation ("SIMOX-Verfahren") und ein Verbindungsverfahren. Bei dem SIMOX-Verfahren werden Sauerstoffionen in ein Si-Substrat implantiert, um einen SOI-Wafer auszubilden. Bei dem Verbindungsverfahren wird das Einrichtungssubstrat, auf dem ein Isolator ausgebildet ist, mit einem Handhabungs- bzw. Trägersubstrat verbunden, und das Einrichtungssubstrat wird dünn geschliffen bzw. gedünnt, um den SOI-Wafer auszubilden.
  • Wie in 3 gezeigt, wird ein SOI-Substrat 100 zur Verfugung gestellt, das ein Handhabungs- bzw. Trägersubstrat 1, eine Isolierschicht 2 und eine Si-Schicht 3, auf der ein MOS-Transistor auszubilden ist, aufweist. Hierin ist die Si-Schicht 3 mit Verunreinigungsionen eines ersten Leitfähigkeitstyps dotiert und ist mit einer Dicke von 300 bis 1500Å ausgebildet, um ein Durchstossen bzw. Durchlöchern und einen Kurzschlusskanaleffekt bei einem MOS-Transistor zu vermeiden, der auf der Si-Schicht 3 ausgebildet wird. Ein Feldoxid 4 wird an dem vorbestimmten Abschnitt der Si-Schicht 3 durch ein herkömmliches LOCOS-Verfahren ausgebildet, um einen aktiven Bereich festzulegen. Da der Boden bzw. der Grund des Feldoxides 4 in Kontakt zu der Isolationsschicht 2 ist, wird der aktive Bereich, in dem der MOS-Transistor ausgebildet wird, vollständig getrennt.
  • Als nächstes werden ein Gateoxid 5 und eine Polysiliciumschicht über dem SOI-Wafer 100 ausgebildet und dann strukturiert, um eine Gateelektrode 6 auszubilden. Verunreinigungsionen eines zweiten Leitfähigkeitstypes werden in die Si-Schicht 3 implantiert, um Source/Drainbereiche 7 zwischen der Gateelektrode 6 und dem Feldoxid 4 auszubilden. Hierin werden, da die Grundbereiche der Source/Drainbereiche 6 in Kontakt bzw. Berührung zu der Isolationsschicht 2 sind, die Kontaktkapazität und Leckströme nicht auftreten. Eine Zwischenisolationsschicht 8 wird dann über der sich ergebenden Struktur mit der vorbestimmten Dicke ausgebildet und dann geätzt, um die Source/Drainbereiche 7 freizulegen. Als nächstes wird eine Metallzwischenverbindung 9 ausgebildet, um mit den freigelegten Source/Drainbereichen 7 in Berührung zu kommen.
  • Jedoch wird in dem Fall, in dem die Si-Schicht, in der ein MOS-Transistor ausgebildet ist, eine dünne Dicke hat, wenn ein Kanalbereich vollkommen verarmt ist, das Potential des Kanalbereiches in dem MOS-Transistor nach 3 höher, als das eines herkömmlichen Mos-Transistors. Auch wird die Potentialbarriere zwischen den Source/Drainbereichen und einem Kanalbereich gering und Löcher, die durch Beeinflussungsionen in dem Verarmungsbereich des Drainbereiches erzeugt werden, werden zeitweise in den Kanalbereich einbezogen. Die einbezogenen Löcher steigern die Potentialhöhe in dem Kanalbereich. Deshalb werden Elektronen von dem Sourcebereich schnell in den Kanalbereich injiziert, was zu einem potientialfreien bzw. ungeerdeten Effekt im Substrat führt, wobei sich eine Standfestigkeitsspannung zwischen den Source/Drainbereichen etwas verringert.
  • Die DE 39 21 038 A1 beschreibt ein Verfahren zur Herstellung eines Halbleitersubstrats das die folgenden Schritte aufweist: ein Metallfilm mit hohem Schmelzpunkt oder ein Metalllegierungsfilm mit hohem Schmelzpunkt wird auf zumindest einem Abschnitt einer Basis abgelagert, ein amorphes Halbleitersystem oder ein polykristalline Halbleiterfilm wird auf dem Metallfilm bzw. Metalllegierungsfilm bzw. auf der Basis abgelagert, ein Kühlmittel wird auf dem Halbleiterfilm angeordnet, der Halbleiterfilm wird durch Bestrahlung des Halbleiterfilms mit Energie geschmolzen und ein Einkristall wird unter Verschiebung eines durch die Energie bestrahlten Abschnitts des Halbleiterfilms in Bezug auf die Energie wachsen gelassen.
    •
  • Es ist eine Aufgabe der vorliegenden Erfindung, den oben aufgezeigten Nachteilen des Standes der Technik wenigstens teilweise Abhilfe zu verschaffen und ein Verfahren zur Herstellung zur Verfügung zu stellen, wobei ein Körperelektrodenbereich ausgebildet wird, um eine Potentialfreiheit bzw. einen ungeerdeten oder potentialfreien Zustand zu verhindern, der in einem SOI-Wafer erzeugt wird, ohne den Integrationsgrad zu verringern.
  • Das erfindungsgemäße Herstellungsverfahren ermöglicht die Herstellung einer Halbleitereinrichtung, die folgende Merkmale aufweist: ein SOI-Substrat, das ein Si-Substrat, eine Isolationsschicht und eine Si-Schicht, die einen ersten Leitfähigkeitstyp hat, der auf dem Si-Substrat ausgebildet ist, und eine Leitungsschicht enthält, die zwischen der Si-Schicht und der Isolationsschicht ausgebildet ist; ein Feldoxid, das in der Si-Schicht ausgebildet ist, um die Si-Schicht zu einem ersten aktiven Bereich und einem zweiten aktiven Bereich festzulegen; eine Gateelektrode, die auf der -Si-Schicht des ersten aktiven Bereiches ausgebildet ist; Source/Drainbereiche, die einen zweiten Leitfähigkeitstyp haben, der in der Si-Schicht an den beiden Deiten der Gateelektrode ausgebildet ist; und einen Körper- bzw. Trägerkörperelektrodenbereich, der einen vorbestimmten Leitfähigkeitstyp hat, der in der Si-Schicht des zweiten aktiven Bereiches ausgebildet ist, um in Kontakt zu der Si-Schicht über die Leitungsschicht ist.
  • Es wird ein Verfahren zur Herstellung eines SOI-Substrates zur Verfügung gestellt, das die folgenden Schritte umfaßt: ein Handhabungs- bzw. Trägersubstrat wird vorgesehen, wo eine erste Oxidschicht ausgebildet ist; ein Einrichtungssubstrat wird vorgesehen, wo ein Feldoxid ausgebildet ist, um einen ersten aktiven Bereich und einen zweiten aktiven Bereich festzulegen; eine erste Isolationsschicht wird über dem Einrichtungssubstrat ausgebildet, um einen vorbestimmten Abschnitt des Einrichtungssubstrates in dem ersten aktiven Bereich und einen vorbestimmten Abschnitt in dem Einrichtungssubstrat in dem zweiten aktiven Bereich freizulegen; eine Leitungsschicht, die einen vorbestimmten Leitfähigkeitstyp hat, wird über der ersten Isolationsschicht ausgebildet, um in Kontakt mit den freigelegten Abschnitten des Einrichtungssubstrates in dem ersten und dem zweiten aktiven Bereich gebracht zu werden; eine zweite Oxidschicht wird auf der Leitungsschicht ausgebildet; Kontaktoberflächen der ersten Oxidschicht des Handhabungs- bzw. Trägersubstrates und des zweiten Oxides des Einrichtungssubstrates werden in Berührung gebracht, um das Einrichtungssubstrat und das Handhabungs- bzw. Trägersubstrat zu verbinden; das Einrichtungssubstrat wird geätzt, um eine Si-Schicht zu bilden, wodurch die Silicium-Auf-Halbleiter-Struktur, die das Handhabungs- bzw. Trägersubtrat, die Si-Schicht und eine zweite Isolationsschicht, die die erste Oxidschicht und die zweite Oxidschicht zwischen dem Handhabungs- bzw. Trägersubstrat der Si-Schicht enthält, umfaßt, ausgebildet wird; die Si-Schicht wird mit Verunreinigungsionen eines ersten Leitungstypes dotiert; eine Gateelektrode wird über dem freigelegten Abschnitt des Einrichtungssubstrates ausgebildet, das in Kontakt zu der Leitungsschicht in dem ersten aktiven Bereich steht; und Verunreinigungsionen eines zweiten Leitfähigkeitstypes werden in die Si-Schicht implantiert, um Source/Drainbereiche an beiden Seiten der Gateelektrode in dem ersten aktiven Bereich auszubilden und um einen körperelektrodenbereich in dem zweiten aktiven Bereich auszubilden, wobei die Source/Drainbereiche mit bzw. zu der leitenden Schicht durch die erste Isolationsschicht getrennt sind und der Körperelektrodenbereich in Kontakt zu der Si-Schicht zwischen den Source/Drainbereichen über die Leitungsschicht steht.
    •
  • Die Aufgaben und Merkmale der Erfindung können unter Bezug auf die folgende im einzelnen dargelegte Beschreibung, die beigefügten Ansprüche und die anliegenden Darstellungen besser verstanden werden, in denen:
  • 1 eine querschnittliche Ansicht eines MOS-Transistors ist, der auf dem SOI-Wafer gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildet ist;
  • 2A bis 2D querschnittliche Ansichten sind, die ein Verfahren zur Herstellung eines MOS-Transistors auf einem SOI-Wafer gemäß einer Ausführungsform der vorliegenden Erfindung darstellen; und
  • 3 ein querschnittliche Ansicht eines MOS-Transistors ist, der auf dem SOI-Wafer nach dem Stand der Technik ausgebildet ist.
  • Bezugnehmend auf 1 wird gemäß einer Ausführungsform der vorliegenden Erfindung ein SOI-Wafer 200 zur Verfügung gestellt, der ein Si-Handhabungs- bzw. Trägersubstrat 10, eine Isolierschicht 20, die aus einer Oxidschicht hergestellt ist, die auf dem Si-Trägersubstrat 10 ausgebildet ist, und eine Si-Schicht 14 aufweist, wo ein MOS-Transistor gebildet werden soll. Ein Feldoxid 31 wird in einem vorbestimmten Abschnitt der Si-Schicht 14 des Si-Trägersubstrates 10 hergestellt, um einen ersten aktiven Bereich AA, indem ein MOS-Transistor ausgebildet werden soll, und einen zweiten aktiven Bereich BB festzulegen, in dem ein Körperelektrodenbereich ausgebildet werden soll. Hierin wird die Si-Schicht, in der der erste aktive Bereich AA und der zweite aktive Bereich BB festgelegt sind, mit Verunreinigungsionen eines ersten Leitfähigkeitstypes, wie etwa N-Typ-Verunreinigungsionen oder Verunreinigungsionen vom P-Typ dotiert.
  • Ein Gateoxid 41 und eine Gateelektrode 42 werden auf dem ersten aktiven Bereich AA in der Si-Schicht ausgebildet. Source/Drainbereiche 43A und 43B, die einen zweiten Leitfähigkeitstyp haben, werden an beiden Seiten der Gateelektrode 42 in dem ersten aktiven Bereich AA ausgebildet, und der Körper- bzw. Trägerkörperelektrodenbereich 43C, der einen zweiten Leitfähigkeitstyp hat, wird in dem zweiten aktiven Bereich BB ausgebildet. Zu dieser Zeit sind die Source/Drainbereiche 43A und 43B vom P-Typ, wenn die Si-Schicht vom N-Typ ist. Andererseits sind die Source/Drainbereiche vom N-Typ, wenn die Si-Schicht vom P-Typ ist.
  • Eine Leitungsschicht 33 wird zwischen der Si-Schicht 40 und der Isolationsschicht 20 ausgebildet, um mit bzw. vom Si-Handhabungs- bzw. Trägersubstrat 10 durch die Isolationsschicht 20 getrennt zu sein. Zusätzlich ist die Leitungsschicht 33 mit den Source/Drainbereichen 43A und 43B durch ein Oxid 32 getrennt, das unter den Source/Drainbereichen 43A und 43B liegt. Die Leitungsschicht 33 wird in Kontakt zu einem Kanalbereich zwischen den Source/Drainbereichen 43A und 43B und dem Körperelektrodenbereich 43C gebracht. Folglich ist der Kanalbereich elektrisch mit dem Körperelektrodenbereich über die Leitungsschicht kontaktiert. Hierin hat die Leitungsschicht den gleichen ersten Leitfähigkeitstyp wie die Si-Schicht 40. Die Leitungsschicht 33 kann eine der folgenden Schichten aufweisen, nämlich eine Siliciumschicht, eine Polisliciumschicht, eine amorphe Silicium- oder Silicidschicht.
  • Ein Verfahren zur Herstellung des MOS-Transistors auf einem SOI-Wafer wird nun in weitergehenden Einzelheiten unter Bezugnahme auf die 2A bis 2D beschrieben.
  • Bezugnehmend auf 2A werden ein Si-Trägersubstrat 10, wo eine Oxidschicht 20A ausgebildet ist, und ein Einrichtungssubstrat 30 vorgesehen, das einen vorbestimmten Leitfähigkeitstyp hat, wie etwa ein Si-Substrat oder ein GaAs-Substrat. Ein Feldoxid 31 wird an dem vorbestimmten Abschnitt des Einrichtungsubstrates 30 durch einen herkömmlichen LOCOS-Prozeß ausgebildet. Durch die Ausbildung des Feldoxides 31 werden ein erster aktiver Bereich AA, in dem ein MOS-Transistor ausgebildet werden soll, und ein zweiter aktiver Bereich BB, in dem ein Körperelektrodenbereich ausgebildet werden soll, in dem Einrichtungssubstrat 30 festgelegt.
  • Eine Oxidschicht 32 wird über der Oberfläche des Einrichtungssubstrates 30, das das Feldoxid 31 umfaßt, ausgebildet. Die Oxidschicht 32 wird mit einer vorbestimmten Dicke durch ein chemisches Dampfabscheidungs("CVD")-Verfahren und anschließendes Ätzen ausgebildet, um die Abschnitte des Einrichtungssubstrates 30 freizulegen, in denen ein Kanalbereich in dem ersten aktiven Bereich AA ausgebildet werden soll, um wo ein Körperelektrodenbereich in dem zweiten aktiven Bereich BB ausgebildet werden soll.
  • Als nächstes wird eine Leitungsschicht 33 über dem Einrichtungssubstrat 30 ausgebildet, um mit den freigelegten Abschnitten des Einrichtungssubstrates in Berührung zu kommen. Hierin hat die Leitungsschicht 33 den gleichen Leitfähigkeitstyp wie das Einrichtungssubstrat 30 und weist bevorzugt eine der folgenden Schichten auf, bzw. besteht daraus, nämlich einer Si-Schicht, einer Polisiliciumschicht, einer amorphen Siliciumschicht oder einer insbesonderen amorphen Silicidschicht. Eine Oxidschicht 20B, die als eine vergrabene Isolationsschicht eines SOI-Wafers dient, wird auf der Leitungsschicht 33 ausgebildet und wird dann poliert, um das Einrichtungssubstrat 30 einzuebnen.
  • Wie in der obigen Ausführungsform beschrieben, wird die als eine vergrabene Isolationsschicht eines SOI-Wafers dienende Oxidschicht 20A auf dem Handhabungs- bzw. Trägersubstrat 10 ausgebildet, und die Leitungsschicht 33 und die Oxidschicht 20B, die als eine vergrabene Isolationsschicht eines SOI-Wafers dient, werden auf dem Einrichtungssubstrat 30 ausgebildet. Alternativ kann die Oxidschicht 20A ausgebildet werden, um als eine vergrabene Isolationsschicht eines SOI-Wafers auf dem Einrichtungssubtrat 30 zu dienen, und die Leitungsschicht 33 und die Oxidschicht 20B können ausgebildet sein, um als eine vergrabene Isolationsschicht eines SOI-Wafers auf dem Trägersubstrat 10 zu dienen.
  • Bezugnehmend auf 2B wird das Einrichtungssubstrat 30 auf das Trägersubstrat 10 gelegt, um mit den Oberflächen der Oxidschicht 20A des Einrichtungssubstrates 30 und der Si-Oxidschicht 20B des Trägersubstrates 10 kontakiert und anschließend durch eine thermische Behandlung verbunden zu werden. Das Einrichtungssubstrat 30, das mit dem Handhabungs- bzw. Trägersubstrat 10 verbunden ist, wird geätzt, um eine Si-Schicht 40 auszubilden, wodurch ein SOI-Wafer 200 vorgesehen wird. Das Einrichtungssubstrat das Einrichtungssubstrat 30 wird durch einen Rückätz- bzw. Wegätzprozeß oder ein chemisch/mechanisches Polierverfahren geätzt bzw. abgetragen, bis die Oberfläche des Feldoxides 31 freigelegt ist, um die Oberfläche der Si-Schicht 40 zu ebnen bzw. zu planarisieren.
  • Bezugnehmend auf 2C werden Verunreinigungsionen eines ersten Leitungsstypes, wie etwa Verunreinigungsionen vom N-Typ oder Verunreinigungsionen vom P-Typ in die Si-Schicht 40 implantiert, wodurch die Si-Schicht 40 mit den Verunreinigungsionen vom ersten Leitfähigkeitstyp dotiert wird. Als nächstes wird das Gateoxid 41 auf der Si-Schicht 40 bis zu einer Dicke von etwa 150 bis ca. 200Å ausgebildet, und eine Polisiliciumschicht wird auf dem Gateoxid 41 bis zu einer vorbestimmten Dicke ausgebildet und anschließend strukturiert, um eine Gateelektrode 42 in dem ersten aktiven Bereich AA auszubilden.
  • Die Verunreinigungsionen eines zweiten Leitfähigkeitstyps werden in die Si-Schicht 40 implantiert, um Source/Drainbereiche 43A und 43B an den beiden Seiten des Gateelektrode 42 in dem ersten aktiven Bereich AA der Si-Schicht 40 auszubilden, und um den Körperelektrodenbereich 43C in dem zweiten aktiven Bereich BB der Si-Schicht 40 auszubilden, wodurch der MOS-Transistor auf dem Si-Substrat 200 hergestellt wird. Hierbei kann, obwohl der Körperelektrodenbereich 43 vom gleichen Leitfähigkeitstyp wie die Source/Drainbereiche ist, er einen Leitfähigkeitstyp haben, der zu dem der Source/Drainbereiche 43A und 43B entgegengesetzt ist.
  • Bezugnehmend auf 2D wird ein Metallverbindungs- bzw. Zwischenverbindungsverfahren durchgeführt. Folglich wird eine Zwischenisolationsschicht 44 über der Si-Schicht 40 ausgebildet, wo ein MOS-Transistor ausgebildet worden ist, und wird dann geätzt, um die Source/Drainbereiche 43A und 43B freizulegen, und um den Körperelektrodenbereich 43C freizulegen. Als nächstes wird eine Metallschicht über dem sich ergebenden ausgebildet und dann geätzt, um Metallzwischenverbindungen bzw. -anschlüsse 45 auszubilden, die mit den Source/Drainbereichen 43A und 43B und mit dem Körperelektrodenbereich 43C in Kontakt stehen.
  • Bei einer Ausführungsform könnte, obwohl die dotierte Si-Schicht 40 für die Leitungsschicht zum Anschließen des Kanalbereiches an den Körperelektrodenbereich 43C verwendet wird, sie das dotierte Material als die Leitungsschicht verwenden, das einen vorbestimmten Leitfähigkeitstyp hat, z. B. eine Polisiliciumschicht, eine Schicht aus amorphen Silicium oder eine Silicidschicht.
  • Gemäß der vorliegenden Erfindung kann in einem MOS-Transistor, der auf einem SOI-Wafer ausgebildet ist, ein Körperelektrodenbereich zum Zuführen einer konstanten Spannung zu einem Substrat ungeachtet des Integrationsgrades ausgebildet werden.
  • Während diese Erfindung unter Bezugnahme auf illustrative Ausführungsformen beschrieben worden ist, ist es nicht beabsichtigt, das diese Beschreibung in einem einschränkenden Sinne ausgelegt wird. Verschiedene Modifikationen der dargestellten Ausführungsformen, wie auch andere Ausführungsformen der Erfindung, werden den Fachleuten im Stand der Technik durch Bezugnahme auf diese Beschreibung ersichtlich werden. Es ist deshalb zu bedenken, daß die beigefügten Ansprüche beliebige derartige Modifikationen oder Ausführungsformen abdecken werden, so daß diese in den tatsächlichen Bereich der Erfindung fallen.
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines SOI-Wafers, der die folgenden Merkmale umfaßt: ein SOI-Substrat, das ein Si-Substrat, eine Isolationsschicht und eine SI-Schicht enthält, die einen ersten aktiven Leitfähigkeitstyp hat, die auf dem Si-Substrat ausgebildet ist, wobei die Leitungsschicht zwischen der Si-Schicht und der Isolationsschicht ist; ein Feldoxid, das in der Si-Schicht ausgebildet ist, um die Si-Schicht mit einem ersten aktiven Bereich und einem zweiten aktiven Bereich festzulegen; eine Gateelektrode, die auf der Si-Schicht des ersten aktiven Bereiches ausgebildet ist; Source/Drainbereiche, die von einem zweiten Leitfähigkeitstyp sind, die in der Si-Schicht auf den beiden Seiten der Gateelektrode ausgebildet sind; und einen Körperelektroden Bereich, der in der Si-Schicht des zweiten aktiven Bereiches ausgebildet ist, und mit der Si-Schicht über die Leitungsschicht kontaktiert ist.

Claims (10)

  1. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung auf Silicium-auf-Isolator-Wafer, das die folgenden Schritte umfaßt: ein Handhabungs- bzw. Trägersubstrat (10) wird vorgesehen, wo eine erste Oxidschicht (20A) ausgebildet ist; ein Einrichtungssubstrat (30) wird vorgesehen, wo ein Feldoxid (31) ausgebildet ist, um einen ersten aktiven Bereich (AA) und einen zweiten aktiven Bereich (BB) festzulegen; eine erste Isolationsschicht (32) wird über dem Einrichtungssubstrat (30) ausgebildet, um einen vorbestimmten Abschnitt des Einrichtungssubstrates (30) in dem ersten aktiven Bereich (AA) und einen vorbestimmten Abschnitt in dem Einrichtungssubstrat (30) in dem zweiten aktiven Bereich (BB) freizulegen; eine Leitungsschicht (33), die einen vorbestimmten Leitfähigkeitstyp hat, wird über der ersten Isolationsschicht (32) ausgebildet, um in Kontakt mit den freigelegten Abschnitten des Einrichtungssubstrates (30) in dem ersten und dem zweiten aktiven Bereich (AA, BB) gebracht zu werden; eine zweite Oxidschicht (20B) wird auf der Leitungsschicht (33) ausgebildet; Kontaktoberflächen der ersten Oxidschicht (20A) des Handhabungs- bzw. Trägersubstrates (10) und des zweiten Oxides (20B) des Einrichtungssubstrates (30) werden in Berührung gebracht, um das Einrichtungssubstrat (30) und das Handhabungs- bzw. Trägersubstrat (10) zu verbinden; das Einrichtungssubstrat (30) wird geätzt, um eine Si-Schicht (40) zu bilden, wodurch die Silicium-Auf-Halbleiter-Struktur (200), die das Handhabungs- bzw. Trägersubtrat (10), die Si-Schicht (40) und eine zweite Isolationsschicht, die die erste Oxidschicht (20A) und die zweite Oxidschicht (20B) zwischen dem Handhabungs- bzw. Trägersubstrat (10) und der Si-Schicht (40) enthält, umfaßt, ausgebildet wird; die Schicht (40) wird mit Verunreinigungsionen eines ersten Leitungstypes dotiert; eine Gateelektrode (42) wird über dem freigelegten Abschnitt des Einrichtungssubstrates (30) ausgebildet, das in Kontakt zu der Leitungsschicht (33) in dem ersten aktiven Bereich (AA) steht; und Verunreinigungsionen eines zweiten Leitfähigkeitstypes werden in die Si-Schicht (40) implantiert, um Source/Drainbereiche (43A, 43B) an beiden Seiten der Gateelektrode (42) in dem ersten aktiven Bereich (AA) auszubilden und um einen Körperelektrodenbereich (43C) in dem zweiten aktiven Bereich (BB) auszubilden, wobei die Source/Drainbereiche (43A, 43B) mit bzw. zu der leitenden Schicht (33) durch die erste Isolationsschicht (32) getrennt sind und der Körperelektrodenbereich (43C) in Kontakt zu der Si-Schicht (40) zwischen den Source/Drainbereichen (43A, 43B) über die Leitungsschicht (33) steht.
  2. Verfahren nach Anspruch 1, in dem die Leitungsschicht (33) den gleichen Leitfähigkeitstyp wie die Si-Schicht (40) hat.
  3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem die Leitungsschicht (33) wenigstens eine der folgenden Schichten aufweist: eine Si-Schicht, eine Schicht aus amorphen Silicium, eine Polisilicium-Schicht bzw- eine Silicidschicht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, das ferner den Schritt zum Ebnen der zweiten Oxidschicht (20B) nach dem Schritt zum Ausbilden der zweiten Oxidschicht (20B) vor dem Schritt zum Berühren der ersten und der zweiten Oxidschicht (20A, 20B) aufweist.
  5. Verfahren nach Anspruch 4, bei dem der Schritt zum Ebnen der zweiten Oxidschicht (20B) durch ein Rückätzverfahren bzw. ein Wegätzverfahren durchgeführt wird.
  6. Verfahren nach Anspruch 4, bei dem der Schritt zum Ebnen der zweiten Oxidschicht (20B) durch einen chemischen und mechanischen Polierprozeß durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Isolierschicht (32) eine Oxidschicht umfaßt bzw. ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, das ferner die folgenden Schritte aufweist: eine Zwischenisolationsschicht (44) wird über dem SOI-Substrat (200) nach dem Schritt zum Implantieren von Verunreinigungsionen in die Si-Schicht (40) ausgebildet; die Zwischenisolationsschicht (44) wird geätzt, um Source/Drainbereiche (43A, 43B) freizulegen und um den Körperelektrodenbereich (43C) freizulegen; und Metallzwischenverbindungen (45), die die freigelegten Source/Drainbereiche (43A, 43B) und den Körperelektrodenbereich (43C) kontaktieren sollen, werden ausgebildet.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Si-Schicht (40) vom N-Typ ist und die Source/Drainbereiche (43A, 43B) und der Körperelektrodenbereich (43C) vom P-Typ sind.
  10. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Si-Schicht (40) vom P-Typ ist und die Source/Drainbereiche (43A, 43B) und der Körperelektrodenbereich (43C) vom N-Typ ist.
DE19654280A 1995-12-30 1996-12-24 Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer Expired - Fee Related DE19654280B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950069461A KR970052023A (ko) 1995-12-30 1995-12-30 에스 오 아이 소자 및 그의 제조방법
KR95-69461 1995-12-30

Publications (2)

Publication Number Publication Date
DE19654280A1 DE19654280A1 (de) 1997-07-03
DE19654280B4 true DE19654280B4 (de) 2005-11-10

Family

ID=19448459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19654280A Expired - Fee Related DE19654280B4 (de) 1995-12-30 1996-12-24 Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer

Country Status (6)

Country Link
JP (1) JPH1074921A (de)
KR (1) KR970052023A (de)
CN (1) CN1075246C (de)
DE (1) DE19654280B4 (de)
GB (1) GB2309825B (de)
TW (1) TW312854B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
DE69925078T2 (de) 1998-08-29 2006-03-09 International Business Machines Corp. SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
EP0989613B1 (de) * 1998-08-29 2005-05-04 International Business Machines Corporation SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
KR100318463B1 (ko) * 1998-10-28 2002-02-19 박종섭 몸체접촉실리콘이중막소자제조방법
TW476993B (en) * 2000-01-19 2002-02-21 Advanced Micro Devices Inc Silicon on insulator circuit structure with buried semiconductor interconnect structure and method for forming same
US6368903B1 (en) * 2000-03-17 2002-04-09 International Business Machines Corporation SOI low capacitance body contact
JP2003100907A (ja) 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
CN101621009B (zh) * 2008-07-02 2012-03-21 中国科学院微电子研究所 一种制作部分耗尽soi器件体接触结构的方法
JP5801300B2 (ja) 2009-07-15 2015-10-28 シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． 背面放熱を伴う絶縁体上半導体
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
KR101766907B1 (ko) 2009-07-15 2017-08-09 퀄컴 인코포레이티드 이면측 지지층을 가진 반도체-온-절연체
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
CN102683417A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
US9215962B2 (en) 2014-03-13 2015-12-22 Ecovacs Robotics, Inc. Autonomous planar surface cleaning robot
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3921038A1 (de) * 1988-06-28 1990-01-04 Ricoh Kk Halbleitersubstrat und verfahren zu dessen herstellung
DE4409202C2 (de) * 1993-03-18 1998-07-02 Gold Star Electronics Dünnfilmtransistor und Verfahren zu seiner Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2547663B2 (ja) * 1990-10-03 1996-10-23 三菱電機株式会社 半導体装置
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
JPH08162642A (ja) * 1994-12-07 1996-06-21 Nippondenso Co Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3921038A1 (de) * 1988-06-28 1990-01-04 Ricoh Kk Halbleitersubstrat und verfahren zu dessen herstellung
DE4409202C2 (de) * 1993-03-18 1998-07-02 Gold Star Electronics Dünnfilmtransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
TW312854B (de) 1997-08-11
KR970052023A (ko) 1997-07-29
JPH1074921A (ja) 1998-03-17
GB9626979D0 (en) 1997-02-12
GB2309825B (en) 2000-07-05
DE19654280A1 (de) 1997-07-03
GB2309825A (en) 1997-08-06
CN1160293A (zh) 1997-09-24
CN1075246C (zh) 2001-11-21

Similar Documents

Publication Publication Date Title
DE19654280B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE2059072A1 (de) Halbleiter-Einrichtung
DE3752286T2 (de) In einem tiefen Graben formierte Isolation mit Kontakt an der Oberfläche des Substrates
DE10224160A1 (de) Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE3625742C2 (de) Integrierte CMOS-Schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee