DE4409202C2 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE4409202C2
DE4409202C2 DE4409202A DE4409202A DE4409202C2 DE 4409202 C2 DE4409202 C2 DE 4409202C2 DE 4409202 A DE4409202 A DE 4409202A DE 4409202 A DE4409202 A DE 4409202A DE 4409202 C2 DE4409202 C2 DE 4409202C2
Authority
DE
Germany
Prior art keywords
gate electrode
layer
semiconductor layer
gate
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4409202A
Other languages
English (en)
Other versions
DE4409202A1 (de
Inventor
Hong Seuk Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4409202A1 publication Critical patent/DE4409202A1/de
Application granted granted Critical
Publication of DE4409202C2 publication Critical patent/DE4409202C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf einen Dünnfilmtransistor und auf ein Ver­ fahren zu seiner Herstellung, und insbesondere auf einen Dünnfilmtran­ sistor mit keil- oder kegelförmig ausgebildetem Gate (tapered gate) sowie mit verringertem Ausschaltstrom (OFF current), der sich in höher inte­ grierten Einrichtungen verwenden läßt, z. B. in SRAMs mit wenigstens 4 Mb oder in einer LCD, sowie auf ein Verfahren zur Herstellung eines derar­ tigen Dünnfilmtransistors.
Aus IEEE Transactions on Electron Devices, Vol. 39, No. 12, 1992, pp 2803-2809 ist bereits die Herstellung invertierter Dünnfilmtransistoren be­ kannt, die eine durch Selbstausrichtung erzeugte LDD Struktur aufwei­ sen.
Darüber hinaus beschäftigt sich der Artikel von Yu-Zhang Chen und Ting- Wei Tang in IEEE Transactions on Electron Devices, Vol. 36, No. 11, 1989, pp 2492-2498 mit dem Einfluß heißer Ladungsträger in asymmetrischen LDD und LDS MOSFET Einrichtungen.
Ein Dünnfilmtransistor, nachfolgend abgekürzt als TFT, läßt sich nicht nur als Lastwiderstand in hochintegrierten statischen Speichern mit wahlfreiem Zugriff (SRAMs) verwenden, die eine Speicherkapazität von 4 Mb oder mehr aufweisen, sondern auch als Schaltelement in Flüssigkri­ stall-Displays (LCDs).
Vorzugsweise soll ein derartiger TFT ein hohes Verhältnis von Einschalt­ strom zu Ausschaltstrom haben, was erreicht wird durch einen niedrigen Ausschaltstrom und einen hohen Einschaltstrom.
Die Fig. 1 zeigt einen Querschnitt eines sogenannten OFF-SET TFTs vom Top-Gate-Typ, der nachfolgend als TGOS TFT abgekürzt wird.
Der TGOS TFT nach Fig. 1 weist ein Gate 17 auf, einen Drainbereich 15, der gegenüber dem Gate 17 um einen vorbestimmten Abstand versetzt an­ geordnet ist, sowie einen Sourcebereich 14, mit dem sich das Gate 17 über­ lappt. Auf diese Weise wird eine vergrößerte Länge eines Kanalbereichs 13 gebildet.
Obwohl diese Struktur zu einem reduziertem Ausschaltstrom (OFF cur­ rent) führt, und zwar im Vergleich zu einem konventionellen TFT, bei dem keine sich überlappenden Strukturen vorhanden sind, läßt sich dennoch kein verbessertes Einschalt-/Ausschaltstromverhältnis erzielen, da we­ gen des verlängerten Kanals auch der Einschaltstrom (ON current) ab­ nimmt.
Die Fig. 2A bis 2D zeigen Querschnittsstrukturen zur Erläuterung eines Verfahrens zur Herstellung eines TGOS TFTs mit leicht dotiertem Drain (LDD), bei dem ein vergrößerter Einschaltstrom (ON current) erhalten wird.
Gemäß 2A wird zunächst auf einem Substrat 21, das z. B. ein Halbleiter­ material vom N-Typ ist, eine Siliciumdioxidschicht 22 gebildet, auf die an­ schließend ein Festkörper-Polysiliciumfilm 23 aufgebracht bzw. niederge­ schlagen wird (Body-Polysiliciumfilm). Sodann erfolgt eine Silicium­ ionenimplantation zur Verbesserung der Eigenschaften des Polysilicium­ films 23.
Anstelle des Polysiliciumfilms 23 kann auch eine Schicht aus amorphem Silicium (a-Si) auf die Siliciumdioxidschicht 23 aufgebracht werden.
Durch die Implantation von Siliciumionen wird der Festkörper-Polysilici­ umfilm 23 in einen a-Si Film überführt. Anschließend erfolgt ein Tempe­ rungsprozeß bei einer Temperatur von 600°C ±50°C und über einen Zeitraum von 5 Stunden oder länger, wobei alternativ dazu auch ein Laser­ temperungsprozeß ausgeführt werden kann, um einen Polysiliciumfilm zu erhalten.
In einem weiteren Schritt erfolgt nochmals ein Ionenimplantationsprozeß, um die Schwellenspannung einzustellen.
Auf die so erhaltene Struktur werden dann der Reihe nach eine Gateoxid­ schicht 24 und darauf liegend eine Polysiliciumschicht 25 zur Bildung eines Gates aufgebracht. Die Gateoxidschicht 24 kann eine sogenannte HTO-Schicht sein (Hochtemperaturoxidschicht) oder eine HLO-Schicht (Hochtemperatur-Niedrigdruck-Oxidschicht).
Zur Bildung eines Gatemusters wird dann auf die Polysiliciumschicht 25 ein Photoresistfilm aufgebracht, der anschließend belichtet und ent­ wickelt wird, um ein Resistmuster 26 zu erhalten, das in Übereinstim­ mung mit dem gewünschten Gatemuster steht.
Wie in Fig. 2A zu erkennen ist, werden dann die freigelegte Polysilicium­ schicht und die Gateoxidschicht weggeätzt, und zwar unter Verwendung des Resistmusters 26 als Ätzmaske, so daß nur ein Gate 25 mit darunter­ liegender Gateoxidschicht 24 verbleibt.
Nach Entfernen des Photoresistmusters 26 wird ein anderer Photoresist­ film 27 auf die gesamte Oberfläche der so erhaltenen Struktur aufge­ bracht. Dieser Photoresistfilm 27 wird dann auf photolithographischem Wege so strukturiert, daß er nur noch den späteren Sourcebereich und einen Teil des Gates 25 abdeckt. Der andere Teil des Gates 25 und der sich daran anschließende Drainbereich bleiben frei.
Sodann werden gemäß Fig. 2B in die Polysiliciumschicht 23 Verunreini­ gungen vom p-Typ implantiert, und zwar mit leichter Dotierungskonzen­ tration, wobei das Resistmuster 27 als Ionenimplantationsmaske dient. Auf diese Weise wird ein Drainbereich 28 vom p-Typ erhalten, der sich mit dem Gate 25 teilweise überlappt.
Nach Entfernen des Photoresistmusters 27 wird ein anderer Photoresist­ film 29 auf die gesamte Oberfläche der so erhaltenen Struktur aufge­ bracht.
Gemäß Fig. 2C wird dieser andere Photoresistfilm 29 auf photolithogra­ phischem Wege so strukturiert, daß er einerseits den Zentralbereich des Gates 25 abdeckt und sich andererseits in Richtung des p-Typ Drainbe­ reichs 28 erstreckt und auch diesen zum Teil abdeckt. Dieser verbleibende Teil des Photoresistfilms 29 bildet eine Maske für die nachfolgende Ione­ nimplantation. Unter Verwendung des so strukturierten Resistmusters 29 und des freiliegenden Gates 25 als Maske werden dann Ionenin die Polysi­ liciumschicht 23 implantiert, und zwar mit hoher Konzentration, wobei die Ionen Verunreinigungen vom p-Typ sind. Auf diese Weise wird ein P+ Sourcebereich 30 erhalten, der sich mit dem Gate 25 überlappt. Ferner wird ein P+ Drainbereich 31 erhalten, der um einen vorbestimmten Ab­ stand vom Gate 25 entfernt liegt und, wie der Sourcebereich 30, eine hohe Verunreinigungskonzentration aufweist. Nach Entfernen des Photoresist­ musters 29 wird die Festkörper-Polysiliciumschicht 23, in der jetzt der Sourcebereich 30 und der Drainbereich 31 enthalten sind, strukturiert, und zwar unter Verwendung eines strukturierten Photoresistfilms 32, der zuvor auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht wurde. Dieser Photoresistfilm 32 dient dann als Maske zur Abdeckung der resultierenden Struktur, so daß letztendlich ein fertiger TFT vorliegt.
Allerdings treten bei der Herstellung des oben beschriebenen TGOS LDD TFTs die nachfolgenden Probleme auf.
Obwohl der Einschaltstrom im Vergleich zum TGOS TFT nach Fig. 1 ver­ größert ist, wird auch ein größerer Ausschaltstrom erhalten, so daß sich aus diesem Grund kein hohes Verhältnis von Einschaltstrom zu Aus­ schaltstrom ergibt.
Die stufenförmige Ausbildung macht es darüberhinaus schwierig, ein sehr feines Leitungsdesign vorzusehen, wie dies neuerdings für die Höchstinte­ gration vorgeschlagen wird.
Der Erfindung liegt die Aufgabe zugrunde, einen TFT mit vergrößertem Einschaltstrom-/Ausschaltstromverhältnis zu schaffen, und der sich vor­ teilhaft in LCDs oder SRAMs mit einer Speicherkapazität von wenigstens 4 Mb verwenden läßt.
Ein Dünnfilmtransistor nach der Erfindung enthält ein Substrat; eine Halbleiterschicht auf dem Substrat; eine Gateelektrode oberhalb der Halbleiterschicht, wobei die Gateelektrode eine obere Fläche aufweist und eine untere Fläche, die sich in der Größe von der oberen Fläche unterschei­ det; und Verunreinigungsbereiche, die sich an beiden Seiten der Gatee­ lektrode befinden und innerhalb der Halbleiterschicht vorhanden sind.
Beim TFT nach der Erfindung liegt ein Gate mit schräg zueinander verlau­ fenden Seitenflächen vor, also ein kegelartiges oder keilartiges Gate, wobei die Spitze oben oder unten liegen kann. Darüber hinaus ist eine Gateisola­ tionsschicht vorhanden, die im Bereich der Seiten des Gates relativ dick ist, jedoch eine geringere Dicke im Zentralbereich des Gates aufweist. Die Gateisolationsschicht ist mit anderen Wort konkav ausgebildet.
Ein Verfahren zur Herstellung eines Dünnfilmtransistors nach der Erfin­ dung zeichnet sich durch folgende Schritte aus:
  • - Bildung einer Halbleiterschicht auf einem Substrat;
  • - Bildung einer Gateisolationsschicht und einer Polysiliciumschicht für eine Gateelektrode;
  • - Definition eines Bereichs in Übereinstimmung mit einem Gateelek­ trodenmuster;
  • - Bildung einer Gateelektrode mit schräg verlaufenden Seitenwänden durch isotropes Ätzen der Polysiliciumschicht;
  • - Durchführung eines Oxidationsprozesses, um die freiliegende Ga­ teelektrode zu oxidieren;
  • - Bildung eines ersten Verunreinigungsbereichs in der Halbleiter­ schicht an einer Seite der Gateelektrode und Bildung eines zweiten Verun­ reinigungsbereichs in der Halbleiterschicht und außerhalb des ersten Verunreinigungsbereichs und der Gateelektrode.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch einen konventionellen TGOS TFT;
Fig. 2A bis 2D Querschnitte zur Erläuterung eines konventionel­ len Verfahrens zur Herstellung eines TGOS TFTs mit LDD-Struktur;
Fig. 3A bis 3E Querschnitte zur Erläuterung eines Verfahrens zur Herstellung eines TFTs nach der Erfindung mit ei­ nem schräg verlaufende Seitenwände aufweisen­ den Gate; und
Fig. 4 eine graphische Darstellung zur Erläuterung von Stromeigenschaften eines erfindungsgemäßen TFTs im Vergleich zu einem konventionellen TFT.
Unter Bezugnahme auf die Zeichnung wird nachfolgend ein Ausführungs­ beispiel der Erfindung im einzelnen beschrieben.
Dabei sind in Fig. 3A bis 3E Querschnitte eines erfindungsgemäßen TFTs in unterschiedlichen Herstellungsstufen gezeigt.
Gemäß Fig. 3A wird auf einem Substrat 41 aus einem Halbleitermaterial vom N-Typ zu nächst eine Schicht 42 aus Siliciumdioxid gebildet. Sodann wird auf die Siliciumdioxidschicht 42 ein Festkörper-Polysiliciumfilm 43 aufgebracht, in den dann Siliciumionen implantiert werden, um die Schwellenspannung einzustellen.
Der Festkörper-Polysiliciumfilm 43, in den zur Verbesserung seiner Ei­ genschaften Siliciumionen implantiert worden sind, wird auf diese Weise in a-Si überführt. Danach erfolgt ein Temperungsprozeß bei einer Tempe­ ratur von 600°C ±50°C über einen Zeitraum von 5 Stunden oder länger, oder es wird alternativ ein Lasertemperprozeß durchgeführt, um in den je­ weiligen Fällen einen Polysiliciumfilm zu erhalten.
Im Anschluß daran wird auf den Polysiliciumfilm 43 eine Oxidschicht 44 aufgebracht, auf die dann eine weitere Polysiliciumschicht niedergeschla­ gen wird. Die Oxidschicht kann eine HTO-Schicht sein (Hochtempera­ turoxidschicht) oder eine HLO-Schicht (Hochtemperatur-Niedrigdruck-Oxid­ schicht).
Nach Bildung der Schichten 44 und 45 wird auf die gesamte Oberfläche der Polysiliciumschicht 45 ein Photoresistfilm aufgebracht, der anschließend auf photolithographischem Wege strukturiert wird, um ein Photoresist­ muster 46 zu erhalten. Unter Verwendung des Photoresistmusters 46 als Maske werden danach die Polysiliciumschicht und die darunterliegende Oxidschicht geätzt, um ein Gate 45 aus der Polysiliciumschicht und einen Gateoxidfilm 44 aus der Oxidschicht zu erhalten.
Wie in Fig. 3A zu erkennen ist, erfolgt der Ätzvorgang so, daß ein keilarti­ ges bzw. kegelstumpfförmiges Gate 45 herausgebildet wird. Es erfolgt also ein sogenanntes Schrägätzen. Bei diesem Ätzvorgang wird auch die Oxid­ schicht auf der Schicht 43 entfernt, allerdings nicht derjenige Teil der Oxidschicht, der unterhalb des Resistmusters 46 liegt, so daß auch eine Gateoxidschicht 44 erhalten wird. Ausgehend von dieser Gateoxidschicht 44, die vollständig mit dem Fußteil des Gates 45 bedeckt ist, verjüngt sich das Gate 45 nach oben bzw. In zunehmendem Abstand von der Schicht 44, so daß eine keilartige bzw. kegelstumpfartige Gatestruktur erhalten wird.
In einem sich anschließenden Verfahrensschritt wird das Resistmuster 46 zunächst entfernt. Anschließend wird die gesamte freiliegende Oberfläche der so erhaltenen Struktur oxidiert, also die freiliegende Oberfläche des Gates 45 sowie die freiliegende Oberfläche der Schicht 43. Auf diese Weise bildet sich auf der gesamten freiliegenden Oberfläche der resultierenden Struktur eine zweite Oxidschicht 47. Da das Oxidwachstum sehr viel schneller auf der Oxidschicht abläuft als auf der undotierten Polysilicium­ schicht 43, bilden sich an beiden unteren End- bzw. Seitenbereichen des Gates sehr viel schneller dickere Oxidpolster als in anderen Bereichen. Die Oxidschicht 44 verstärkt sich also an beiden unteren End- bzw. Sei­ tenbereichen des Gates 45. Mit anderen Worten erhält dadurch die Gate­ oxidschicht 44 eine konkave Struktur. Ihre Dicke ist in der Mitte bzw. im Zentralbereich des Gates 45 relativ gering und nimmt in Richtung zur Sei­ te des Gates 45 zu.
Anschließend wird ein Photoresistmuster 49 auf der Oberfläche der so er­ haltenen Struktur gebildet, und zwar so, daß dieses Photoresistmuster 49 einen später zu bildenden Sourcebereich überdeckt und sich bis knapp zur Mitte des Gates 45 hin erstreckt und damit auch die schräg verlaufen­ de Seite des Gates 45 ab deckt. Unter Verwendung des Photoresistmusters 49 und des Gates 45 als Maske werden Verunreinigungen vom p-Typ mit geringer Konzentration in die Schicht 43 implantiert, um einen Drainbe­ reich 50 vom p-Typ in der Schicht 43 zu erhalten, der sich mit dem Gate 45 überlappt. Dies ist in Fig. 3C zu erkennen.
Gemäß Fig. 3D wird nach Entfernen des Photoresistmusters 49 ein weite­ res und als Maske dienendes Resistmuster 51 so auf die vorhandene Struktur aufgebracht, daß es einerseits den Zentralbereich des Gates 45 abdeckt und sich in Richtung des Drainbereichs 50 erstreckt, sowie diesen zum Teil überlappt. Dabei kommt das Photoresistmuster 51 auch auf der anderen schräg verlaufenden Seite des Gates 45 zu liegen und erstreckt sich also noch über einen Teil des leicht dotierten Drains 50. Unter Ver­ wendung des Resistmusters 51 und des freiliegenden Teils des Gates 25 als Maske werden dann Ionen bzw. Verunreinigungen vom p-Typ in die Polysiliciumschicht 43 implantiert, und zwar mit sehr starker Konzentra­ tion, um einerseits einen P+ Sourcebereich 52 zu erhalten, der sich mit dem Gate 45 überlappt, und um andererseits einen P+ Drainbereich 53 zu bilden, der unter einem vorbestimmten Abstand zum Gate 45 liegt. Das Zeichen (+) bedeutet hier hohe Dotierungskonzentration. Auch der hoch­ dotierte P+ Drainbereich 53 befindet sich innerhalb der Schicht 43, wobei direkt unterhalb des Gates 45 die Schicht 43 undotiert bleibt.
Anschließend wird das verwendete Photoresistmuster 51 entfernt, wonach die gesamte freiliegende Oberfläche der so erhaltenen Struktur mit einem weiteren Resistfilm abgedeckt wird, der auf photolithographischem Wege strukturiert wird, um einen Photoresistfilm 54 zu erhalten, der auf der Schicht 47 und oberhalb des Sourcebereichs 52, des Gates 45 und der Drainbereiche 50, 53 liegt, jedoch Seitenbereiche der Gateoxidschicht 47 bzw. 47, 48 freiläßt.
Unter Verwendung des Resistmusters 54 werden dann, wie in Fig. 3E ge­ zeigt ist, die nicht abgedeckten Bereiche der Gateoxidschicht 48 und die unmittelbar darunterliegenden Bereiche der Polysiliciumschicht 43 weg­ geätzt, bis die Siliciumdioxidschicht 42 freiliegt. Mit anderen Worten bei finden sich jetzt in der Festkörper-Polysiliciumschicht 43 nur noch der Sourcebereich 52 und die Drainbereiche 50, 53 sowie der Kanalbereich.
Die Herstellung des TFTs nach der Erfindung ist damit im wesentlichen be­ endet.
Die Fig. 4 zeigt graphische Darstellungen des Stromverhaltens des erfin­ dungsgemäßen TFTs im Vergleich zum konventionellen TFT.
Der TFT nach einem bevorzugten Ausführungsbeispiel der Erfindung weist eine Breite/Linie bzw. Länge von 0,6 µm/1,2 µm auf, wobei der leicht dotierte Drainbereich 50 durch Implantation von BF2+ Ionen bei einem Dosispegel von 5 × 1012 Ionen pro cm2 und einem Energiepegel von 25 keV gebildet wird, während die stark dotierten Source/Drainbereiche 52, 53 durch Implantieren von BF2+ Ionen bei einem Dosispegel von 3 × 1014 Ionen pro cm2 und einem Energiepegel von 25 keV erhalten werden.
Anhand der Fig. 4 läßt sich herausfinden, daß der konventionelle TFT einen Ausschaltstrom (OFF current) von 500 fA und einen Einschaltstrom (ON current) von 103 nA aufweist, was ein Einschaltstrom-/Ausschalt­ stromverhältnis von 2 × 105 ergibt. Dagegen weist der TFT nach der Erfin­ dung einen Ausschaltstrom von 89 fA und einen Einschaltstrom von 102 nA auf, was zu einem Einschaltstrom-/Ausschaltstromverhältnis von 1,1 × 106 führt.
Der erfindungsgemäße TFT weist daher ein Einschaltstrom-/Ausschalt­ stromverhältnis auf, das etwa 5 Mal größer ist als das beim konventionel­ len TFT. Wie der Mittelwert von 75 Proben zeigt, liegt beim konventionellen TFT der Einschaltstrom jeweils bei 101 nA, während der Ausschaltstrom bei etwa 518 fA liegt. Das mittlere Einschaltstrom-/Ausschaltstromver­ hältnis beträgt daher im konventionellen Fall 1,9 × 105. Dagegen liefern die entsprechenden Mittelwerte beim erfindungsgemäßen TFT einen Ein­ schaltstrom von 99 nA und einen Ausschaltstrom von 97 fA, was zu einem mittleren Einschaltstrom-/Ausschaltstromverhältnis von 1,1 × 106 führt.
Der erfindungsgemäß TFT weist eine Reihe von Vorteilen auf. Da die Gate­ oxidschicht an beiden unteren Endbereichen des Gates dicker ist als in ihren anderen Bereichen, weist der Drainbereich 50, der nur leicht dotiert ist, ein abgestuftes bzw. graduiertes Verunreinigungskonzentrationspro­ fil auf. Es ergibt sich ein reduzierter Leckstrom infolge der hohen Poten­ tialdifferenz zwischen dem Gate und dem Drainbereich, so daß sich im Vergleich zum konventionellen TGOS TFT ein noch weiter verkleinerter Ausschaltstrom einstellt.
Andererseits ist der Einschaltstrom beim erfindungsgemäßen TFT genau­ so groß wie beim konventionellen TGOS LDD TFT, so daß sich für den erfin­ dungsgemäßen TFT ein verbessertes bzw. vergrößertes Einschaltstrom-/Aus­ schaltstromverhältnis ergibt.
Die durch Oxidation von Polysilicium gebildete Gateoxidschicht zwecks Bildung des Gates ermöglicht darüber hinaus eine Reduzierung der Lei­ tungsbreite des Gates, was die Möglichkeit eröffnet noch kleinere Struktu­ ren zu bilden.

Claims (20)

1. Dünnfilmtransistor, umfassend:
  • - ein Substrat (41);
  • - eine auf dem Substrat (41) liegende Halbleiterschicht (43);
  • - eine Gateelektrode (45) oberhalb der Halbleiterschicht (43), wobei die Gateelektrode (45) eine obere Fläche und eine untere Fläche aufweist, die sich hinsichtlich ihrer Größe von der oberen Fläche unterscheidet; und
  • - Verunreinigungsbereiche (52; 50,53) innerhalb der Halbleiter­ schicht (43) sowie an beiden Seiten der Gateelektrode (45).
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (43) Polysilicium enthält oder aus solchem be­ steht.
3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode (45) aus Polysilicium hergestellt ist.
4. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Größe der unteren Fläche der Gateelektrode (45) größer ist als die Größe der oberen Fläche der Gateelektrode (45).
5. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Breite der Gateelektrode (45) ausgehend von ihrer oberen Fläche in Richtung zu ihrer unteren Fläche vergrößert.
6. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Leitungstyp der Verunreinigungsbereiche entgegengesetzt zu demjenigen der Halbleiterschicht ist.
7. Dünnfilmtransistor umfassend:
  • - ein Substrat (41) mit daraufliegender Isolationsschicht (42);
  • - eine Halbleiterschicht (43) auf der Isolationsschicht (42);
  • - eine Gateelektrode (45) oberhalb der Halbleiterschicht (43), wobei die Gateelektrode (45) eine obere Fläche und eine untere Fläche aufweist, die sich hinsichtlich ihrer Größe von der oberen Fläche unterscheidet;
  • - eine Gateisolationsschicht (44) zwischen der Halbleiterschicht (43) und der Gateelektrode (45), wobei die Gateisolationsschicht (44) in beiden unteren Endbereichen der Gateelektrode (45) dicker ausgebildet ist als in ihren anderen Bereichen; und
  • - Verunreinigungsbereiche (52; 50,53) in der Halbleitersschicht (43) sowie an beiden Seiten der Gateelektrode (40).
8. Dünnfilmtransistor nach Anspruch 7, dadurch gekennzeichnet, daß die Gateisolationsschicht (44) eine Schicht aus Siliciumdioxid ist.
9. Dünnfilmtransistor, umfassend:
  • - ein Substrat (41) mit daraufliegender Isolationsschicht (42);
  • - eine Halbleiterschicht (43) auf der Isolationsschicht (42);
  • - eine Gateelektrode (45) oberhalb der Halbleiterschicht (43), wobei die Gateelektrode (45) eine obere Fläche und eine untere Fläche aufweist, die sich hinsichtlich ihrer Größe von der oberen Fläche unterscheidet;
  • - eine Gateisolationsschicht (44) zwischen der Halbleiterschicht (43) und der Gateelektrode (45), wobei die Gateisolationsschicht (44) in beiden unteren Endbereichen der Gateelektrode (45) dicker ausgebildet ist als in Ihren anderen Bereichen;
  • - einen ersten Verunreinigungsbereich in der Halbleiterschicht (43) sowie an einer Seite der Gateelektrode (45); und
  • - einen zweiten Verunreinigungsbereich in der Halbleiterschicht (42) sowie außerhalb von erstem Verunreinigungsbereich und Gateelektrode.
10. Dünnfilmtransistor nach Anspruch 9, dadurch gekennzeichnet, daß die Verunreinigungskonzentration im ersten Verunreinigungsbereich geringer ist als im zweiten Verunreinigungsbereich.
11. Verfahren zur Herstellung eines Dünnfilmtransistors, umfassend folgende Schritte:
  • - Bildung einer Halbleiterschicht (43) auf einem Substrat (41);
  • - Bildung einer Gateisolationsschicht (44) und einer daraufliegenden Polysiliciumschicht für eine Gateelektrode (45);
  • - Definieren eines Bereichs in Übereinstimmung mit einem Gateelek­ trodenmuster;
  • - Bildung einer Gateelektrode (45) mit abgeschrägten Seltenwänden durch isotropes Ätzen der Polysiliciumschicht;
  • - Durchführung eines Oxidationsvorganges, um die freiliegende Gateelektrode (45) zu oxidieren; und
  • - Bildung von Verunreinigungsbereichen in der Halbleiterschicht (43) sowie an beiden Seiten der Gateelektrode (45).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Halbleiterschicht (43) eine Polysiliciumschicht verwendet wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Gateisolationsschicht (44) eine Oxidschicht verwendet wird.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Gateoxidschicht (44) an beiden unteren Endbereichen des Gates (45) dicker ist als in ihren anderen Bereichen bzw. unmittelbar unterhalb des Gates.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Verunreinigungsbereiche Dotierungsmittel vom p-Typ enthalten.
16. Verfahren zur Herstellung eines Dünnfilmtransistors, umfassend folgende Schritte:
  • - Bildung einer Halbleiterschicht (43) auf einem Substrat (41), wobei zwischen Substrat und Halbleiterschicht eine Isolationsschicht (42) liegt
  • - Implantieren von Siliciumionen in die Halbleiterschicht (43) und Durchführung eines Temperprozesses;
  • - Bildung einer Gateisolationsschicht und einer daraufliegenden Polysiliciumschicht für eine Gateelektrode (45);
  • - Definieren eines Bereichs in Übereinstimmung mit einem Gateelek­ trodenmuster;
  • - Bildung einer Gateelektrode (45) mit abgeschrägten Seltenwänden durch isotropes Ätzen der Polysiliciumschicht;
  • - Durchführung eines Oxidationsprozesses zwecks Oxidation der freiliegenden Gateelektrode (45);
  • - Bildung eines Verunreinigungsbereichs in der Halbleiterschicht (43) an einer Seite der Gateelektrode (45); und
  • - Bildung eines zweiten Verunreinigungsbereichs in der Halbleiter­ schicht sowie außerhalb des ersten Verunreinigungsbereichs und der Gateelektrode.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß nach Bildung der Halbleiterschicht (43) in diese Verunreinigungsionen implan­ tiert werden, um die Schwellenspannung einzustellen.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Gateoxidschicht (44) im Bereich beider unteren Enden bzw. Seiten des Gates dicker ist als in ihren anderen Bereichen.
19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß eine Dotierungskonzentration in einem der Verunreinigungsbereiche geringer ist als im anderen der Verunreinigungsbereiche.
20. Verfahren zur Herstellung eines Dünnfilmtransistors, umfassend folgende Schritte:
  • - Auf ein Substrat (41) wird eine Isolationsschicht (42) aufgebracht, auf die dann eine Halbleiterschicht (43) aufgebracht wird;
  • - es werden Ionen in die Halbleiterschicht (43) implantiert, um die Schwellenspannung einzustellen;
  • - es werden Siliciumionen in die Oberfläche der Halbleiterschicht (43) Implantiert, wonach ein Temperungsprozeß durchgeführt wird;
  • - auf die Halbleiterschicht (43) wird zunächst eine erste Isolations­ schicht aufgebracht, auf die dann eine Polysiliciumschicht für eine Gateelektrode (45) aufgebracht wird;
  • - Bildung eines ersten Photoresistfilms auf der Oberfläche der Poly­ siliciumschicht und Strukturieren des ersten Photoresistfilms, um ein Resistfilmmuster (46) zu erhalten, mit dessen Hilfe in nachfolgenden Schritten ein Gate (45) gebildet wird;
  • - Bildung einer Gateelektrode mit abgeschrägten Seltenwänden durch Schrägätzen der Polysiliciumschicht unter Verwendung des Photo­ resistmusters (46) als Ätzmaske, wobei gleichzeitig auch die erste Isola­ tionsschicht (Oxidschicht) außerhalb des Gateelektrodenbereichs ent­ fernt wird;
  • - Entfernen des ersten Photoresistmusters (46);
  • - Bildung einer zweiten Isolationsschicht (47) auf der gesamten Ober­ fläche der so erhaltenen Struktur;
  • - Bildung eines zweiten Photoresistfilms (49) auf der zweiten Isola­ tionsschicht (47) sowie an einer Seite der Gateelektrode (45);
  • - Bildung eines ersten leicht dotierten Verunreinigungsbereichs (50) durch Implantation von Verunreinigungsionen in die Halbleiterschicht (43) unter Verwendung einer Maske, die aus dem zweiten Photoresistfilm (49) und der Gateelektrode (45) besteht, wobei der erste Verunreinigungs­ bereich (50) sich mit einer Seitenkante der Gateelektrode (45) überlappt;
  • - Entfernen des zweiten Photoresistfilms (49);
  • - Bildung eines dritten Photoresistfilms (51) auf der zweiten Isola­ tionsschicht (47) auf der anderen Seite der Gateelektrode (45);
  • - Bildung eines zweiten Verunreinigungsbereichs (52) durch Implan­ tation von Verunreinigungsionen in die Halbleiterschicht (43) unter Ver­ wendung einer Maske, die aus dem dritten Photoresistfilm (51) und der Ga­ teelektrode (45) besteht, wobei sich der zweite Verunreinigungsbereich mit der zweiten Seitenkante der Gateelektrode überlappt, und wobei gleichzeitig innerhalb des ersten Verunreinigungsbereichs ein weiterer Verunreinigungsbereich (53) entsteht;
  • - Entfernen des dritten Photoresistfilms (51);
  • - Bildung eines vierten Photoresistfilms (54) oberhalb des Gates (45), wobei Seitenbereiche der zweiten Isolationsschicht (47) (Oxidschicht) frei­ bleiben; und
  • - Strukturieren der Polysiliciumschicht (43) mit der durch den vier­ ten Photoresistfilm (54) erhaltenen Maske.
DE4409202A 1993-03-18 1994-03-17 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE4409202C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004169A KR100267755B1 (ko) 1993-03-18 1993-03-18 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
DE4409202A1 DE4409202A1 (de) 1994-09-22
DE4409202C2 true DE4409202C2 (de) 1998-07-02

Family

ID=19352373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4409202A Expired - Fee Related DE4409202C2 (de) 1993-03-18 1994-03-17 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
JP (1) JPH06349856A (de)
KR (1) KR100267755B1 (de)
DE (1) DE4409202C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654280B4 (de) * 1995-12-30 2005-11-10 Magnachip Semiconductor, Ltd. Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256808A2 (de) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und dessen Herstellungsverfahren
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7112844B2 (en) 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4044360B2 (ja) * 2001-04-19 2008-02-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW582118B (en) 2003-04-10 2004-04-01 Au Optronics Corp Asymmetry thin film transistor
JP2010245484A (ja) * 2009-03-17 2010-10-28 Ricoh Co Ltd Ｍｏｓトランジスタおよび該ｍｏｓトランジスタを内蔵した半導体装置ならびに該半導体装置を用いた電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method
JPS5727066A (en) * 1980-07-25 1982-02-13 Fujitsu Ltd Manufacture of mis field-effect semiconductor device
JPS57188861A (en) * 1981-05-18 1982-11-19 Hitachi Ltd Method of forming polycrystalline semiconductor resistance film
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
JPS58164268A (ja) * 1982-03-25 1983-09-29 Seiko Epson Corp 薄膜シリコントランジスタ
JPS5929289A (ja) * 1982-08-12 1984-02-16 セイコーエプソン株式会社 液晶表示パネル用基板
JPS6288365A (ja) * 1985-10-15 1987-04-22 Sony Corp 薄膜トランジスタの作製方法
JPH0770481B2 (ja) * 1985-10-30 1995-07-31 ソニー株式会社 シリコン半導体層の形成方法
JPS62219574A (ja) * 1986-03-19 1987-09-26 Sharp Corp 半導体装置
JPS63177561A (ja) * 1987-01-19 1988-07-21 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01147869A (ja) * 1987-12-04 1989-06-09 Ricoh Co Ltd 半導体装置の製造方法
JPH01300563A (ja) * 1988-05-27 1989-12-05 Matsushita Electron Corp 半導体装置の製造方法
JPH02266533A (ja) * 1989-04-07 1990-10-31 Sony Corp 半導体装置の製造方法
JPH04348038A (ja) * 1990-07-24 1992-12-03 Matsushita Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタおよびその製造方法
JPH04116869A (ja) * 1990-09-06 1992-04-17 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
JPH04254335A (ja) * 1991-02-06 1992-09-09 Nec Corp 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Tr.o.El.Dev., Vol. 36, No. 11, 1989, pp. 2492-2498 *
IEEE Tr.o.El.Dev., Vol. 39, No. 12, 1992, pp. 2803-2809 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654280B4 (de) * 1995-12-30 2005-11-10 Magnachip Semiconductor, Ltd. Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer

Also Published As

Publication number Publication date
KR940022874A (ko) 1994-10-21
KR100267755B1 (ko) 2000-10-16
JPH06349856A (ja) 1994-12-22
DE4409202A1 (de) 1994-09-22

Similar Documents

Publication Publication Date Title
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE3884924T2 (de) Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
DE69128876T2 (de) Dünnfilm-Halbleitervorrichtung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69800374T2 (de) Methode zur Herstellung eines Feldeffekt-Transistors unter Benutzung eines SOI-Substrates
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
EP0308939A2 (de) Verfahren zur Herstellung eines MESFET mit selbstjustiertem Gate
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE19718394B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE69114906T2 (de) Dünnfilmtransistor mit einer Drainversatzzone.
DE4409202C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/786

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee