JPH0770481B2 - シリコン半導体層の形成方法 - Google Patents
シリコン半導体層の形成方法Info
- Publication number
- JPH0770481B2 JPH0770481B2 JP60243687A JP24368785A JPH0770481B2 JP H0770481 B2 JPH0770481 B2 JP H0770481B2 JP 60243687 A JP60243687 A JP 60243687A JP 24368785 A JP24368785 A JP 24368785A JP H0770481 B2 JPH0770481 B2 JP H0770481B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- silicon semiconductor
- substrate
- thin film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体層の形成方法に、特に薄膜ト
ランジスタを製造する際の能動領域となる薄膜半導体層
を形成するのに好適なシリコン半導体層の形成方法に関
する。
ランジスタを製造する際の能動領域となる薄膜半導体層
を形成するのに好適なシリコン半導体層の形成方法に関
する。
本発明は、例えば薄膜トランジスタ等を製造する際に適
用されるシリコン半導体層の形成方法において、基板上
の多結晶シリコン半導体層に中性粒子イオンをイオン注
入して非晶質シリコン半導体層を形成し、この非晶質シ
リコン半導体層を低温アニールして粒径を成長させた
後、シリコン半導体層の融点以下のアニールによりシリ
コン半導体層の粒界トラップ密度を少くさせることによ
って、低温プロセスで電気的特性の良いシリコン半導体
層が得られるようにしたものである。
用されるシリコン半導体層の形成方法において、基板上
の多結晶シリコン半導体層に中性粒子イオンをイオン注
入して非晶質シリコン半導体層を形成し、この非晶質シ
リコン半導体層を低温アニールして粒径を成長させた
後、シリコン半導体層の融点以下のアニールによりシリ
コン半導体層の粒界トラップ密度を少くさせることによ
って、低温プロセスで電気的特性の良いシリコン半導体
層が得られるようにしたものである。
一般に薄膜トランジスタは、石英ガラス等の絶縁基板上
にシリコン等の半導体薄膜を被着形成し、この薄膜半導
体層に例えばチャンネルが形成される活性領域や低抵抗
のソース領域、ドレイン領域を夫々形成して電界効果型
トランジスタを構成するようにしている。
にシリコン等の半導体薄膜を被着形成し、この薄膜半導
体層に例えばチャンネルが形成される活性領域や低抵抗
のソース領域、ドレイン領域を夫々形成して電界効果型
トランジスタを構成するようにしている。
ところで、薄膜トランジスタの基板としては、従来より
高融点の石英ガラスが一般に用いられているが、材料費
が嵩み高価となるため、石英ガラスより低融点の通常の
耐熱ガラスを基板に用いることが望まれている。このよ
うな比較的低融点の耐熱ガラス（例えば歪点700℃程
度）を基板に用いる場合には、薄膜トランジスタの製造
工程中の基板の上限温度を基板ガラスの歪点以下とする
ような低温プロセスが必要となる。
高融点の石英ガラスが一般に用いられているが、材料費
が嵩み高価となるため、石英ガラスより低融点の通常の
耐熱ガラスを基板に用いることが望まれている。このよ
うな比較的低融点の耐熱ガラス（例えば歪点700℃程
度）を基板に用いる場合には、薄膜トランジスタの製造
工程中の基板の上限温度を基板ガラスの歪点以下とする
ような低温プロセスが必要となる。
しかしながら、このような低温プロセスにおいては特性
の良好な活性領域を得ることは困難である。すなわち、
基板上に例えばCVD法（化学気相成長法）でシリコンを
被着形成したのみでは、結晶粒径の小さな多結晶シリコ
ン層が形成され電気的特性、特に移動度μ、閾値電圧Vt
hの点で良好なものが得られない。次に、CVD法により多
結晶シリコンを被着形成した後、シリコンイオンSi+を
注入して非晶質化し、次で低温アニール（600℃程度）
して結晶粒径を大きくした多結晶シリコン層を得る方法
も考えられている。この場合には比較的高性能の薄膜ト
ランジスタ（移動度μ60,閾値電圧Vth6V〜7V）が得
られるが、1000℃の高温プロセスで製造された薄膜トラ
ンジスタ（移動度μ≧100,閾値電圧Vth4V）には及ば
ない。この原因は多結晶シリコン層の結晶粒径でなく、
その粒界トラップ密度が600℃では充分改善されないか
らである。
の良好な活性領域を得ることは困難である。すなわち、
基板上に例えばCVD法（化学気相成長法）でシリコンを
被着形成したのみでは、結晶粒径の小さな多結晶シリコ
ン層が形成され電気的特性、特に移動度μ、閾値電圧Vt
hの点で良好なものが得られない。次に、CVD法により多
結晶シリコンを被着形成した後、シリコンイオンSi+を
注入して非晶質化し、次で低温アニール（600℃程度）
して結晶粒径を大きくした多結晶シリコン層を得る方法
も考えられている。この場合には比較的高性能の薄膜ト
ランジスタ（移動度μ60,閾値電圧Vth6V〜7V）が得
られるが、1000℃の高温プロセスで製造された薄膜トラ
ンジスタ（移動度μ≧100,閾値電圧Vth4V）には及ば
ない。この原因は多結晶シリコン層の結晶粒径でなく、
その粒界トラップ密度が600℃では充分改善されないか
らである。
上述のように、薄膜トランジスタを低温プロセスで製造
しようとすると、得られた薄膜半導体層、さらには活性
領域となる部分の電気的特性が不充分である。
しようとすると、得られた薄膜半導体層、さらには活性
領域となる部分の電気的特性が不充分である。
本発明は、上述の点に鑑み、比較的簡単な方法で電気的
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ものである。
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ものである。
本発明は、基板上に多結晶シリコン半導体層を形成し、
この多結晶シリコン半導体層に中性粒子イオン、例えば
シリコンイオンSi+をイオン注入して非晶質シリコン半
導体層を形成し、この非晶質シリコン半導体層に700℃
以下の熱処理を施して粒径を成長させた後、1000℃以上
でシリコン半導体層の融点以下の熱処理によりシリコン
半導体層の粒界トラップ密度を低下させるようになす。
また、1000℃以上で融点以下の熱処理としてはレーザア
ニール（例えばエキシマレーザによる）、ハロゲンラン
プ等によるランプアニール（いずれも短波長がよい。）
を、或は電子線アニール、等を用いることができる。
この多結晶シリコン半導体層に中性粒子イオン、例えば
シリコンイオンSi+をイオン注入して非晶質シリコン半
導体層を形成し、この非晶質シリコン半導体層に700℃
以下の熱処理を施して粒径を成長させた後、1000℃以上
でシリコン半導体層の融点以下の熱処理によりシリコン
半導体層の粒界トラップ密度を低下させるようになす。
また、1000℃以上で融点以下の熱処理としてはレーザア
ニール（例えばエキシマレーザによる）、ハロゲンラン
プ等によるランプアニール（いずれも短波長がよい。）
を、或は電子線アニール、等を用いることができる。
基板としては、低温プロセスで使用可能な低融点ガラス
（例えば無アルカリガラス）、或は石英ガラス、半導体
基板上にSiO2等の絶縁膜を被着した基板、等を用いるこ
とができる。
（例えば無アルカリガラス）、或は石英ガラス、半導体
基板上にSiO2等の絶縁膜を被着した基板、等を用いるこ
とができる。
〔作用〕 基板上の多結晶シリコン半導体層に中性イオンを注入し
シリコン半導体層を非晶質化した後、700℃以下の低温
熱処理が施されることにより、非晶質シリコン半導体層
が固相成長され、結晶粒径が大きくなる。次で、多結晶
化されたシリコン半導体層が1000℃以上でシリコンの融
点以下の温度で擬似高温熱処理されることにより、結晶
粒径はあまり変化せずそのままの状態で、特に粒界トラ
ップ密度が減少する。
シリコン半導体層を非晶質化した後、700℃以下の低温
熱処理が施されることにより、非晶質シリコン半導体層
が固相成長され、結晶粒径が大きくなる。次で、多結晶
化されたシリコン半導体層が1000℃以上でシリコンの融
点以下の温度で擬似高温熱処理されることにより、結晶
粒径はあまり変化せずそのままの状態で、特に粒界トラ
ップ密度が減少する。
従って、低温プロセスにおいて電気的特性の良好な多結
晶シリコン半導体層が得られる。
晶シリコン半導体層が得られる。
以下、図面を参照して本発明に係るシリコン半導体層の
形成方法を、薄膜トランジスタの製造に適用した一実施
例について説明する。
形成方法を、薄膜トランジスタの製造に適用した一実施
例について説明する。
先ず、第１図に示すように基板（１）とした例えば耐熱
ガラスより成る絶縁基板上に膜厚1000Å程度のSiO2膜
（２）を被着形成したものを用いる。ここで基板（１）
には、石英板を用いてもよいが、石英よりも低融点のガ
ラス基板（例えば無アルカリガラス：歪点700℃）で充
分である。
ガラスより成る絶縁基板上に膜厚1000Å程度のSiO2膜
（２）を被着形成したものを用いる。ここで基板（１）
には、石英板を用いてもよいが、石英よりも低融点のガ
ラス基板（例えば無アルカリガラス：歪点700℃）で充
分である。
この絶縁基板のSiO2膜（２）上に膜厚800Å程度の多結
晶シリコン層（３）を減圧CVD法（化学気相成長法）に
より被着形成する。この多結晶シリコン層（３）に対し
てシリコンイオンSi+（４）をイオン注入して非晶質化
し、第２図に示すように非晶質シリコン層（５）を形成
する。このときのSi+イオン注入条件としては、例えば
打込みエネルギー40〜60KeVとし、打込みドーズ量を1.5
×1015cm-2程度とする。また、多結晶シリコン層（３）
の膜厚がさらに厚い場合には、打込みエネルギーを高め
ればよい。
晶シリコン層（３）を減圧CVD法（化学気相成長法）に
より被着形成する。この多結晶シリコン層（３）に対し
てシリコンイオンSi+（４）をイオン注入して非晶質化
し、第２図に示すように非晶質シリコン層（５）を形成
する。このときのSi+イオン注入条件としては、例えば
打込みエネルギー40〜60KeVとし、打込みドーズ量を1.5
×1015cm-2程度とする。また、多結晶シリコン層（３）
の膜厚がさらに厚い場合には、打込みエネルギーを高め
ればよい。
次に、非晶質化されたシリコン層（５）に対して例えば
600℃、30時間の低温熱処理を施して、結晶成長させ、
第３図に示すように結晶粒の大きな多結晶シリコン層
（６）を形成する。このときの結晶粒径は１μｍ以上に
成長する。
600℃、30時間の低温熱処理を施して、結晶成長させ、
第３図に示すように結晶粒の大きな多結晶シリコン層
（６）を形成する。このときの結晶粒径は１μｍ以上に
成長する。
次に第４図に示すように、多結晶シリコン層（６）に対
し、表面を液温が例えば170℃程度の燐酸（H3PO4）にて
エッチング処理して、膜厚が例えば200Å〜300Å程度の
超薄膜シリコン層（６）を形成する。なお、超薄膜トラ
ンジスタを形成するためのシリコン層（６）の膜厚とし
ては20Å〜1000Åが好ましく、より好ましくは100Å〜7
50Å、さらに好ましくは200Å〜500Åである。また、上
記エッチングによる薄膜化の際のエッチング液として
は、液温が160℃以上の燐酸がエッチングの安定性、エ
ッチングート（２〜３Å／分）等の点で優れており、数
百Å程度の超薄膜を得るための膜厚制御に好適なもので
ある。なお、エッチング液となる燐酸の液温のより好ま
しい範囲は170℃〜180℃である。
し、表面を液温が例えば170℃程度の燐酸（H3PO4）にて
エッチング処理して、膜厚が例えば200Å〜300Å程度の
超薄膜シリコン層（６）を形成する。なお、超薄膜トラ
ンジスタを形成するためのシリコン層（６）の膜厚とし
ては20Å〜1000Åが好ましく、より好ましくは100Å〜7
50Å、さらに好ましくは200Å〜500Åである。また、上
記エッチングによる薄膜化の際のエッチング液として
は、液温が160℃以上の燐酸がエッチングの安定性、エ
ッチングート（２〜３Å／分）等の点で優れており、数
百Å程度の超薄膜を得るための膜厚制御に好適なもので
ある。なお、エッチング液となる燐酸の液温のより好ま
しい範囲は170℃〜180℃である。
そして、この超薄膜化した段階では粒径は成長するが、
粒界のトラップ密度は大きい。
粒界のトラップ密度は大きい。
次に、第５図に示すように、この多結晶シリコン層
（６）に対して、多結晶シリコン層（６）が溶融しない
程度のエネルギーをもって短波長を可とするレーザ
（７）（例えばエキシア・レーザ）を照射して擬似高温
熱処理を施し、粒界トラップ密度を減少せしめた多結晶
シリコン層（６）を形成する。このとき熱処理は1000℃
以上でシリコンの融点以下の温度で行う。このレーザ熱
処理では、粒界トラップ密度が減少するだけで粒径はほ
とんど変化なくそのままの状態に保持される。レーザ照
射による粒界トラップ密度の減少処理は、少くとも後述
する薄膜トランジスタの活性領域となる部分に対して行
えばよい。上記のレーザ加熱ではガラス基板（１）が熱
により損傷あるいは変形することはない。
（６）に対して、多結晶シリコン層（６）が溶融しない
程度のエネルギーをもって短波長を可とするレーザ
（７）（例えばエキシア・レーザ）を照射して擬似高温
熱処理を施し、粒界トラップ密度を減少せしめた多結晶
シリコン層（６）を形成する。このとき熱処理は1000℃
以上でシリコンの融点以下の温度で行う。このレーザ熱
処理では、粒界トラップ密度が減少するだけで粒径はほ
とんど変化なくそのままの状態に保持される。レーザ照
射による粒界トラップ密度の減少処理は、少くとも後述
する薄膜トランジスタの活性領域となる部分に対して行
えばよい。上記のレーザ加熱ではガラス基板（１）が熱
により損傷あるいは変形することはない。
なお、このレーザ熱処理は上記第３図の工程が終了した
段階で行い、その後にエッチング処理して超薄膜シリコ
ン層を形成してもよい。
段階で行い、その後にエッチング処理して超薄膜シリコ
ン層を形成してもよい。
このようにして得られた多結晶シリコン層（６）は結晶
粒径が大きく、且つ粒界トラップ密度が少ないシリコン
層であり、電気的特性の高いものとなっている。
粒径が大きく、且つ粒界トラップ密度が少ないシリコン
層であり、電気的特性の高いものとなっている。
これ以後は、通常の製造工程に従えばよい。例えば必要
に応じて、水素化処理を施し、その後、第６図に示すよ
うに必要とする薄膜トランジスタの能動領域形状を形成
するためのパターンエッチング処理を施し、次でゲート
絶縁膜となる膜厚1000Å程度のSiO2膜（８）をCVD法等
により被着形成し、さらにその上にゲート電極や配線電
極となる低抵抗の不純物ドープ多結晶シリコン層（９）
をCVD法等により被着形成する。
に応じて、水素化処理を施し、その後、第６図に示すよ
うに必要とする薄膜トランジスタの能動領域形状を形成
するためのパターンエッチング処理を施し、次でゲート
絶縁膜となる膜厚1000Å程度のSiO2膜（８）をCVD法等
により被着形成し、さらにその上にゲート電極や配線電
極となる低抵抗の不純物ドープ多結晶シリコン層（９）
をCVD法等により被着形成する。
次に、これらのSiO2膜（８）及び不純物ドープ多結晶シ
リコン層（９）をパターンエッチングして、第７図に示
すように、ゲート絶縁膜（10）及びゲート電極（11）を
形成する。次にこれらのゲート絶縁膜（10）及びゲート
電極（11）をマスクとする所謂セルフアライン法によ
り、薄膜の多結晶シリコン層（６）に例えばリンイオン
（P+）をイオン注入してソース領域（12S）及びドレイ
ン領域（12D）を形成する。このソース領域（12S）とド
レイン領域（12D）の間のゲート下の領域はチャネルが
形成される活性領域（12C）となる。このイオン注入後6
00℃,30時間以上の熱処理を施して活性化処理する。次
に、全体に例えばPSG（リンシリケートガラス）膜（1
3）を被着形成し、ソース領域（12S）及びドレイン領域
（12D）に対応するPSG膜（13）にコンタクト用の窓部を
設けて後、電極となるAl層を被着形成し、パターニング
してソース電極（14S）及びドレイン電極（14D）を夫々
形成する。しかる後、さらにプラズマSiN膜（15）を被
着形成し、ソース電極（14S）及びドレイン電極（14D）
に対応する部分のプラズマSiN膜（15）に窓部（16）を
設け、フォーミングガス雰囲気中で400℃の熱処理を施
して、目的の超薄膜トランジスタを得る。
リコン層（９）をパターンエッチングして、第７図に示
すように、ゲート絶縁膜（10）及びゲート電極（11）を
形成する。次にこれらのゲート絶縁膜（10）及びゲート
電極（11）をマスクとする所謂セルフアライン法によ
り、薄膜の多結晶シリコン層（６）に例えばリンイオン
（P+）をイオン注入してソース領域（12S）及びドレイ
ン領域（12D）を形成する。このソース領域（12S）とド
レイン領域（12D）の間のゲート下の領域はチャネルが
形成される活性領域（12C）となる。このイオン注入後6
00℃,30時間以上の熱処理を施して活性化処理する。次
に、全体に例えばPSG（リンシリケートガラス）膜（1
3）を被着形成し、ソース領域（12S）及びドレイン領域
（12D）に対応するPSG膜（13）にコンタクト用の窓部を
設けて後、電極となるAl層を被着形成し、パターニング
してソース電極（14S）及びドレイン電極（14D）を夫々
形成する。しかる後、さらにプラズマSiN膜（15）を被
着形成し、ソース電極（14S）及びドレイン電極（14D）
に対応する部分のプラズマSiN膜（15）に窓部（16）を
設け、フォーミングガス雰囲気中で400℃の熱処理を施
して、目的の超薄膜トランジスタを得る。
尚上例では基板（１）として低融点ガラス基板を用い、
この上に薄膜トランジスタを形成したが、その他例えば
所望の半導体素子を形成したシリコン半導体基板上にSi
O2膜等の絶縁膜を形成した基板を用い、この上に上述と
同様の低温プロセスで薄膜トランジスタを形成して所謂
３次元半導体デバイスを形成する場合にも本発明は適用
できる。又、上例では超薄膜トランジスタについて述べ
たが、通常の薄膜トランジスタ（多結晶シリコン層の膜
厚が1500Å以上、）を構成する場合にも本発明は適用で
きること勿論である。
この上に薄膜トランジスタを形成したが、その他例えば
所望の半導体素子を形成したシリコン半導体基板上にSi
O2膜等の絶縁膜を形成した基板を用い、この上に上述と
同様の低温プロセスで薄膜トランジスタを形成して所謂
３次元半導体デバイスを形成する場合にも本発明は適用
できる。又、上例では超薄膜トランジスタについて述べ
たが、通常の薄膜トランジスタ（多結晶シリコン層の膜
厚が1500Å以上、）を構成する場合にも本発明は適用で
きること勿論である。
本発明によるシリコン半導体層の形成方法によれば、70
0℃以下の低温熱処理で基板上のシリコン半導体層の結
晶粒径を成長させた後、1000℃以上でシリコン半導体層
の融点以下の温度で擬似高温熱処理することにより、粒
径を変えずに粒界トラップ密度を少くすることができ
る。従って、低温プロセスで高温プロセスに匹敵するよ
うな電気的特性の良好なシリコン半導体層を容易に得る
ことができるものである。従って、例えば薄膜トランジ
スタに適用した場合に、移動度μが大きく、閾値電圧Vt
hが小さく、リーク電流が小さく、また弱反転領域の立
ち上がりが鋭くなる等、高性能の薄膜トランジスタが得
られる。
0℃以下の低温熱処理で基板上のシリコン半導体層の結
晶粒径を成長させた後、1000℃以上でシリコン半導体層
の融点以下の温度で擬似高温熱処理することにより、粒
径を変えずに粒界トラップ密度を少くすることができ
る。従って、低温プロセスで高温プロセスに匹敵するよ
うな電気的特性の良好なシリコン半導体層を容易に得る
ことができるものである。従って、例えば薄膜トランジ
スタに適用した場合に、移動度μが大きく、閾値電圧Vt
hが小さく、リーク電流が小さく、また弱反転領域の立
ち上がりが鋭くなる等、高性能の薄膜トランジスタが得
られる。
第１図乃至第７図は本発明を薄膜トラジスタの製法に適
用した実施例を示す製造工程図である。 （１）は基板、（２）はSiO2膜、（３）（６）は多結晶
シリコン層、（５）は非晶質シリコン層である。
用した実施例を示す製造工程図である。 （１）は基板、（２）はSiO2膜、（３）（６）は多結晶
シリコン層、（５）は非晶質シリコン層である。
Claims (1)
- 【請求項１】基板上に多結晶シリコン半導体層を形成
し、上記多結晶シリコン半導体層に中性粒子イオンをイ
オン注入して非晶質シリコン半導体層を形成し、上記非
晶質シリコン半導体層に700℃以下の熱処理を施して粒
径を成長させた後、1000℃以上で上記シリコン半導体層
の融点以下の熱処理により上記シリコン半導体層の粒界
トラップ密度を低下させることを特徴とするシリコン半
導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243687A JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243687A JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104021A JPS62104021A (ja) | 1987-05-14 |
| JPH0770481B2 true JPH0770481B2 (ja) | 1995-07-31 |
Family
ID=17107490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60243687A Expired - Lifetime JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770481B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119122A (ja) * | 1988-10-28 | 1990-05-07 | Sony Corp | 低抵抗多結晶半導体薄膜の製造方法 |
| JPH03109717A (ja) * | 1989-09-23 | 1991-05-09 | Canon Inc | 半導体薄膜の形成方法 |
| JPH054606U (ja) * | 1991-06-25 | 1993-01-22 | 太陽誘電株式会社 | ストリツプライン型誘電体共振器 |
| KR100267755B1 (ko) * | 1993-03-18 | 2000-10-16 | 김영환 | 박막트랜지스터 제조방법 |
| JP2949404B2 (ja) * | 1993-05-20 | 1999-09-13 | エルジイ・セミコン・カンパニイ・リミテッド | 薄膜トランジスタ及びその製造方法 |
| US6326248B1 (en) | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| JP3621151B2 (ja) | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4026182B2 (ja) | 1995-06-26 | 2007-12-26 | セイコーエプソン株式会社 | 半導体装置の製造方法、および電子機器の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
-
1985
- 1985-10-30 JP JP60243687A patent/JPH0770481B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62104021A (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693759A (en) | Method of forming a thin semiconductor film | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| JPH0722121B2 (ja) | 半導体の製造方法 | |
| JPS6178120A (ja) | 薄膜単結晶の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JP3994299B2 (ja) | 半導体装置の製造方法 | |
| JPH0412629B2 (ja) | ||
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2511461B2 (ja) | 半導体基板の製造方法 | |
| JP2767833B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JPH0637032A (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JP3978873B2 (ja) | 半導体装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 | |
| JPS6171636A (ja) | シリコンのエツチング方法 | |
| JP3051363B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |