JPH03109717A - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JPH03109717A JPH03109717A JP1247662A JP24766289A JPH03109717A JP H03109717 A JPH03109717 A JP H03109717A JP 1247662 A JP1247662 A JP 1247662A JP 24766289 A JP24766289 A JP 24766289A JP H03109717 A JPH03109717 A JP H03109717A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- heat treatment
- temperature
- semiconductor
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 59
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 12
- 239000002245 particle Substances 0.000 abstract description 7
- 210000001787 dendrite Anatomy 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000007790 solid phase Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- -1 Tungsten halogen Chemical class 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａ業上の利用分野］
本発明は、例えば３次元集積回路の構成要素あるいは大
面積電子素子に適用される半導体薄膜の形成方法に関す
る。
面積電子素子に適用される半導体薄膜の形成方法に関す
る。
［従来の技術］
従来、非晶質基板上に結晶薄膜を形成する方法としては
、基板上に予め形成された非晶質薄膜を融点以下の低温
における熱処理によって固相成長させる方法が提案され
ている。
、基板上に予め形成された非晶質薄膜を融点以下の低温
における熱処理によって固相成長させる方法が提案され
ている。
例えば、非晶質の５ｉ０２上に形成され、イオン注入に
よって非晶質化された膜厚１１００ｎ程の非晶質Ｓｉ薄
膜を、Ｎ２掌囲気中において６００℃で数十時間熱処理
することにより固相成長を行わしめ、前記非晶［Ｓｉ薄
膜を結晶化すると、この非晶質Ｓｉ薄膜は、粒径が５μ
ｍにも達する多結晶Ｓｉ薄膜になるという技術が報告さ
れている（Ｔ、 Ｎｏｇｕｔｉ、 Ｈ，Ｈａｙａｓｈｉ
ａｎｄ Ｈ，Ｏｈｓｈｉｍａ１９８７、Ｍｔｅ、Ｒｅ
ｓ、Ｓａｃ、Ｓｙｍｐ、Ｐｒｏｃ、１０６．Ｐｏ１ｙ−
ｓｉｌｉｃｎ ａｎｄ Ｉｎｔｅｒｆａｃｅｓ、２
９３．Ｅｌｓｅｖｉｅｒ ＳｃｉｅｎｃｅＰｕｂｌｌ
ｓｈｉｎｇ、 Ｎｅｗ Ｙｏｒｋ １８９９） 、この
方法により得られる多結晶薄膜の粒径は、減圧ＣＶＤ法
で堆積した多結晶膜の粒径よりも百倍程も大きいため、
その薄膜上には高性能の電子素子の作製が可能である。
よって非晶質化された膜厚１１００ｎ程の非晶質Ｓｉ薄
膜を、Ｎ２掌囲気中において６００℃で数十時間熱処理
することにより固相成長を行わしめ、前記非晶［Ｓｉ薄
膜を結晶化すると、この非晶質Ｓｉ薄膜は、粒径が５μ
ｍにも達する多結晶Ｓｉ薄膜になるという技術が報告さ
れている（Ｔ、 Ｎｏｇｕｔｉ、 Ｈ，Ｈａｙａｓｈｉ
ａｎｄ Ｈ，Ｏｈｓｈｉｍａ１９８７、Ｍｔｅ、Ｒｅ
ｓ、Ｓａｃ、Ｓｙｍｐ、Ｐｒｏｃ、１０６．Ｐｏ１ｙ−
ｓｉｌｉｃｎ ａｎｄ Ｉｎｔｅｒｆａｃｅｓ、２
９３．Ｅｌｓｅｖｉｅｒ ＳｃｉｅｎｃｅＰｕｂｌｌ
ｓｈｉｎｇ、 Ｎｅｗ Ｙｏｒｋ １８９９） 、この
方法により得られる多結晶薄膜の粒径は、減圧ＣＶＤ法
で堆積した多結晶膜の粒径よりも百倍程も大きいため、
その薄膜上には高性能の電子素子の作製が可能である。
例えば、上記方法により得られた薄膜上に形成された電
界効果トランジスタ（ＭＯＳＦＥＴ）の電子移動度は、
堆積されたまま多結晶となる減圧ＣＶ Ｄ法で堆積した
薄膜上に形成されたＭＯＳＦＥＴの電子移動度に比べて
数倍から数十倍高い、より具体的には、Ｐチャネルある
いはＮチャネルＭＯＳＦＥＴを作製した場合、後者のキ
ャリア移動度は約５０ｃゴ／ｖ−５ｅＣとなり、前者の
移動度は１００Ｃｒｒ？／Ｖ−５ｅＣとなる。
界効果トランジスタ（ＭＯＳＦＥＴ）の電子移動度は、
堆積されたまま多結晶となる減圧ＣＶ Ｄ法で堆積した
薄膜上に形成されたＭＯＳＦＥＴの電子移動度に比べて
数倍から数十倍高い、より具体的には、Ｐチャネルある
いはＮチャネルＭＯＳＦＥＴを作製した場合、後者のキ
ャリア移動度は約５０ｃゴ／ｖ−５ｅＣとなり、前者の
移動度は１００Ｃｒｒ？／Ｖ−５ｅＣとなる。
しかしながら、この技術は次のような問題を有している
ことを本発明者は確認した。すなわち、この技術におけ
る結晶成長様式は、双晶粒界を導入することによって成
長するデンドリテック（樹枝状）成長であるため、各結
晶粒内部には大量の結晶欠陥が存在すると考え、透過電
子顕微鏡で結晶構造を実際に観察した結果、大量の欠陥
群が存在することを、また、キャリア移動度も制限され
ることを本発明者は確認した。
ことを本発明者は確認した。すなわち、この技術におけ
る結晶成長様式は、双晶粒界を導入することによって成
長するデンドリテック（樹枝状）成長であるため、各結
晶粒内部には大量の結晶欠陥が存在すると考え、透過電
子顕微鏡で結晶構造を実際に観察した結果、大量の欠陥
群が存在することを、また、キャリア移動度も制限され
ることを本発明者は確認した。
他方、非晶質絶縁物基板上の結晶成長技術として、エネ
ルギービーム（コヒーレート光（レーザー光）、電子線
、イオン線）等を用いた局所的高温熱処理が報告されて
いる。この方法は、エネルギービームを絞り、局所領域
を融点近くまで昇温しで結晶化させる方法であり局所的
加熱であるため、基板全体は、温度が上昇せず実質的に
低温プロセスとなり得る。しかし、局所加熱法であると
いうことは、基板全面の大面積領域を熱処理するために
は、ビームを走査せざるを得す、加えるに、そのビーム
走査時のビームの重なり具合、焦点深度等の微調整が必
要となり、大面積を均一に、処理するには長時間を要し
、生産性、制御性の画点において問題が山積している。
ルギービーム（コヒーレート光（レーザー光）、電子線
、イオン線）等を用いた局所的高温熱処理が報告されて
いる。この方法は、エネルギービームを絞り、局所領域
を融点近くまで昇温しで結晶化させる方法であり局所的
加熱であるため、基板全体は、温度が上昇せず実質的に
低温プロセスとなり得る。しかし、局所加熱法であると
いうことは、基板全面の大面積領域を熱処理するために
は、ビームを走査せざるを得す、加えるに、そのビーム
走査時のビームの重なり具合、焦点深度等の微調整が必
要となり、大面積を均一に、処理するには長時間を要し
、生産性、制御性の画点において問題が山積している。
本発明の目的は、大粒径で粒内欠陥の少ない半導体薄膜
を、短時間に均一性良く大面積にわたり一括して形成す
ることが可能な半導体薄膜の形成方法を提供することを
目的とする。
を、短時間に均一性良く大面積にわたり一括して形成す
ることが可能な半導体薄膜の形成方法を提供することを
目的とする。
［課題を解決するための手段］
本発明の半導体薄膜の形成方法は、非晶質半導体薄膜に
対し、該半導体の融点（ゲルビン単位）の６０％以下の
温度で１０時間以上の第１次熱処理を行い、次いで、該
半導体の融点（ゲルビン単位）の８５％以上の温度で第
２次熱処理を行うことを特徴とする。
対し、該半導体の融点（ゲルビン単位）の６０％以下の
温度で１０時間以上の第１次熱処理を行い、次いで、該
半導体の融点（ゲルビン単位）の８５％以上の温度で第
２次熱処理を行うことを特徴とする。
［作用］
、以下に本発明の作用・構成の詳細を本発明をなすに際
し得た知見とともに説明する。なお、以下の説明は、半
導体としてＳｉを例にとり行うが、他の半導体について
も同様に適用し得ることはいうまでもない。
し得た知見とともに説明する。なお、以下の説明は、半
導体としてＳｉを例にとり行うが、他の半導体について
も同様に適用し得ることはいうまでもない。
本発明者は、非晶質Ｓｉ薄膜にランプによるインコヒー
レント光を照射して熱処理に際し、その照射前後の結晶
構造を透過電子顕微鏡でたんねんに、大量の試料につい
て観察を行ったところ次の重要な知見を得た。
レント光を照射して熱処理に際し、その照射前後の結晶
構造を透過電子顕微鏡でたんねんに、大量の試料につい
て観察を行ったところ次の重要な知見を得た。
■非晶質Ｓｉ薄膜に、タングステンハロゲンランプ光（
波長０．５〜３．５μｍ）を直接照射し、１１００℃以
上に１〜３分間加熱すると、結晶化が起り、特に１２０
０℃以上の加熱処理により１μｍ以下の粒径をもつ多結
晶薄膜となり、粒内には、等傾角干渉縞が観察される程
に欠陥が少ないことが分った。
波長０．５〜３．５μｍ）を直接照射し、１１００℃以
上に１〜３分間加熱すると、結晶化が起り、特に１２０
０℃以上の加熱処理により１μｍ以下の粒径をもつ多結
晶薄膜となり、粒内には、等傾角干渉縞が観察される程
に欠陥が少ないことが分った。
■非晶質Ｓｉ薄膜を、７００℃で１０時間〜１００時間
熱処理することにより固相成長させ、粒径が１μｍ以上
の大粒径樹枝状結晶を成長させた後に、１１００℃以上
の温度でランプによる照射を行うと、粒内の結晶欠陥（
積層欠陥、マイクロ双晶、転位、空孔等）が前記■と同
様に減少し、特に１２００℃以上の熱処理により結晶欠
陥は激減することが確かめられた。更にこの場合には粒
界の移動・消滅が観察されないことが特徴であった。
熱処理することにより固相成長させ、粒径が１μｍ以上
の大粒径樹枝状結晶を成長させた後に、１１００℃以上
の温度でランプによる照射を行うと、粒内の結晶欠陥（
積層欠陥、マイクロ双晶、転位、空孔等）が前記■と同
様に減少し、特に１２００℃以上の熱処理により結晶欠
陥は激減することが確かめられた。更にこの場合には粒
界の移動・消滅が観察されないことが特徴であった。
■前記の、■において、１３００℃、１４００℃（加熱
時間３分）と温度を上昇させるにしたがい、粒内の欠陥
の量が減少することもわかった。
時間３分）と温度を上昇させるにしたがい、粒内の欠陥
の量が減少することもわかった。
これらの現象は次の様に理解される。
前記■の場合には、非晶質Ｓｉ薄膜が、−気に１１００
℃以上に加熱された結果、固相内の核形成速度が前記■
の場合より高く、成長後、粒同士の衝突によって形成さ
れる粒界によって決定される粒径は微小な１μｍ以下の
ものとなり、更に、欠陥の自由エネルギーの減少を駆動
力とした欠陥の移動・消滅がおきたものと判断される。
℃以上に加熱された結果、固相内の核形成速度が前記■
の場合より高く、成長後、粒同士の衝突によって形成さ
れる粒界によって決定される粒径は微小な１μｍ以下の
ものとなり、更に、欠陥の自由エネルギーの減少を駆動
力とした欠陥の移動・消滅がおきたものと判断される。
この時、粒界エネルギー減少を駆動力とした粒成長も合
わせて起きている。
わせて起きている。
前記■の場合には、低温アニールであるために、固相内
での核形成速度が低く制限され、７００℃以下１０時間
以上の熱処理で、１ミクロン以上の粒径となる。すなわ
ち、大粒径の樹枝状多結晶が成長し、その後にランプに
よる１２００℃加熱により、粒内の欠陥エネルギー減少
を駆動力として欠陥群が移動・消滅する。但し、最大粒
径が１μｍ以上と大きいため、粒界エネルギーの状態は
、前記■の場合より低く、粒界の移動を伴った粒成長は
起こらない。
での核形成速度が低く制限され、７００℃以下１０時間
以上の熱処理で、１ミクロン以上の粒径となる。すなわ
ち、大粒径の樹枝状多結晶が成長し、その後にランプに
よる１２００℃加熱により、粒内の欠陥エネルギー減少
を駆動力として欠陥群が移動・消滅する。但し、最大粒
径が１μｍ以上と大きいため、粒界エネルギーの状態は
、前記■の場合より低く、粒界の移動を伴った粒成長は
起こらない。
この様にして作製した大面積均一な結晶構造に変化せし
めたＳｌ薄膜にトランジスタ（Ｐチャネル電界効果トラ
ンジスタ）を作製した正孔キャリヤー移動度とサブスレ
ツシエホールド性をランプ加熱温度に対して図示したも
のを第１図にかかげる。まず、前記■の試料、即ち非晶
質Ｓｉに直接ランプ加熱により高温処理したものにＭＯ
ＳＦＥＴを作製した結果を、黒丸（・）のプロットで示
す。正孔キャリヤ移動度は１２００℃未溝の熱処理まで
は、はとんど変化なく、１０ＣｆｎＦ／Ｖ・ｓｅｅ以下
であるが１３００℃以上の熱処理したものでは、急に移
動度が向上し、１０ｃｒｒ？／Ｖ・ｓｅｃを越える。サ
ブレッシエホールド係数は、１０００ ｍ Ｖ ／ ｄ
ｅｃａｄｅ以上であり、このグラフにものらない程劣悪
であった。
めたＳｌ薄膜にトランジスタ（Ｐチャネル電界効果トラ
ンジスタ）を作製した正孔キャリヤー移動度とサブスレ
ツシエホールド性をランプ加熱温度に対して図示したも
のを第１図にかかげる。まず、前記■の試料、即ち非晶
質Ｓｉに直接ランプ加熱により高温処理したものにＭＯ
ＳＦＥＴを作製した結果を、黒丸（・）のプロットで示
す。正孔キャリヤ移動度は１２００℃未溝の熱処理まで
は、はとんど変化なく、１０ＣｆｎＦ／Ｖ・ｓｅｅ以下
であるが１３００℃以上の熱処理したものでは、急に移
動度が向上し、１０ｃｒｒ？／Ｖ・ｓｅｃを越える。サ
ブレッシエホールド係数は、１０００ ｍ Ｖ ／ ｄ
ｅｃａｄｅ以上であり、このグラフにものらない程劣悪
であった。
前記■の試料即ち、非晶質Ｓｌ薄膜を一坦低温で固相成
長させ、Ｉｕｍ以上の大粒径化を行りた後にランプを照
射したものに、ＭＯＳＦＥＴを作製したものの正孔キャ
リヤ穆動動の変化を白丸（０）で示し、サブスレッシュ
ホールド係数の変化を三角（Δ）で示す、低温固相成長
したままのランプ照射を施こす前のトランジスタでさえ
、既にキャリヤー移動度が４０ｃゴ／Ｖ−ｓｅｃを越え
ており、１２００℃まではゆるやかな向上があり５８ｃ
ｒｎ’／Ｖ−ｓｅｃとなった。
長させ、Ｉｕｍ以上の大粒径化を行りた後にランプを照
射したものに、ＭＯＳＦＥＴを作製したものの正孔キャ
リヤ穆動動の変化を白丸（０）で示し、サブスレッシュ
ホールド係数の変化を三角（Δ）で示す、低温固相成長
したままのランプ照射を施こす前のトランジスタでさえ
、既にキャリヤー移動度が４０ｃゴ／Ｖ−ｓｅｃを越え
ており、１２００℃まではゆるやかな向上があり５８ｃ
ｒｎ’／Ｖ−ｓｅｃとなった。
さらに、１２００℃以上の光照射加熱により、急激にそ
の特性は向上し、１４００℃では１４０ｃｍ’／Ｖ −
ｓ ｅ ｃとなり、その特性は飛躍的に改善される。こ
の向上は、１３００℃以上で特に著しいことも判明した
。同時にサブスレッシュホールド特性は１２００℃まで
は７００ ｍ Ｖ ／ ｄｅｃａｄｅ以上であり、１２
００℃以上の熱処理により減少がはじまり、１３００℃
以上で特に著しい向上が観測される。
の特性は向上し、１４００℃では１４０ｃｍ’／Ｖ −
ｓ ｅ ｃとなり、その特性は飛躍的に改善される。こ
の向上は、１３００℃以上で特に著しいことも判明した
。同時にサブスレッシュホールド特性は１２００℃まで
は７００ ｍ Ｖ ／ ｄｅｃａｄｅ以上であり、１２
００℃以上の熱処理により減少がはじまり、１３００℃
以上で特に著しい向上が観測される。
以上をまとめると、半導体非晶質薄膜に７００℃以下１
０時間以上の第１次熱処理を施すと、固相における核形
成速度が低減し、最大粒径がミクロンサイズの大粒径樹
枝状結晶が成長する。次に、１２００℃以上の熱処理（
例えばランプによるインコヒーレント光を膜全域に照射
することによる熱処理）を施すと、第１次熱処理により
成長した粒径に変化をもたらすことなく粒内の結晶欠陥
が減少し、デバイス特性の向上を図ることができること
が判明し、本発明をなすにいたったものである。
０時間以上の第１次熱処理を施すと、固相における核形
成速度が低減し、最大粒径がミクロンサイズの大粒径樹
枝状結晶が成長する。次に、１２００℃以上の熱処理（
例えばランプによるインコヒーレント光を膜全域に照射
することによる熱処理）を施すと、第１次熱処理により
成長した粒径に変化をもたらすことなく粒内の結晶欠陥
が減少し、デバイス特性の向上を図ることができること
が判明し、本発明をなすにいたったものである。
なお、第１次熱処理を７００℃を越えた温度で行うと得
られる多結晶薄膜の最大粒径は１μｍ以下のものになっ
てしまうため７００℃以下とする。下限温度は、固相成
長が生ずるに十分な温度である。具体的には、非晶質薄
膜の材料等により左右されるため、予め実験等により求
めておき適宜設定すればよい。一方、第１次熱処理の時
間が１０時間未満では、固相成長が完全には進行せず、
非晶質が残存するおそれがあるため１０時間以上とする
。
られる多結晶薄膜の最大粒径は１μｍ以下のものになっ
てしまうため７００℃以下とする。下限温度は、固相成
長が生ずるに十分な温度である。具体的には、非晶質薄
膜の材料等により左右されるため、予め実験等により求
めておき適宜設定すればよい。一方、第１次熱処理の時
間が１０時間未満では、固相成長が完全には進行せず、
非晶質が残存するおそれがあるため１０時間以上とする
。
なお、第２次熱処理はランプを用いインコヒレント光で
加熱を行うことが好ましい。かかるランプ加熱によれば
非常に短時間（数秒）で１２００℃以上の温度に達し、
下降も極めて迅速に行われる。さらに波長を選択するこ
とにより、ＳＬ薄膜のみの選択的加熱も可能であり効率
よく粒内の欠陥を低減せしめることができる。この２つ
の点において一般上用いられている電気炉に対して有利
である。とりわけ、通常の電気炉では１２００℃以上の
加熱は困難である。また、その大面積均一性においても
レーザー加熱法（走査）に比べて格段に向上している。
加熱を行うことが好ましい。かかるランプ加熱によれば
非常に短時間（数秒）で１２００℃以上の温度に達し、
下降も極めて迅速に行われる。さらに波長を選択するこ
とにより、ＳＬ薄膜のみの選択的加熱も可能であり効率
よく粒内の欠陥を低減せしめることができる。この２つ
の点において一般上用いられている電気炉に対して有利
である。とりわけ、通常の電気炉では１２００℃以上の
加熱は困難である。また、その大面積均一性においても
レーザー加熱法（走査）に比べて格段に向上している。
なお、本発明においては、第２次熱処理を、第１次熱処
理により形成された多結晶半導体薄膜上にキャッピング
材料を設けて行うことが好ましい。かかるキャッピング
材料を設けることにより形成する薄膜の表面粗度を極め
て平滑にすることができる。キャッピング材料は、第２
次熱処理により生じるするおそれがある薄膜表面の荒れ
（表面の凹凸）の発生を防止する役割を有するものと考
えられる。
理により形成された多結晶半導体薄膜上にキャッピング
材料を設けて行うことが好ましい。かかるキャッピング
材料を設けることにより形成する薄膜の表面粗度を極め
て平滑にすることができる。キャッピング材料は、第２
次熱処理により生じるするおそれがある薄膜表面の荒れ
（表面の凹凸）の発生を防止する役割を有するものと考
えられる。
なお、キャッピング材料はスパッタリングにより形成さ
れた５ｉ０２ないしＳｉ、〜４が好ましい。また、その
厚さは１０ｎｍ〜１１００ｎとすることが好まし。
れた５ｉ０２ないしＳｉ、〜４が好ましい。また、その
厚さは１０ｎｍ〜１１００ｎとすることが好まし。
一方、粒径の制御をより精密に行う上からは、第１次熱
処理温度への昇温速度を１００℃／ｓ ｅ ｃ 〜５０
０℃／ ｓ ａ ｃとすること、第２次熱処理における
加熱時間を１〜３分間とすることが好ましい。
処理温度への昇温速度を１００℃／ｓ ｅ ｃ 〜５０
０℃／ ｓ ａ ｃとすること、第２次熱処理における
加熱時間を１〜３分間とすることが好ましい。
［実施例］
（実施例１）
Ｓｉウェハ上に０．１μｍ厚の５ｉ０２熱酸化膜を成長
させた基板上に、減圧ＣＶＤ法（化学気相法）により０
．１μｍ厚の多結晶Ｓｉ膜を６２０℃で０．３Ｔｏｒｒ
で形成した。ソースガスはＳ ｉ Ｈ，を用いた。
させた基板上に、減圧ＣＶＤ法（化学気相法）により０
．１μｍ厚の多結晶Ｓｉ膜を６２０℃で０．３Ｔｏｒｒ
で形成した。ソースガスはＳ ｉ Ｈ，を用いた。
この多結晶Ｓｌ薄膜全域にＳｉ”イオンを４０ｋｅｙの
注入エネルギーで、３Ｘ１０１Ｓｃｍ−’の注入量でイ
オン注入し、多結晶Ｓｉ薄膜を非晶質化した。
注入エネルギーで、３Ｘ１０１Ｓｃｍ−’の注入量でイ
オン注入し、多結晶Ｓｉ薄膜を非晶質化した。
次に、６００℃×５０時間の熱処理をＮ２中で電気炉を
用いて行い（第１次熱処理）、樹枝状大粒径結晶（多結
晶Ｓｉ薄膜）を成長させた。この多結晶Ｓｉ薄膜の粒径
を観察したところ０．１〜５μｍであフた。
用いて行い（第１次熱処理）、樹枝状大粒径結晶（多結
晶Ｓｉ薄膜）を成長させた。この多結晶Ｓｉ薄膜の粒径
を観察したところ０．１〜５μｍであフた。
この多結晶Ｓｉ薄膜をタングステンハロゲンランプを両
面よりＳｌウェハが昇温速度２００ｔｌ：／ｓｅｃで１
４００℃になる様に照射し１分間この温度に保持した（
第２次熱処理）０以上のようにして作成した多結晶Ｓｉ
薄膜の粒径を観察したところ０．１〜５μｍであり第２
次熱処理の前後により粒径の分布に変化はなかった。
面よりＳｌウェハが昇温速度２００ｔｌ：／ｓｅｃで１
４００℃になる様に照射し１分間この温度に保持した（
第２次熱処理）０以上のようにして作成した多結晶Ｓｉ
薄膜の粒径を観察したところ０．１〜５μｍであり第２
次熱処理の前後により粒径の分布に変化はなかった。
なお、本例ではランプ照射中に生ずる薄膜の表面荒れを
防止するため、多結晶Ｓｉ薄膜の表面に、５０ｎｍの５
ｉＯｚ（キャッピング材料）をスパッタリングによって
キャップした。キャッピング材料を剥離して表面粗さを
測定したところ表面の凹凸は数十人以内であった。
防止するため、多結晶Ｓｉ薄膜の表面に、５０ｎｍの５
ｉＯｚ（キャッピング材料）をスパッタリングによって
キャップした。キャッピング材料を剥離して表面粗さを
測定したところ表面の凹凸は数十人以内であった。
上記のようにして得られた薄膜上に、ＩＣプロセスを用
いて、ポリシリコンゲートのＰチャネルＭＯＳＦＥＴを
作製した。その移動度は１４０Ｃゴ／ｖ−８ｅＣであっ
た。
いて、ポリシリコンゲートのＰチャネルＭＯＳＦＥＴを
作製した。その移動度は１４０Ｃゴ／ｖ−８ｅＣであっ
た。
（実施例２）
石英基板上に０．１μｍ厚の非晶質５ｉＦｉｉ膜を減圧
ＣＶＤ法で堆積した。堆積温度５５０℃、圧力０．３Ｔ
ｏｒｒであった。
ＣＶＤ法で堆積した。堆積温度５５０℃、圧力０．３Ｔ
ｏｒｒであった。
この非晶質Ｓｉ薄膜にＳ１０イオンを全面にわたり、４
０ｋｅｖ、１ｘｌＯ”７０ｍ２で注入した。
０ｋｅｖ、１ｘｌＯ”７０ｍ２で注入した。
次に、６００℃×５０時間の熱処理をＮ２中において電
気炉で行い固相成長させた。成長した多結晶Ｓｉ膜の粒
径は０．１〜５μｍであった。
気炉で行い固相成長させた。成長した多結晶Ｓｉ膜の粒
径は０．１〜５μｍであった。
この薄膜上に５０ｎｍの５ｉｆｔ（キャッピング材料）
をスパッターで被覆した後、さらにタングステンハロゲ
ンランプを用いて、Ｓｉ薄膜上に、Ｓｉウェハを光吸収
物として接触させ［実施例１］と同様に昇温速度２００
℃／ ｓ ｅ ｃで昇温し、１４００℃の光加熱を１分
間行った。得られた薄膜の粒径も０．１〜５μｍであっ
た。
をスパッターで被覆した後、さらにタングステンハロゲ
ンランプを用いて、Ｓｉ薄膜上に、Ｓｉウェハを光吸収
物として接触させ［実施例１］と同様に昇温速度２００
℃／ ｓ ｅ ｃで昇温し、１４００℃の光加熱を１分
間行った。得られた薄膜の粒径も０．１〜５μｍであっ
た。
キャップＳｉＯ２スパツター膜を除去し、通常のＩＣプ
ロセスによってＰチャネルＭＯＳＦＥＴを作製した。そ
の移動度は１４０ｃｒｎ”／Ｖ・ｓｅｅであった。
ロセスによってＰチャネルＭＯＳＦＥＴを作製した。そ
の移動度は１４０ｃｒｎ”／Ｖ・ｓｅｅであった。
（実施例３）
Ｓｉウェハ上の０．１μｍ厚の熱酸化膜上に真空蒸着に
よって非晶質Ｓｉ＠を０．１μｍ厚に堆積した。真空度
３Ｘ１０−’Ｔｏｒｒ、蒸着速度０．２人／ ｓ ｅ
ｃであった。基板温度は、蒸着中３００℃であった。こ
の非晶質Ｓｉ膜を電気炉でＮ２中６００℃５０時間の熱
処理を施こし、１μｍ以上の大粒径樹枝状多結晶を成長
させた後、ＳＳ１０２５０ｎの厚さにスパッター膜のキ
ャップを被覆した。タングステンハロゲンランプ（波長
０．５〜３．５μｍ）を両面より照射し昇温速度２００
℃／ ｓ ｅ ｃとし、１３５０℃で２分間加熱した。
よって非晶質Ｓｉ＠を０．１μｍ厚に堆積した。真空度
３Ｘ１０−’Ｔｏｒｒ、蒸着速度０．２人／ ｓ ｅ
ｃであった。基板温度は、蒸着中３００℃であった。こ
の非晶質Ｓｉ膜を電気炉でＮ２中６００℃５０時間の熱
処理を施こし、１μｍ以上の大粒径樹枝状多結晶を成長
させた後、ＳＳ１０２５０ｎの厚さにスパッター膜のキ
ャップを被覆した。タングステンハロゲンランプ（波長
０．５〜３．５μｍ）を両面より照射し昇温速度２００
℃／ ｓ ｅ ｃとし、１３５０℃で２分間加熱した。
得られた薄膜の粒径は約３μｍであった。その後、通常
のＩＣプロセスでＭＯＳＦＥＴを作製した。そのわ勤度
は１００ｃｍ”／Ｖ・Ｓｅｃであった。
のＩＣプロセスでＭＯＳＦＥＴを作製した。そのわ勤度
は１００ｃｍ”／Ｖ・Ｓｅｃであった。
［発明の効果］
本発明によれば、大粒径で粒内欠陥のない半導体薄膜を
、短時間に均一性良く大面積にわたり一括して形成する
ことが可能となり、そこに作製されたデバイス特性に著
しい向上がもたらされる。
、短時間に均一性良く大面積にわたり一括して形成する
ことが可能となり、そこに作製されたデバイス特性に著
しい向上がもたらされる。
第１図は、第２次熱処理における加熱温度が素子特性に
与える影響を示すグラフである。 第 図 第２次熱処理温度（”Ｃ）
与える影響を示すグラフである。 第 図 第２次熱処理温度（”Ｃ）
Claims (10)
- （１）非晶質半導体薄膜に対し、該半導体の融点（ゲル
ビン単位）の６０％以下の温度で１０時間以上の第１次
熱処理を行い、次いで、該半導体の融点（ゲルビン単位
）の８５％以上の温度で第２次熱処理を行うことを特徴
とする半導体薄膜の形成方法。 - （２）前記第２次熱処理を、該半導体の融点（ゲルビン
単位）の９０％以上の温度で行うことを特徴とする請求
項１記載の半導体薄膜の形成方法。 - （３）半導体はＳｉであり、第１次熱処理温度は７００
℃以下、第２次熱処理温度は１２００℃以上である請求
項１記載の半導体薄膜の形成方法。 - （４）半導体はＳｉであり、第２次熱処理を１３００℃
以上の温度で行うことを特徴とする請求項２記載の半導
体薄膜の形成方法。 - （５）前記第２次熱処理はインコヒーレント光を用いて
行うことを特徴とする請求項１ないし４記載の半導体薄
膜の形成方法。 - （６）第２次熱処理を、第１次熱処理により形成された
多結晶半導体薄膜上にキャッピング材料を設けて行うこ
とを特徴とする請求項１ないし６記載の半導体薄膜の形
成方法。 - （７）キャッピング材料はスパッタリングにより形成さ
れたＳｉＯ＿２ないしＳｉ＿３Ｎ＿４であることを特徴
とする請求項６記載の半導体薄膜の形成方法。 - （８）キャッピング材料の厚さを１０ｎｍ〜１００ｎｍ
とすることを特徴とする請求項６または７記載の半導体
薄膜の形成方法。 - （９）第２次熱処理温度への昇温速度を１００℃／ｓｅ
ｃ〜５００℃／ｓｅｃとすることを特徴とする請求項１
ないし８記載の半導体薄膜の形成方法。 - （１０）第２次熱処理における加熱時間を１〜３分間と
することを特徴とする請求項１ないし９記載の半導体薄
膜の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247662A JPH03109717A (ja) | 1989-09-23 | 1989-09-23 | 半導体薄膜の形成方法 |
| EP90310341A EP0420516B1 (en) | 1989-09-23 | 1990-09-21 | Method for forming semiconductor thin film |
| DE69027901T DE69027901T2 (de) | 1989-09-23 | 1990-09-21 | Verfahren zur Herstellung einer Halbleiterdünnschicht |
| US07/919,372 US5278093A (en) | 1989-09-23 | 1992-07-29 | Method for forming semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247662A JPH03109717A (ja) | 1989-09-23 | 1989-09-23 | 半導体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03109717A true JPH03109717A (ja) | 1991-05-09 |
Family
ID=17166804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247662A Pending JPH03109717A (ja) | 1989-09-23 | 1989-09-23 | 半導体薄膜の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0420516B1 (ja) |
| JP (1) | JPH03109717A (ja) |
| DE (1) | DE69027901T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104021A (ja) * | 1985-10-30 | 1987-05-14 | Sony Corp | シリコン半導体層の形成方法 |
| JPS6360518A (ja) * | 1986-08-30 | 1988-03-16 | Sony Corp | 半導体層の結晶成長方法 |
| JPS63299322A (ja) * | 1987-05-29 | 1988-12-06 | Sony Corp | 単結晶シリコン膜の形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885052A (en) * | 1987-11-13 | 1989-12-05 | Kopin Corporation | Zone-melting recrystallization process |
-
1989
- 1989-09-23 JP JP1247662A patent/JPH03109717A/ja active Pending
-
1990
- 1990-09-21 DE DE69027901T patent/DE69027901T2/de not_active Expired - Fee Related
- 1990-09-21 EP EP90310341A patent/EP0420516B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104021A (ja) * | 1985-10-30 | 1987-05-14 | Sony Corp | シリコン半導体層の形成方法 |
| JPS6360518A (ja) * | 1986-08-30 | 1988-03-16 | Sony Corp | 半導体層の結晶成長方法 |
| JPS63299322A (ja) * | 1987-05-29 | 1988-12-06 | Sony Corp | 単結晶シリコン膜の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0420516B1 (en) | 1996-07-24 |
| DE69027901T2 (de) | 1996-11-28 |
| EP0420516A1 (en) | 1991-04-03 |
| DE69027901D1 (de) | 1996-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278093A (en) | Method for forming semiconductor thin film | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| US4645546A (en) | Semiconductor substrate | |
| JPS63142655A (ja) | 埋込みＳｉＯ↓２層を含む装置の製造方法 | |
| JPH0492413A (ja) | 結晶薄膜の成長方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| US5495824A (en) | Method for forming semiconductor thin film | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JPH03109717A (ja) | 半導体薄膜の形成方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2696818B2 (ja) | 半導体層の結晶成長方法 | |
| JP2800060B2 (ja) | 半導体膜の製造方法 | |
| JPH05226246A (ja) | 半導体結晶の成長方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH04212410A (ja) | 半導体デバイスの形成方法 | |
| JPH04196312A (ja) | 半導体薄膜の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH02288328A (ja) | 結晶成長方法 | |
| JPH0442918A (ja) | 半導体薄膜の形成方法 | |
| JP2749945B2 (ja) | 固相結晶成長法 | |
| JP2600286B2 (ja) | 半導体装置の製造方法 | |
| JPH0485922A (ja) | シリコン薄膜の製造方法 | |
| JPH04196311A (ja) | 半導体装置の製造方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH0334533A (ja) | 半導体結晶層の製造方法 |