JPS6185815A - 多結晶シリコン膜の形成方法 - Google Patents

多結晶シリコン膜の形成方法

Info

Publication number
JPS6185815A
JPS6185815A JP59207864A JP20786484A JPS6185815A JP S6185815 A JPS6185815 A JP S6185815A JP 59207864 A JP59207864 A JP 59207864A JP 20786484 A JP20786484 A JP 20786484A JP S6185815 A JPS6185815 A JP S6185815A
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
crystal grains
film
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59207864A
Other languages
English (en)
Inventor
Hisao Hayashi
久雄 林
Takashi Noguchi
隆 野口
Takefumi Ooshima
大嶋　健文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59207864A priority Critical patent/JPS6185815A/ja
Publication of JPS6185815A publication Critical patent/JPS6185815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多結晶シリコン膜の形成方法に関するものであ
って、粒径が大きな結晶粒を有する多結晶シリコン膜を
形成するのに用いて最適なものである。
従来の技術 非晶質基板上にＣＶＤ法等によりシリコン膜を成長させ
ると、通常は多結晶シリコン膜が形成される。この多結
晶シリコン膜を用いて薄膜トランジスタ（ＴＰＴ）等の
デバイスを作製する場合、この多結晶シリコン膜中の結
晶粒の大きさが大きい方がより単結晶に近い特性が得ら
れるので、上記結晶粒はできるだけ大きくすることが望
ましい。
ところで、非晶ｔｉ板上に膜を成長させる場合、一般に
成長初期には成長核が基板トにランダムに形成されるた
めに最初は結晶粒の小さな膜が形成され、膜厚の増大と
共に結晶粒の大きな膜が形成される。従って、粒径が２
０００〜３０００人程度の大きな結晶粒を有するシリコ
ン膜を得るためには、膜厚が１．０μｍ程度の厚い多結
晶シリコン膜を形成しなければならないという欠点があ
った。
発明が解決しようとする問題点 本発明は、上述の問題にかんがみ、従来の多結晶シリコ
ン膜の形成方法が有する上述のような欠点を是正した多
結晶シリコン膜の形成方法を提供することを目的とする
。
問題点を解決するための手段 本発明に係る多結晶シリコン膜の形成方法は、非晶質基
板（例えば石英基板ｌ）上に多結晶または非晶質シ１１
コン膜（例えば多結晶シリコン膜２）を被着形成する工
程と、上記多結晶または非晶質ンリコン膜を熱処理する
ことにより結晶粒を成長させる工程と、上記結晶粒が成
長された上記多結晶または非晶質シリコン股上に多結晶
シリコン膜を被着形成する工程とをそれぞれ具備してい
る。
作用 このようにすることによっζ、多結晶シリコン膜の結晶
粒を大きく成長させることができる。
実施例 以下本発明に係る多結晶シリコン膜の形成方法の実施例
につき図面を参照しながら説明する。
まず本発明の第１実施例につき第１Ａ図〜第１Ｃ図に基
づいて説明する。
第１Ａ図に示すように、まず例えば石英基板ｌ上に例え
ばＬＰＣＶＤ法により６５０℃で例えば膜厚８００人の
多結晶シリコン＃２を被着形成する。この状態では、こ
の多結晶シリコン膜２の結晶粒２ａの大きさｄ、は、１
５０〜２００人程度である。
次に例えばトライ０２雰囲気中において例えば１０００
℃で所定時間熱酸化を行うことにより、第１Ｂ図に示す
ように多結晶シリコン膜２の表面にＳｉＯ□ｐＩ！３を
形成すると共に、この多結晶ノリコン膜２の膜厚を２０
０人程人程する。ごの熱酸化の際には、多結晶シリコン
膜２の結晶粒２ａの成長が起きるため、酸化後における
この結晶粒２ａの径ｄ２は３００−１５００人程度色々
る。なおこのように結晶粒２ａが大きくなるのは、シリ
コン原子間の結合がＯ！により切断され、その結果自由
となったシリコン原子の一部が多結晶シリコン膜２中を
拡散し、結晶粒界領域において結晶粒２ａと再結合して
この結晶粒２ａが成長するためと考えられる。
次に上記ＳｉＯ２膜３をエツチング除去して多結晶シリ
コン膜２の表面を露出させた後、上述と同様なＬＰＣＶ
Ｄ法によりこの多結晶シリコン膜２上に再び多結晶シリ
コン膜を被着形成して、多結晶シリコン膜２の全体の膜
厚を例えば約２０００人とする。この際、多結晶シリコ
ン膜２の結晶粒２ａの粒径ｄｔは第１Ｂ図に示す工程に
おいて既に３００〜１５００Ａと大きく成長されている
ため、この大きな結晶粒２ａの上にこれよりもさらに大
きな粒径ｄ、を有する結晶粒２ａが成長する。その結果
、第１ｃ図に示すように、最終的に得られる多結晶シリ
コン膜２の上部の結晶粒２ａの粒径ｄ、は例えば２００
０〜３０００人と極めて大きく、その下部の結晶粒２ａ
の粒径ｄ２は第１Ｂ図に示すとほぼ同一となっている。
このように、上述の第１実施例によれば、第１Ａ図に示
す工程においてまず比較的薄い多結晶ソリコン膜２を形
成し、次いで第１Ｂ図に示す工程において熱酸化を行う
ことによりこの多結晶シリコン膜２の結晶粒を成長させ
た後、第１Ｃ図に示す工程においてこの多結晶シリコン
１１９２上に多結晶シリコン膜を成長させているので、
従来のように多結晶シリコン膜２を１μｍ程度に厚く形
成することなしに多結晶シリコン膜２の結晶粒２ａの粒
径を第１Ｃ図に示すように従来に比べて大きくすること
ができる。特にこの多結晶シリコン＠２の上部における
結晶粒２ａの粒径ｄ、は極めて大きい。このため、この
多結晶シリコン膜２においては、結晶粒界領域における
性質（仕事関数、Ｅｃ−Ｅｆ等）が結晶粒２ａ内におけ
るそれに近づくと共に、結晶粒界の面積が従来に比べて
小さくなるのでダングリング・ボンドも少なくなる結果
、結晶粒界における障壁が小さくなる。従っ一部、上述
の第１実施例によれば、単結晶シリコンに匹敵し得る極
めて良好な性質を有する多結晶シリコン膜２が得られる
、：とがわかる、またこの多結晶シリコン膜２を用いて
ＴＰＴを形成すれば、従来に比べて掻めて良好な特性を
有するＴＦＴｌｌることが可能である。
なお既述のように多結晶シリコン膜２を０２″；囲気中
において熱酸化することによりその結晶粒２ａを大きく
成長させることができることは次のような方法により確
認された。すなわち、例えば多結晶シリコン膜２の表面
に紫外線を入射させてこの表面による反射スペクトルを
測定すると、この多結晶シリコン膜２において結晶化が
進んだ段階で、４．４　ｅＶ　（２８０ｎｍ）において
Ｘ、−Ｘ、バンド遷移吸収に起因する反射ピークが出現
することが知られている。これを第２図に基づいて具体
的に説明すると、この４．４　ｅＶにおける反射ピーク
は、第２図（図中３００人等は多結晶シリコン膜２の膜
厚を示す）に示すように多結晶シリコン膜２の酸化時間
が長い程（多結晶シリコン膜２の膜厚が小さい程）鋭く
なっている。このことは、酸化によって結晶粒２ａの粒
径が大きくなっていることを示す。また第３図は膜厚１
０００人の多結晶シリコン膜２について各種熱処理を行
った場合についての反射率の光の波長依存性を示すが、
この第３図から明らかなように、Ｎ２雰囲気中でアニー
ルした場合に比べて０２雰囲気中で酸化（または酸化ア
ニール）した場合の方が４．４　ｅＶにおける反射ピー
クが鋭くなっている。このことは、酸化アニールでは結
晶化の効果、すなわち結晶粒２ａの粒径の増大化の効果
がＮ２アニールに比べてかなり大きいことを示している
。
次に本発明の第２実施例につき第４八図〜第４Ｃ図に基
づいて説明する。
第４Ａ図に示すように、例えば分子線エピタキシー（Ｍ
ＢＥ）装置を用いて石英基Ｆｉｔ上に例えば５００〜６
００℃程度の温度で例えば膜厚２００人の多結晶シリコ
ン膜２を破着形成する（ＭＢＤ法）。これによって、結
晶粒２ａが緻密に分布した多結晶シリコン膜２が得られ
る。
次に上記ＭＢＥ装置内において上記多結晶シリコン膜２
を例えば１０００℃程度の温度で所定時間加熱すること
により、第４Ｂ図に示すように結晶粒２ａを成長させて
粒径ｄ２を例えば１０００人前後とする。
次に再び上述と同様なＭＢＤ法により、上記多結晶シリ
コン膜２上に再び多結晶シリコン膜を被着形成する。こ
の結果、第１実施例と同様に、多結晶シリコン膜２の特
に上部の結晶粒２ａの粒径ｄ、は例えば２０００人と極
めで大きくなる。
このように、上述の第２実施例によれば、第１実施例と
同様に粒径が大きな結晶粒２ａを有する多結晶シリコン
膜２をこの多結晶シリコン膜２を１μｍ程度に厚く形成
することなしに形成することができるのみならず、ＭＢ
Ｅ装置を用いたＭＢＤ法では超高真空中で多結晶シリコ
ン膜２の形成が行われるので、従来のＣＶＤ法等により
形成される膜よりも特性が良好な多結晶シリコン膜２を
得ることができる。
以上本発明を実施例につき説明したが、本発明は上述の
第１及び第２実施例に限定されるものではなく、本発明
の技術的思想に基づく種々の変形が可能である。例えば
、上述の第１及び第２実施例においては、それぞれ第１
Ａ図及び第４Ａ図に示す工程において最初に形成する多
結晶シリコン膜２の膜厚をそれぞれ８００人、２００人
としたが、この多結晶シリコン膜２の膜厚はこれに限定
されるものではなく必要に応じて変更可能であるが、０
．１　μｍ以下の膜厚とするのが好ましい。また上述の
２つの実施例において行う酸化等の熱処理の条件（温度
、時間等）は必要に応して適宜選択することが可能であ
る。さらに上述の第１実施例においては、ＬＰＣＶ［）
法により多結晶シリコン膜２を形成したが、これ以外の
他の種類のＣＶＤ法やＭＢＤ法によりこの多結晶シリコ
ン膜２を形成してもよい。同様に、上述の第２実施例に
おいては、ＭＢＤ法により多結晶シリコン膜２を形成し
たが、ＬＰＣＶＤ法等によりこの多結晶シリコン膜２を
形成してもよい。なお第１Ａ図または第４Ａ図において
多結晶シリコン膜２の代わりにまず非晶質シリコン膜を
形成し、次いで熱処理を行うことにより結晶粒を成長さ
せ、これにより比較的粒径の大きい多結晶シリコン膜２
を形成するようにすることも可能である。
また例えば第１実施例の第１Ａ図に示す状態において、
例えばシリコンをイオン注入することにより多結晶シリ
コン膜２を非晶質化させた後、固相で再結晶化させるこ
とにより結晶粒２ａの成長を行うようにしてもよい。さ
らに上述の２つの実施例においては、非晶質基板として
石英基板ｌを用いたが、ガラス等の他の種類の非晶質基
板を用いてもよい。
発明の効果 本発明に係る多結晶シリコン膜の形成方法によれば、従
来己こ比べζ小さな１２ｒ￥で従来よりも粒径の大きな
結晶粒を有する多結晶シリコン膜を形成することができ
る。
【図面の簡単な説明】
第１７＼図〜第１Ｃ図は本発明の第１実施例を玉稈順乙
こ示す断面図、第２図は各種条件で形成された各種膜厚
の多結晶ソリコン１ｌＩＪ、中の結晶粒の粒径と反射ス
ペクトルとの関係を説明するためのグラフ、第３図は各
種の熱処理を行った多結晶シリコン膜に対する反射スペ
クトルを示すグラフ、第４Ａ図〜第４ＣＵ！Ｊは本発明
の第２実施例を工程順に示す断面図である。 なお図面に用いた符号において、 １　　　　＝　石英基板 ２　　　　　多結晶シリコン膜 ３　　　　−５ｉＯ□膜 である。

Claims (1)

    【特許請求の範囲】
  1. 　非晶質基板上に多結晶または非晶質シリコン膜を被着
    形成する工程と、上記多結晶または非晶質シリコン膜を
    熱処理することにより結晶粒を成長させる工程と、上記
    結晶粒が成長された上記多結晶または非晶質シリコン膜
    上に多結晶シリコン膜を被着形成する工程とをそれぞれ
    具備することを特徴とする多結晶シリコン膜の形成方法
    。
JP59207864A 1984-10-03 1984-10-03 多結晶シリコン膜の形成方法 Pending JPS6185815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207864A JPS6185815A (ja) 1984-10-03 1984-10-03 多結晶シリコン膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207864A JPS6185815A (ja) 1984-10-03 1984-10-03 多結晶シリコン膜の形成方法

Publications (1)

Publication Number Publication Date
JPS6185815A true JPS6185815A (ja) 1986-05-01

Family

ID=16546805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207864A Pending JPS6185815A (ja) 1984-10-03 1984-10-03 多結晶シリコン膜の形成方法

Country Status (1)

Country Link
JP (1) JPS6185815A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339741A2 (de) * 1988-04-28 1989-11-02 ENVEC Mess- und Regeltechnik GmbH + Co. Verfahren zur Herstellung einer polykristallinen halbleitenden Widerstandsschicht aus Silicium auf einem Siliciumträger
JPH03228324A (ja) * 1990-02-02 1991-10-09 Mitsubishi Electric Corp 多結晶Ｓｉ薄膜の成長方法
US5164338A (en) * 1988-04-28 1992-11-17 U.S. Philips Corporation Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
US6566754B2 (en) 1998-11-19 2003-05-20 Fujitsu Limited Polycrystalline semiconductor device and its manufacture method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
EP0339741A2 (de) * 1988-04-28 1989-11-02 ENVEC Mess- und Regeltechnik GmbH + Co. Verfahren zur Herstellung einer polykristallinen halbleitenden Widerstandsschicht aus Silicium auf einem Siliciumträger
US5164338A (en) * 1988-04-28 1992-11-17 U.S. Philips Corporation Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer
JPH03228324A (ja) * 1990-02-02 1991-10-09 Mitsubishi Electric Corp 多結晶Ｓｉ薄膜の成長方法
US6566754B2 (en) 1998-11-19 2003-05-20 Fujitsu Limited Polycrystalline semiconductor device and its manufacture method

Similar Documents

Publication Publication Date Title
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US4444620A (en) Growth of oriented single crystal semiconductor on insulator
EP0000316A1 (fr) Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPH06275525A (ja) Ｓｏｉ基板及びその製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPS59114829A (ja) 窒化シリコン膜の製造方法
JPS6042855A (ja) 半導体装置
JPH04212410A (ja) 半導体デバイスの形成方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPS628007B2 (ja)
JPS5853824A (ja) 半導体装置の製造方法
JP3295481B2 (ja) アルミニウムドーパント分布の形成方法
JPS59121823A (ja) 単結晶シリコン膜形成法
KR0139890B1 (ko) 반도체 소자의 필드 산화막 제조방법
JPH0529214A (ja) 半導体基板の製造方法
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPS6248015A (ja) 半導体層の固相成長方法
JPS60140812A (ja) 半導体装置の製造方法
JPH0799742B2 (ja) 半導体装置の製造方法
JP3144707B2 (ja) 結晶基材の製造方法
JPH0245929A (ja) 半導体装置の製造方法
JPH0616537B2 (ja) 半導体基体の製造方法
JPS62145768A (ja) Ｓｏｉ膜の構造
JPH08222625A (ja) 誘電体分離基板の製造方法