JPH0245929A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0245929A
JPH0245929A JP19683588A JP19683588A JPH0245929A JP H0245929 A JPH0245929 A JP H0245929A JP 19683588 A JP19683588 A JP 19683588A JP 19683588 A JP19683588 A JP 19683588A JP H0245929 A JPH0245929 A JP H0245929A
Authority
JP
Japan
Prior art keywords
layer
single crystal
semiconductor
semiconductor single
projecting parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19683588A
Other languages
English (en)
Inventor
Yasuo Yamaguchi
泰男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19683588A priority Critical patent/JPH0245929A/ja
Publication of JPH0245929A publication Critical patent/JPH0245929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、S OI (Silicon on In
5ulator)デバイスの製造方法に関し、特に半導
体単結晶層を絶縁層上に形成する工程の改良に関するも
のである。
〔従来の技術〕
第2図(al〜(C)は従来の半導体装置の製造方法に
おいて、その半導体単結晶を形成する工程を順に示す断
面図であり、以下これらの図を用いて該工程を説明する
まず、絶縁基板1上に多結晶又は非晶質半導体層、例え
ば多結晶シリコンN2を堆積しく第2図(a))、エネ
ルギービーム、ここではレーザ光3により該多結晶シリ
コン層2を溶融し、再結晶化させて単結晶シリコン層4
を形成する。この溶融再結晶の際には、形成される単結
晶シリコン4の結晶軸や結晶粒界を制御するためのパタ
ーニングされた反射防止膜を多結晶シリコン4上に形成
したリ、下地絶縁基板1にパターニングしたりする等の
工夫がされている。このためこのパターン形状に依存し
てシリコン単結晶層4上に凹凸が発生し、またレーザビ
ームの走査位置の違°いによっても同様のことが起こる
そしてこのように形成した単結晶シリコン層4上にMO
3型電界効果トランジスタ(以下MO3FETという)
等のデバイスを形成する(第2図(C))。
〔発明が解決しようとする課題〕
ところが、上述の従来法のように凹凸のある単結晶シリ
コン層4上にデバイスを形成した場合、均一な特性を有
するデバイスを製造するのは困難であり、例えば凹凸差
が1000人程度入違する場合、膜厚が1000Å以下
の薄い単結晶シリコン層4を形成するのは不可能である
。また絶縁基板上にMO8型電界効果トランジスタを形
成したSOI/MO5FETの場合(第2図(C1)、
特性を向上させるためには、単結晶シリコン層を100
0人程度入違(する必要があるが、凹凸があれば薄くす
ることは難しく、結局良好な特性の素子を得ることは困
難であるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、表面の凹凸が少ない半導体単結晶層を形成す
ることができ、これにより特性の良好な素子を形成する
ことができる半導体装置の製造方法を得ることを目的と
する。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体単結晶
層をエネルギービーム照射により絶縁基板上に形成した
後、該半導体単結晶層上に回転塗布法により絶縁層を形
成し、次に酸素等のガス雰囲気中で熱処理して、半導体
単結晶層表面に化合物層を形成し、この後上記絶縁層と
化合物層とを除去するようにしたものである。
〔作用〕
この発明においては、絶縁基板上に形成した半導体単結
晶層上に絶縁膜を回転塗布により形成し、ガス雰囲気中
で熱処理して半導体単結晶層表面部に化合物層を形成し
、その後上記絶縁膜と該化合物層とを除去するようにし
たから、上記半導体単結晶層は、該層形成後の工程にお
いて、その表面部の凹部では浅く、その凸部では深く削
られることとなり、半導体単結晶層表面の凹凸を緩和す
ることができ、これにより該半導体単結晶層上に特性の
良好な素子を形成することできる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図(a)〜(flはこの発明の一実施例による半導
体装置の製造方法における半導体単結晶の形成工程を段
階順に示したものであり、図において第2図と同一符号
は同一のものを示し、5は絶縁基板1上の単結晶シリコ
ンN4上に形成された5OG(スピン オン グラス)
膜、6は反応ガス雰囲気中での熱処理により、上記単結
晶シリコン層表面部に、その凹部では薄く、また凸部で
は厚く形成された化合物層である。
次に製造方法について説明する。
第1図(a)、 Cb>に示す工程は従来例の第2図(
a)。
中)の工程と同様であるためその説明を省略する。
この実施例では、絶縁基板4上にエネルギービーム、こ
こではレーザ光3の照射により半導体単結晶層、ここで
は単結晶シリコン層4を形成した後、該単結晶シリコン
層4の凹凸を有する表面上に回転塗布法により絶縁層、
ここではSOG膜5(スピン オン グラス膜)を形成
する(第1図(C))。ここでSOG膜5とはシラノー
ルを有機溶媒に溶かした液を回転塗布した後、熱処理に
より有機溶媒を蒸発させるとともにシラノールを分解し
て得られたシリコン酸化膜である。またこのSOG膜5
は液体状態で回転塗布により塗布されるため、その表面
は平坦になりやすく、凹凸のある単結晶シリコンN4の
段差を低減する。すなわちSOG膜5は単結晶シリコン
層4の凹部上では厚く、凸部上では薄く塗布される。
この状態で、熱処理、ここでは酸素を含むガス中で熱処
理を行なうと、SOCOsO4い部分では、拡散により
酸素がシリコン層まで到達し難く、化合物であるシリコ
ン酸化膜6は薄く形成され、又、SOGOsO4い部分
下では上記とは逆にシリコン酸化膜は厚く形成される。
すなわち単結晶シリコン層4表面の凹部では、シリコン
酸化膜6は薄く、凸部では厚くなっており、このため、
酸化により表面の後退した単結晶シリコン層4の凹凸は
小さくなっている(第1図(d))。
その後フッ酸等によりSOGOsO4リコン酸化膜6を
除去しく第1図(el)、その上にSol/MOSFE
Tを形成する(第1図(f))。
このように表面が平坦に近くなると、1000人程度0
薄い単結晶シリコン層4上にもSol/MO3FETを
構成でき、非常に良い特性を発揮することが可能となる
このように本実施例では、単結晶シリコン層4上に液体
状の絶縁材料を回転塗布法に塗布するため、形成された
絶縁層5の表面が平坦になり、言い換えるとその膜厚は
半導体単結晶層表面の凹部では厚く、凸部では薄くなる
。このためこの状態で反応ガス雰囲気中での熱処理を行
った場合、絶縁層5の膜厚が厚い単結晶シリコン層凹部
ではガスが拡散し難く、化合物層6は薄く形成され、ま
た絶縁層5の膜厚が薄い単結晶シリコン層凸部ではガス
の拡散が容易で化合物層6は厚く形成される。従ってこ
の後上記絶縁層5と化合物層6を除去することによって
、表面凹凸の少ない良好な単結晶シリコン界面を得るこ
とができる。
なお、上記実施例では、再結晶化のエネルギービームと
してレーザを用いたが、これは電子ビーム、イオンビー
ム等溶融再結晶化が可能なエネルギービームであれば何
でも良い。
また、半導体としてシリコンを用いたが、これに限定さ
れることはなく、半導体素子を形成することが可能な半
導体1例えばガリウム゛−ヒ素等であれば適用可能であ
る。
〔発明の効果〕
以上のように、この発明に係る半導体装置の製造方法に
よれば、絶縁基板上に半導体単結晶層をエネルギービー
ム照射により形成した後、該半導体単結晶層上に回転塗
布法により絶縁層を形成し、次に酸素等のガス雰囲気中
で熱処理して、該半導体単結晶層表面に化合物層を形成
し、この後上記絶縁層と化合物層とを除去するようにし
たので、表面の凹凸が少ない半導体単結晶層を形成する
ことができ、これにより該単結晶上に特性の良好な素子
を形成することができる効果がある。
【図面の簡単な説明】 第1図(a)〜(f)はこの発明の一実施例による半導
体装置の製造方法における単結晶層の形成工程を順に示
す図、第2図(a)〜(C)は従来の製造方法における
単結晶の形成工程を順に示す図である。 図において、1は絶縁基板、2は多結晶シリコン層、3
はレーザ光、4は単結晶シリコン層、5はSOG膜、6
はシリコン酸化膜、7はMOSFETである。 なお図中同一符号は同−又は相当部分を示す。 第1図 シップ)4カとり

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板上に半導体単結晶層を形成する単結晶層
    形成工程を有する半導体装置の製造方法において、 上記単結晶層形成工程は、 上記絶縁基板上に多結晶又は非晶質半導体層を堆積する
    第1の工程と、 該多結晶又は非晶質半導体層にエネルギービームを照射
    して該半導体層を単結晶半導体層に変換する第2の工程
    と、 絶縁層を回転塗布法により全面に形成する第3の工程と
    、 基板全体を反応ガスの雰囲気中で熱処理し、上記単結晶
    半導体層表面部に上記反応ガスと該半導体基板材料との
    化合物層を形成する第4の工程と、上記絶縁層及び化合
    物層を除去する第5の工程とを含むものであることを特
    徴とする半導体装置の製造方法。
JP19683588A 1988-08-05 1988-08-05 半導体装置の製造方法 Pending JPH0245929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19683588A JPH0245929A (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19683588A JPH0245929A (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0245929A true JPH0245929A (ja) 1990-02-15

Family

ID=16364458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19683588A Pending JPH0245929A (ja) 1988-08-05 1988-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0245929A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535432B1 (ko) * 1999-02-17 2005-12-09 테트라 라발 홀딩스 앤드 피낭스 소시에떼아노님 포장용기 및 그 제조방법
KR100739082B1 (ko) * 2000-01-27 2007-07-13 도쿄 오카 고교 가부시키가이샤 피막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535432B1 (ko) * 1999-02-17 2005-12-09 테트라 라발 홀딩스 앤드 피낭스 소시에떼아노님 포장용기 및 그 제조방법
KR100739082B1 (ko) * 2000-01-27 2007-07-13 도쿄 오카 고교 가부시키가이샤 피막 형성 방법

Similar Documents

Publication Publication Date Title
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH03244136A (ja) 薄膜トランジスタの製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JPH0245929A (ja) 半導体装置の製造方法
JPH0523056B2 (ja)
JPS61263273A (ja) 薄膜半導体装置の製造方法
JPH11103064A (ja) 半導体装置の製造方法
JPS5885520A (ja) 半導体装置の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPS5928328A (ja) 半導体装置の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPS6116530A (ja) 半導体装置の製造方法
JPS6346776A (ja) 薄膜トランジスタの製造方法
JPH02100382A (ja) 電界郊果型超電導トランジスタ及びその製造方法
JPH04328872A (ja) 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ
JPS62104078A (ja) 半導体集積回路装置の製造方法
JP2600286B2 (ja) 半導体装置の製造方法
JPS6171636A (ja) シリコンのエツチング方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPH0242719A (ja) 半導体装置の製造方法
JPS63196032A (ja) 半導体薄膜の結晶化方法
JPH03265141A (ja) 薄膜トランジスタの製造方法
JPH06216044A (ja) 半導体薄膜の製造方法
JPS62193128A (ja) 半導体装置の製造方法