JPH03244136A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH03244136A
JPH03244136A JP2042135A JP4213590A JPH03244136A JP H03244136 A JPH03244136 A JP H03244136A JP 2042135 A JP2042135 A JP 2042135A JP 4213590 A JP4213590 A JP 4213590A JP H03244136 A JPH03244136 A JP H03244136A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
contact region
impurity semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2042135A
Other languages
English (en)
Other versions
JP2798769B2 (ja
Inventor
Shigeru Noguchi
能口　繁
Satoshi Ishida
聡 石田
Hiroshi Iwata
岩多　浩志
Keiichi Sano
佐野　景一
Shoichiro Nakayama
中山　正一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2042135A priority Critical patent/JP2798769B2/ja
Priority to US07/658,389 priority patent/US5183780A/en
Publication of JPH03244136A publication Critical patent/JPH03244136A/ja
Application granted granted Critical
Publication of JP2798769B2 publication Critical patent/JP2798769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタの製造方法に関する。
（ロ）従来の技術 従来から結晶半導体に代えて、非晶質、多結晶これらの
混晶半導体などの非単結晶半導体を用いた薄膜トランジ
スタ（以下、ＴＰＴと略記する。）が開発されてきた。
非単結晶半導体のなかでも、非晶質半導体材料、特にア
モルファスシリコン（以下、ａ−３ｉと略記する。）は
、トランジスタとしての半導体特性が安定しており、ま
た大面積の成膜が可能であるなどの利点から、大面積な
基板へＴＰＴを大量形成する場合に多く使用されている
。
そして、近年では、アクティブマトリクス型液晶表示装
置のスイッチングトランジスタアレイ基板の各トランジ
スタにａ−５ｉからなるＴＰＴが採用されている。
このようなＴＰＴは、プラズマＣＶＤ法により大面積半
導体膜が容易に形成できるということと、同時に同反応
法によってＴＰＴを構成するグー１〜絶ｉｔ　Ｉｌｉや
パッシベーション膜となる窒化シリコン（５ＩＮＸ）膜
や酸化シリコン（Ｓ１０□）膜も反応ガスを変えるだけ
で連続形成できるという利点ち利用している。
第３図に従い上述したＴＰＴの製造方法につき簡単に説
明する。第３図は逆スタガー型ＴＰＴの製造方法を各工
程別に示す断面図である。
まず、第３図（イ）に示すように、ガラス等からなる絶
縁性透明基板１上にクロム（Ｃｒ）　、チタン（Ｔ１）
等の金属薄膜を形成し、この薄膜をホトレジストを用い
たパターニングによりゲート電極２を形成する。
続いて、第３図（ロ）に示すように、５１０２．５ｉＮ
Ｘ等からなるゲート絶縁膜３、ａ−３ｉからなる半導体
膜４およびＳｉＯ□等からなるパッシベーション膜５を
順次プラズマＣＶＤ法等により積層形成する。
次に、第３図（ハ）に示すように、パッシベション膜５
をエツチングによりパターニングしてゲート電極２上の
チャンネル部分にのみ前記パッシベーション膜５を残す
。
そして、第３図（ニ）に示すように、このパッシベーシ
ョン膜５を含め半導体膜４全面に、オミックコンタクト
をとるためにａ−５ｉにリン（Ｐ）を多量にドープした
不純物半導体膜としてｎ＋型ａ−３ｉ膜６を積層した後
、第３′図（ホ）に示すように、この積層した薄膜をパ
ターニングして、各島領域７を形成する。
次に、第３区（へ）に示すように、アルミニウム（Ａ１
）等の金属膜８をｎ゛型ａ３ｊ膜６上に形成した後、第
３図（ト）に示すように、この金属膜８をエツチングし
てソース電極９、ドレイン電極１０を形成する。
最後に、第３図（チ）に示すように、パッシベーション
膜５上のｎ１型ａ−３ｉ膜６をエツチング除去すること
により、逆スタガー型ＴＦＦが形成される。
（ハ）発明が解決しようとする課題 前述の製造方法においては、ゲート電極を形成するため
のホトレジストの工程、チャンネル上にパッシベーショ
ン膜を残すためのホトレジストの工程、島状領域を形成
するためのホトレジストの工程およびソース・ドレイン
電極を形成するためのホトレジストの工程と、４つのホ
トレジスト工程を必要とし、その製造工程が複雑になる
ことは否めない。
また、前述した従来の製造方法においては、ソース・ド
レイン電極９．１０を形成する際使用したホトレジスト
を残したまま、プラズマエツチングによりｎ′″型ａ−
３ｉ膜６を除去している。
ところが、このプラズマエツチングによりレジス１〜が
硬化して、電極９．１０の表面からレジスト除去するの
が困難になり、歩留りを低下させる一因となるなどの問
題があった。
また、上述のホトレジストを除去した後、プラズマエツ
チングによりｎ＋型ａ−３ｉ層６を除去すると、今度は
電極９．１０表面に炭素系のポリマーが発生するなどの
難点があった。
本発明は上述した従来の問題点に鑑みなされたものにし
て、製造工程の簡略化並びに歩留りの向上を図った製造
方法を提供することをその課題とする。
（ニ）課題を解決するための手段 本発明は、絶縁基板上にゲート電極を設け、このゲート
電極を覆って前記基板上にゲート絶縁膜を積層し、この
絶縁膜上に半導体膜が積層され、更にこの半導体膜上に
パッシベーション膜を積層形成すると共に、パッシベー
ション膜全面にコンタクト用の不純物がドープされた不
純物半導体膜を積層した後、ソース及びドレイン領域と
なる位置に高エネルギービームを照射することにより、
この照射領域の前記パッシベーション膜を溶融して、前
記不純物がドープされた多結晶コンタクト領域を形成し
た後、前記不純物半導体膜を前記コンタクト領域を残存
させてエツチングして除去し、その後、残存した前記コ
ンタクト領域にソス、ドレイン電極を形成することを特
徴とする。
又、絶縁基板上に半導体膜とにゲート絶縁膜とコンタク
ト用の不純物がドープされた不純物半導体膜とを順次積
層した後、ソース及びドレイン領域となる位置に高エネ
ルギービームを照射することにより、この照射領域の前
記絶縁膜を溶融して、前記不純物半導体膜の不純物がド
ープされた多結晶コンタクミル領域を形成すると共に、
前記不純物半導体膜を前記コンタクト領域を残存させて
エツチング除去した後、残存した前記コンタクト領域に
ソース及びドレイン電極を形成することを特徴とする。
（ホ）作用 本発明は、ソース及びドレイン領域となる位置に高エネ
ルギービームを照射することにより、不純物半導体膜及
び半導体膜が溶融することにより更にその間のパッシベ
ーション膜又はゲート絶縁膜が溶融して、その上層に位
置する不純物半導体膜の不純物が半導体膜中にドープさ
れ、多結晶コンタクト領域が形成される。
このコンタクト領域は、不純物半導体膜に比して膜厚が
厚く形成されるので、不純物半導体膜全面をエツチング
除去することにより、コンタクト領域を残して不純物半
導体膜のみ除去される。
従って、コンタクト領域を形成するためのホトレジスト
工程が省略できる。
（へ）実施例 以下、本発明の実施例につき図面に従い説明する。尚、
従来例と同一部分には同一符合を付す。
まず、本発明の第１の発明について、第１図に従い説明
する。第■図は逆スタガー型ＴＰＴの製造方法を各工程
別に示す断面図である。
まず、第１図（イ）に示すように、ガラス、石英等から
なる絶縁性透明基板ｌ上に、クロム（Ｃｒ）　、チタン
（Ｔｉ）　、タングステン（Ｗ）、モリブデン（Ｍｏ）
　、タンタル（Ｔａ）等の金属薄膜を真空蒸着法等によ
り形成し、この薄膜をパターニングしてゲート電極２を
形成する。
続いて、第１図（ロ）に示すように、ＳｉＯ２、ＳｉＮ
ｘ等のゲート絶縁膜３　、　ａ−３ｉからなる膜厚２０
００人の半導体膜４　、　Ｓｉｎ□、ＳｉＮｘ等からな
るパッシベーション膜５及びオーミックコンタクトをと
るために、リン（Ｐ）をａ−３ｉ膜に多量に不純物とし
てドープした膜厚５００＾不純物半導体膜（ｎ”型ａＳ
ｊ膜）６をプラズマＣＶＤ法、低圧ＣＶＤ法等により順
次積層形成する。このとき、パッシベション膜５の膜厚
は後述する工程で溶融させる必要があるため、あまり厚
くすることはできず、また薄すぎるとパッシベーション
膜としての機能を果さなくなるので、膜厚が５０〜１０
００人になるように制御する。
次に第１図（ハ）に示すように、チャンネル領域を構成
する半導体膜を挟んでその両側に薄膜が存在するように
、この積層した薄膜をバターニングして各島領域７が形
成される。
その後、第１区（ニ）・に示すように、ソース並びにド
レイン領域となる位置に、ｎ“型ａ−３ｉ膜６側から高
エネルギービーム１１をす８射する。この高エネルギー
ビーム１１としては、出力５〜２０Ｗ、ビーム径２［］
〜１００　ｕｍ、走査速度５〜２０ｃｍ／秒のアルゴン
レーザ（波長５１４５人）などが用いられる。
而して、ｎ＋型ａ−３ｉ膜６の上部から高エネルギービ
ーム１１をｐ３射すると、ｎ＋型ａ−５ｉ膜６が溶融す
ると共に、パッシベーション膜５を通過して、その下層
に位置する半導体膜４も溶融する。このため、上下から
の熱によりパッシベーション膜５も溶融する。そして、
ｎ１型ａ−５ｉ膜６にドーパントとして混入されていた
Ｐが半導体膜４へ拡散され、且つこの溶融された領域が
徐冷されて、ｎ型の多結晶シリコンからなるコンタクト
領域１２が形成される。このときコンタクト領域１２の
伝導率σｄは１０−３Ω−１ｃ　ｍ　”’　１以上にな
る。
方、ゲート電極２上、即ちチャンネル領域上　０ のパッシベーション膜５には、高エネルギービームの照
射が行われないので、この部分のみパッシベーション膜
５が残る。
然る後、第１図（ホ）に示すように、薄膜上面の全面を
エツチングしてｎ＋型ａ−５ｉ膜６を除去する。このエ
ツチングは、例えば、ＣＦ、ガスを用いたドライエツチ
ングにより行う。このＣＦ、ガスを用いた場合、ａ−３
ｉと多結晶シリコンのエツチングレートは、ａ−３ｉの
方が大きいので薄膜上面全面をエツチングしても、ｎ型
多結晶シリコンからなるコンタクト領域１２よりｎ″″
″型ａｉが早くエツチング除去され、しかも両者の膜厚
もコンタクト領域の方が厚いので、ｎ′″型ａ−３ｉ膜
６が完全に除去されても、コンタクト領域は残存する。
その後、第１図（へ）に示すように、Ａ１等の金属膜８
を蒸着法などにより形成した後、第１図（ト）に示すよ
うに、この金属膜８をエツチングによりパターニングし
てソース電極９およびドレイン電極１０を形成すること
により、逆スタガー型ＴＰＴが得られる。
１ このように、この発明によれば、高エネルギビームを用
いてパッシベーション膜５のパターニング工程と、コン
タクト領域の形成とを同時に行っているため、ホトレジ
スト工程を従来に比して省略することができる。また、
不要なｎ゛型ａ３ｉ膜６を除去する際、従来のようなレ
ジストも不用で且つ電極用金属ち存在しない状態で行え
るため、レジストの硬化、金属電極上にポリマー形成な
どのおそれは全くなくなり、歩留りが向上する。
尚、上述した実施例においては、半導体膜４、ｎ＋型ａ
−３ｉ膜６にａ−５ｉを用いたが、多結晶シリコンで半
導体膜４およびコンタクト用の不純物をドブした不純物
半導体膜を形成しても良い。
この場合、高エネルギービーム照射後のコンタクト領域
１２と不純物半導体膜は双方とも多結晶シリコンで構成
されるためエツチングレートは同一となるが、上述した
ように、コンタクト領域の膜厚は不純物半導体膜に比し
て厚いので、全面エツチングを行うことにより、不要な
不純物半導体膜］　２ を除去しても、コンタクト領域１２は所定位置に残存し
て形成されている。
次に、本発明の第２の発明について第２図に従い説明す
る。第２図は、コプラナー型ＴＰＴを製造する場合の各
工程別に示す断面図である。
まず、第２図（イ）に示すように、ガラス、石英などか
らなる絶縁性透明基板２０を用意し、そしてその基板２
０上に、第２図（ロ）に示すように低圧ＣＶＤ法などに
より、多結晶シリコンからなる半導体膜２１．その半導
体膜２１上にＳｉＯ□、ＳｉＮｘ等のゲート絶縁膜２２
及びオーミックコンタクトをとるために、不純物として
Ｐを多量にドープしたａ−３ｉまたは多結晶シリコンか
らなる不純物半導体膜２３を順次積層形成する。このと
き、半導体膜２１の膜厚は２０００　Ａ、ゲート絶縁膜
２２の膜厚は１００ＯＡ、不純物半導体層２３の膜厚は
５００Ａ程度である。
次に、第２図（ハ）に示すように、チャンネル領域を構
成する半導体膜を両側に挟んで薄膜を残存させ、この積
層した薄膜をパターニングして各島領域２４を形成させ
る。
その後、第２図（ニ）に示すように、チャンネル傾城を
挟んでソース並びにドレイン領域となる位置に、不純物
半導体膜２３側から第１の発明と同様に、高エネルギー
ビーム２５をＦＪ呉射する。
而して、不純物半導体膜２３の上部から高エネルギービ
ーム２５を押射すると、第■の発明と同様に、不純物半
導体膜２３が溶融すると共に、ゲート絶縁膜２２も溶融
し、不純物半導体膜２３中のＰが半導体膜２１に拡散さ
れ、ｎ型の多結晶シリコンからなるコンタクト領域２６
が形成される。このとき、コンタクト領域２６の伝導率
σｄは１０−３Ω−１ｃｍ″１以上となる。そして、チ
ャンネル領域となるゲート絶縁膜２２上には高エネルギ
ービームの声射が行われないので、この部分のみゲート
絶縁膜２２が残る。
然る後、第２図（ホ）に示すように、薄膜全面をＣＦ４
ガスを用いてエツチングして不純物半導体膜２３を除去
する。そして、前述したように、不純物半導体膜２３と
してａ−３ｉを用いた場合には、コンタクト領域２６の
多結晶シリコンよりａ−５ｉのエッチ　３ ４ ングレートが早いので、全面をエツチングしても、この
不純物半導体膜２４が早くエツチングされ、コンタクト
領域２６が残有する。更に、前述したように、不純物半
導体膜２４よりコンタクト領域２６の膜厚が厚いので、
不純物半導体膜２４として多結晶シリコンを用いても、
全面をエツチングすることで不純物半導体膜２４を除去
し、コンタクト領域２６を残存させることができる。
その後、第２図（へ）に示すように、ＡＩ等の金属ＩＩ
！２６を蒸着法などにより形成した後、第２図（ト）に
示すように、この金属膜２６をエツチングによりパター
ニングして、ソース電極２８、ドレイン電極２９、ゲー
ト電極３０が形成され、コブラナ型ＴＦＦが得られる。
このように、この第２の発明によれば、コンタクト領域
を形成するため、ゲート絶縁膜にコンタクト部の穴あけ
を行うホト−ジス１〜工程が不要となり、製造工程が簡
略化される。
尚、上述した第１、第２の発明において、高エネルギー
ビームの照射は上側、即ち不純物半導体５ 腹側から行ったが、レーザ等の波長を適宜選択すれば、
透明基板側から行うことができる。
また、半導体膜としては、基板として高抵抗のシリコン
、サファイア等の単結晶絶縁性基板、スピネル等を用い
ると半導体膜として単結晶シリコンを用いても同様の効
果が得られることは言うまでちない。
（ト）発明の効果 上述したように、本発明によれば、コンタクト用不純物
がドープされた不純物半導体膜に高エネルギー照射を行
うことで、不純物半導体膜より膜厚の厚いコンタクト領
域が形成されるので、薄膜の全面をエツチングすること
により、コンタクト領域を残して不要な不純物半導体膜
が簡単に除去できるため、ホトレジスト工程が省略でき
製造工程が簡略化されると共にレジストが不用になり、
不純物領域除去の際に発生していたレジスト硬化などが
なくなり歩留りが向上する。
【図面の簡単な説明】
第１図は本発明の第１の発明を工程順に示した６ 断面図、第２図は本発明の第２の発明を工程順に示した
断面図、第３図は従来の製造方法を工程順に示した断面
図である。 １．２０・・・透明基板、２．３０・・・ゲート電極、
３．２１・・・ゲート絶縁膜、４．２４・−・半導体膜
、６．２３・・・不純物半導体膜、 １１．２５・・・高エネルギー線、 １２．２６・・・コンタクト領域、９．２８・・−ソー
ス電極、ｌ０１２９・・・ドレイン電極。 　７

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁基板上にゲート電極を設け、このゲート電極
    を覆って前記基板上にゲート絶縁膜を積層し、この絶縁
    膜上に半導体膜が積層され、更にこの半導体膜上にパッ
    シベーション膜を積層形成すると共に、パッシベーショ
    ン膜全面にコンタクト用の不純物がドープされた不純物
    半導体膜を積層した後、ソース及びドレイン領域となる
    位置に高エネルギービームを照射することにより、この
    照射領域の前記パッシベーション膜を溶融して、前記不
    純物がドープされた多結晶コンタクト領域を形成した後
    、前記不純物半導体膜を前記コンタクト領域を残存させ
    てエッチング除去し、その後、残存した前記コンタクト
    領域にソース、ドレイン電極を形成することを特徴とす
    る薄膜トランジスタの製造方法。
  2. （２）絶縁基板上に半導体膜とゲート絶縁膜とコンタク
    ト用の不純物がドープされた不純物半導体膜とを順次積
    層した後、ソース及びドレイン領域となる位置に高エネ
    ルギービームを照射することにより、この照射領域の前
    記絶縁膜を溶融して、前記不純物半導体膜の不純物がド
    ープされた多結晶コンタクト領域を形成すると共に、前
    記不純物半導体膜を前記コンタクト領域を残存させてエ
    ッチング除去した後、残存した前記コンタクト領域にソ
    ース及びドレイン電極を形成することを特徴とする薄膜
    トランジスタの製造方法。
JP2042135A 1990-02-22 1990-02-22 薄膜トランジスタの製造方法 Expired - Fee Related JP2798769B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2042135A JP2798769B2 (ja) 1990-02-22 1990-02-22 薄膜トランジスタの製造方法
US07/658,389 US5183780A (en) 1990-02-22 1991-02-20 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042135A JP2798769B2 (ja) 1990-02-22 1990-02-22 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH03244136A true JPH03244136A (ja) 1991-10-30
JP2798769B2 JP2798769B2 (ja) 1998-09-17

Family

ID=12627501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042135A Expired - Fee Related JP2798769B2 (ja) 1990-02-22 1990-02-22 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5183780A (ja)
JP (1) JP2798769B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277533B2 (ja) * 1992-01-08 2002-04-22 ソニー株式会社 半導体装置の製造方法
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
KR100268007B1 (ko) * 1992-12-22 2000-10-16 구본준 액정표시소자 제조방법
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPH09102591A (ja) * 1995-07-28 1997-04-15 Toshiba Corp 半導体装置及びその製造方法
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JPH1187504A (ja) 1997-09-12 1999-03-30 Toshiba Corp 半導体装置の製造方法及び配線の形成方法
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
US8324015B2 (en) * 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
US8263899B2 (en) 2010-07-01 2012-09-11 Sunpower Corporation High throughput solar cell ablation system
US20200006523A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Channel layer for iii-v metal-oxide-semiconductor field effect transistors (mosfets)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1093822A (en) * 1963-07-18 1967-12-06 Plessey Uk Ltd Improvements in or relating to the manufacture of semiconductor devices
US4234356A (en) * 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
US4400715A (en) * 1980-11-19 1983-08-23 International Business Machines Corporation Thin film semiconductor device and method for manufacture
US4542580A (en) * 1983-02-14 1985-09-24 Prime Computer, Inc. Method of fabricating n-type silicon regions and associated contacts
US4651410A (en) * 1984-12-18 1987-03-24 Semiconductor Division Thomson-Csf Components Corporation Method of fabricating regions of a bipolar microwave integratable transistor
JPS61163635A (ja) * 1985-01-14 1986-07-24 Sharp Corp 半導体不純物添加装置

Also Published As

Publication number Publication date
JP2798769B2 (ja) 1998-09-17
US5183780A (en) 1993-02-02

Similar Documents

Publication Publication Date Title
JPH03244136A (ja) 薄膜トランジスタの製造方法
KR101263726B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JPH0519830B2 (ja)
JPH07118443B2 (ja) 半導体装置の製法
KR20130023021A (ko) 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
JP2814319B2 (ja) 液晶表示装置及びその製造方法
JPH01241862A (ja) 表示装置の製造方法
JPH0563196A (ja) 薄膜半導体装置及びその製造方法並び液晶表示装置
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH1050607A (ja) 半導体装置の製造方法
KR100661104B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JPH06163401A (ja) 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
JP2735177B2 (ja) 薄膜トランジスタ及びその製造方法
KR101599280B1 (ko) 어레이 기판의 제조방법
JP2838155B2 (ja) 薄膜トランジスタの製造方法
JP3279280B2 (ja) 薄膜半導体素子の製造方法
JPH09232584A (ja) 半導体装置の製造方法
EP0955674B1 (en) Fabrication of hybrid polycrystalline and amorphous silicon structures
JPH09260286A (ja) 半導体装置の製造方法
JPH03132041A (ja) 半導体装置の製造方法
JPH0513442A (ja) 半導体基板
JP2000150907A (ja) 半導体装置の作製方法
JPH03284831A (ja) 半導体薄膜の形成方法
JP2500484B2 (ja) 薄膜トランジスタの製法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees