KR100661104B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100661104B1
KR100661104B1 KR1020040056221A KR20040056221A KR100661104B1 KR 100661104 B1 KR100661104 B1 KR 100661104B1 KR 1020040056221 A KR1020040056221 A KR 1020040056221A KR 20040056221 A KR20040056221 A KR 20040056221A KR 100661104 B1 KR100661104 B1 KR 100661104B1
Authority
KR
South Korea
Prior art keywords
film
silicon
oxide film
silicon oxide
silicon film
Prior art date
Application number
KR1020040056221A
Other languages
English (en)
Other versions
KR20050013928A (ko
Inventor
유치다유우스케
테라모토히로시
스가하라카즈유키
타케구치토오루
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20050013928A publication Critical patent/KR20050013928A/ko
Application granted granted Critical
Publication of KR100661104B1 publication Critical patent/KR100661104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

동작특성이 우수하고, 결함준위가 극히 적은 박막 트랜지스터의 제조방법을 제공한다. 절연성 기판(1) 상에, 질화실리콘막(2) 및 산화실리콘막(3)으로 이루어진 언더코트막을 형성하는 스텝과, 언더코트막 상에 비정질의 실리콘막(10)을 형성하는 스텝과, 실리콘막(10) 상에 산화실리콘막(11)으로 이루어진 계면보호막을 형성하는 스텝과, 계면보호막이 형성된 기판에 YAG 레이저를 조사하여, 실리콘막(10)을 레이저 어닐하는 스텝과, 레이저 어닐링후의 실리콘막(4)을 패터닝하는 스텝과, 패터닝후의 기판 상에 산화실리콘막(5)으로 이루어진 게이트 절연막을 형성하는 스텝으로 이루어지고, 언더코트막, 비정질 실리콘막(10) 및 계면보호막이, 진공챔버 내에서 진공상태를 유지하면서 순차적으로 형성된다.
박막 트랜지스터, 액정표시장치, 언더코트막, 계면보호막, 레이저 어닐링, 진공챔버

Description

박막 트랜지스터 및 그 제조방법{THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF}
도 1은, 본 발명의 실시예 1에 따른 저온 폴리실리콘 TFT의 제조 프로세스에 있어서의 요부의 일례를 나타낸 공정도이다.
도 2는 본 발명의 실시예 1에 따른 박막 트랜지스터의 일 구성예를 나타낸 단면도이다.
도 3은 본 발명의 실시예 1에 따른 저온 폴리실리콘 TFT의 제조방법에 있어서의 요부의 일례를 나타낸 흐름도이다.
도 4는 본 발명의 실시예 2에 따른 저온 폴리실리콘 TFT의 제조방법에 있어서의 요부의 일례를 나타낸 흐름도이다.
도 5는 종래의 저온 폴리실리콘 TFT의 구성예를 나타낸 단면도이다.
도 6은 종래에 있어서의 저온 폴리실리콘 TFT의 제조 프로세스의 요부의 예를 나타낸 공정도이다.
도 7은 본 발명의 실시예 3에 따른 저온 폴리실리콘 TFT의 제조 프로세스에 있어서의 요부의 일례를 나타낸 공정도이다.
도 8은 본 발명의 실시예 4에 따른 저온 폴리실리콘 TFT의 제조 프로세스에 있어서 의 요부의 일례를 나타낸 단면도이다.
도 9는 본 발명의 실시예 3에 따른 저온 폴리실리콘 TFT의 제조 프로세스에 있어서의 계면보호막의 막 두께와 다결정 실리콘막의 표면 요철의 관계를 나타낸 도면이다.
도 10은 본 발명의 실시예 5에 따른 저온 폴리실리콘 TFT의 제조 프로세스에 있어서의 계면보호막인 산화실리콘막의 막 두께와 YAG 레이저광의 반사율의 관계를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 절연성 기판 2: 언더코트막(질화실리콘막)
3: 언더코트막(산화실리콘막) 4: 다결정 실리콘막
5: 게이트 절연막(산화실리콘막) 6: 게이트 전극
7: 층간절연막 8: 소스·드레인 전극
9: 패시베이션막 10: 비정질 실리콘막
11: 계면보호막(산화실리콘막) 12: YAG 레이저의 조사광
13: 산화실리콘막 14: 질화실리콘막
본 발명은, 박막 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게 는, 비정질 실리콘을 레이저 어닐링함으로써 얻어지는 다결정 실리콘을 반도체층으로서 사용하는 박막 트랜지스터, 예를 들면, 액정표시장치의 각 화소를 구성하는 박막 트랜지스터의 제조방법의 개량에 관한 것이다.
액티브 매트릭스형으로 불리는 액정표시장치는, 유리 기판 상에 다수의 박막 트랜지스터를 매트릭스 형태로 형성하는 것에 의해 구성된다. 일반적으로, 비정질 실리콘막은, 다결정 실리콘막보다도 저온에서 제조할 수 있기 때문에, 종래의 액정표시장치에서는, 비정질 실리콘막을 반도체층으로 하는 박막 트랜지스터, 소위 아모퍼스 실리콘 TFT(Thin Film Transistor)가 널리 채용되고 있다.
그런데, 비정질 실리콘막에 레이저를 조사하여, 국소적으로 용융 결정화시키는 레이저 어닐링 기술의 개발에 의해, 다결정 실리콘막을 저온에서도 제조할 수 있게 되었다. 이러한 레이저 어닐링으로 얻어진 다결정 실리콘을 반도체층으로 하는 박막 트랜지스터는, 저온 폴리실리콘 TFT로 불리고 있다. 저온 폴리실리콘 TFT는, 액정표시장치를 더욱 더 소형화, 고성능화하는 것이 가능하므로, 최근, 주목받고 있다.
도 5는, 종래의 저온 폴리실리콘 TFT의 구성을 나타낸 단면도이다. 이 저온 폴리실리콘 TFT은, 소위 톱게이트형의 박막 트랜지스터이다. 유리 기판 등의 절연성 기판(1) 상에는, 질화실리콘막(2) 및 산화실리콘막(3)으로 이루어진 2층의 절연막이 언더코트막으로서 형성되고, 이 언더코트막 상에 다결정 실리콘(폴리실리콘)막(4)이 형성되어 있다. 다결정 실리콘막(4)은, 비정질 실리콘(아모퍼스 실리콘)막을 형성한 후, 레이저를 조사하여 다결정화시키는 것에 의해 얻어지는 반도체층으로서, 이 다결정 실리콘막(4) 상에는, 게이트 절연막으로서의 산화실리콘막(5)이 형성되어 있다.
산화실리콘막(5) 상에는, 스퍼터링에 의해 크롬막 등의 도전성의 금속막이 형성되어 있고, 이 도전성 금속막을 사진제판에 의해 패터닝하는 것에 의해, 게이트 전극(6)이 형성된다. 이 게이트 전극(6)은, 반도체층(다결정 실리콘막(4))에 인 등의 불순물을 주입할 때의 마스크로서도 사용된다. 즉, 산화실리콘막(5)을 거쳐, 다결정 실리콘막(4)에 불순물이 이온도핑되고, 그후의 가열처리(어닐)에 의해 주입된 불순물이 활성화되어, 반도체층에 소스·드레인 영역이 형성되어 있다.
게이트 전극(6) 상에는, 플라즈마 CVD(Chemical Vapor Deposition)에 의해 산화실리콘막이 퇴적되어, 층간절연막(7)이 형성되어 있다. 그후, 사진제판에 의한 패터닝에 의해 이 층간절연막(7)에 콘택홀이 형성되고, 스퍼터링에 의해 층간절연막(7) 상에 크롬막 등의 도전성 금속막이 형성된다. 이 도전성 금속막을 패터닝함으로써, 소스 및 드레인 전극(8)이 형성된다. 이들 소스 및 드레인 전극(8) 상에는, 패시베이션막으로서 질화실리콘막(9)이 형성되어 있다.
도 6은, 종래의 저온 폴리실리콘 TFT의 제조 프로세스의 요부의 일례를 나타낸 도면으로, 게이트 절연막으로서의 산화실리콘막(5)이 형성될 때까지의 공정이 표시되어 있다. 우선, 절연성 기판(1) 상에, 질화실리콘막(2), 산화실리콘막(3) 및 비정질 실리콘막(10)이 순차적으로 형성된다(도 6a의 공정). 이들 질화실리콘막(2), 산화실리콘막(3) 및 비정질 실리콘막(10)의 형성은, 진공챔버 내에서 행해지고, 예를 들면, 평행평판형 RF 플라즈마 CVD 장치가 사용된다. 다음에, 비정질 실 리콘막(10) 내부의 수소를 탈기하기 위한 가열처리가 행해지고, 그후에 레이저 조사가 행해진다(도 6b의 공정), 레이저 조사에는, 파장이 자외 영역인 엑시머 레이저가 사용된다. 비정질 실리콘막(10)에 대해 레이저를 조사하는 것에 의해, 비정질 실리콘막(10)이 용융하고, 그후의 자연냉각에 의해 실리콘이 결정화된다. 이러한 레이저 어닐링에 의해, 다결정 실리콘막(4)이 형성된다.
다음에, 다결정 실리콘막(4)을 사진제판에 의해 패터닝하면, 반도체층이 되는 섬 형상의 다결정 실리콘막(4)이 형성된다(도 6c의 공정). 이 섬 형상의 다결정 실리콘막(4)의 형성 후, 플라즈마 CVD에 의해 산화실리콘막(5)이 형성된다(도 6d의 공정).
이와 같은 제조 프로세스에 의해 저온 폴리실리콘 TFT을 제조하는 경우, 비정질 실리콘막(10)을 형성하고 나서, 다결정 실리콘막(4) 상에 게이트 절연막(5)을 형성할 때까지의 사이에, 절연성 기판(1) 상에서 실리콘막 4, 10이 노출된 상태가 된다. 이 때문에, 절연성 기판(1)을 대기중 등의 산소를 포함하는 분위기 중에 내보내면, 실리콘막 4, 10도 대기에 접촉하여, 그것의 표면에 자연산화막이 형성된다. 예를 들면, 게이트 절연막(5)의 형성전에 행해지는 레이저 어닐이나 사진제판 등의 각 공정은 대기중에서 행해지기 때문에, 실리콘막의 표면에 자연산화막이 형성된다.
일반적으로, 비정질 실리콘막(10) 및 다결정 실리콘막(4) 등의 실리콘막은, 화학적으로 활성이고, 대기중에서는 실리콘 원자가 산소 원자와 용이하게 결합하여 실리콘막 표면에 산화막(자연산화막)이 형성된다. 이와 같은 자연산화막은, 실리콘막 표면의 결정 구조에 결함을 생기게 하여, 실리콘막 표면을 거칠게 한다. 박막 트랜지스터의 동작특성은, 다결정 실리콘막(4)과 산화실리콘막(5)의 계면의 상태에 크게 의존하므로, 실리콘막 상에 자연산화막이 형성되는 것에 의해, 박막 트랜지스터의 특성이 열화한다고 하는 문제가 있었다.
특히, 비정질 실리콘막(10)의 표면에 형성된 자연산화막은, 레이저 어닐에 의해 활성화되어, 결정 구조의 결함을 더욱 확대시켜 버린다. 그것에 덧붙여, 비정질 실리콘막(10)은, 다결정 실리콘막(4)에 비해 더욱 더 활성을 갖기 때문에, 레이저 어닐후보다도 레이저 어닐전 쪽이 실리콘막의 표면에 자연산화막이 형성되기 쉽다. 이 때문에, 레이저 어닐전의 비정질 실리콘막(10) 위에 자연산화막이 형성된 경우, 박막 트랜지스터의 동작특성에 미치는 영향이 크다고 하는 문제가 있었다.
또한, 다결정 실리콘막(4)을 사진제판에 의해 섬 형상으로 패터닝하는 공정에서는, 기판이 포토레지스트나 레지스트 박리액에 노출되기 때문에, 다결정 실리콘막(4)의 표면이 오염되어 버린다고 하는 문제가 있었다. 다결정 실리콘막(4)의 표면의 오염으로서는, 예를 들면, 산화막의 형성, 포토레지스트의 잔류, 및 다결정 실리콘막(4)의 표면의 일부가 깎아내어지는 것 등이 생각되지만, 어느쪽의 경우라도, 다결정 실리콘막(4)과 산화실리콘막(5)의 계면의 상태에 악영향을 미쳐, 박막 트랜지스터로서의 동작특성이 열화하여 버린다.
이와 같은 자연산화막에 의한 열화 특성을 방지하는 것을 목적으로 한 저온 폴리실리콘 TFT의 제조방법이 종래부터 제안되어 있다(예를 들면, 특허문헌 1). 특허문헌 1에 기재된 제조방법은, 비정질 실리콘막(10)의 표면에 열산화막을 미리 형성해 두는 것에 의해, 자연산화막의 형성을 방지하고자 하는 것이다. 즉, 대기나 산소 가스 등의 분위기 중에서 기판을 가열처리하는 것에 의해, 레이저 조사전의 실리콘막(10)의 표면에 열산화막을 형성하고 있다.
그런데, 절연성 기판(1)으로서 유리 기판을 사용하는 경우, 열 왜곡 등의 영향을 고려하면, 기판을 600℃ 이상의 고온으로 하는 것은 불가능하여, 600℃ 미만의 온도에서 열산화막을 형성시킬 필요가 있다. 이러한 온도조건 하에서, 유리 기판 상에 열산화막을 형성시키려고 한 경우, 그것의 막 형성 속도는 매우 느려, 원하는 막 두께의 열산화막을 형성하기 위해서는 긴 처리시간이 필요하게 된다고 하는 문제가 있었다. 더구나, 열산화막이 형성되기 전에, 비정질 실리콘막의 표면에 자연산화막이 형성되는 것을 회피하는 것은 불가능하여, 박막 트랜지스터로서의 동작특성이 저하되어 버린다고 생각된다.
[특허문헌 1] 일본국 특개평 11-354441호 공보
전술한 것과 같이, 종래의 박막 트랜지스터에서는, 게이트 절연막이 형성될 때까지의 제조공정에서, 비정질 실리콘막(10), 다결정 실리콘막(4)의 표면에 자연산화막이 형성되기 때문에, 박막 트랜지스터로서의 동작 성능을 열화시키고 있다고 하는 문제가 있었다. 또한, 사진제판공정에서, 다결정 실리콘막 표면이 오염되어, 박막 트랜지스터로서의 동작성능을 열화시키고 있다고 하는 문제가 있었다.
본 발명은, 상기 사정을 감안하여 행해진 것으로, 동작특성이 우수한 박막 트랜지스터 및 그 제조방법을 제공하는 것을 목적으로 한다. 특히, 결함준위가 적고, 다결정 실리콘막의 게이트측의 계면 상태가 양호한 박막 트랜지스터 및 그 제조방법을 제공하는 것을 목적으로 한다. 또한, 동작특성이 우수한 박막 트랜지스터를 염가로 제조하는 것을 목적으로 한다.
또한, 다결정 실리콘막의 게이트측 계면에 자연산화막을 갖지 않는 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다. 또한, 사지제판처리에서 다결정 실리콘막 표면이 오염되는 것을 억제한 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 박막 트랜지스터의 제조방법은, 기판 상에 비정질의 실리콘막을 형성하는 실리콘막 형성스텝과, 상기 실리콘막 상에 계면보호막을 형성하는 계면보호막 형성스텝과, 상기 계면보호막이 형성된 기판에 레이저를 조사하여, 상기 실리콘막을 어닐링하는 레이저 어닐링스텝과, 레이저 어닐링후의 기판 상에 게이트 절연막을 형성하는 게이트 절연막 형성스텝을 구비하고, 상기 실리콘막 및 계면보호막이 진공상태를 유지하면서 순차적으로 형성되도록 구성된다.
이와 같은 구성에 따르면, 비정질 실리콘막의 형성에서부터 계면보호막의 형성까지가 진공상태를 유지하면서 행해지므로, 대기 등의 산소를 포함하는 분위기 가스에 비정질 실리콘막이 노출되지 않으면서, 비정질 실리콘막 상에 계면보호막을 형성할 수 있다. 따라서, 실리콘막의 게이트측 계면에 자연산화막이 형성되는 것을 방지하고, 또한, 대폭적으로 억제할 수 있다. 특히, 레이저 어닐전에 계면보호막을 형성하는 것에 의해, 레이저 어닐시에, 진공상태를 유지할 필요가 없기 때문에, 박막 트랜지스터를 염가로 제조할 수 있다. 또한, 진공상태를 유지하면서, 비정질 실리콘막의 형성에 이어서 계면보호막을 형성함으로써, 스루풋을 현저하게 저하시키지 않고, 박막 트랜지스터를 염가로 제조할 수 있다. 예를 들면, 비정질 실리콘막 및 계면보호막을 동일한 진공챔버 내에서 형성할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 기판 상에 비정질의 실리콘막을 형성하는 실리콘막 형성스텝과, 상기 실리콘막 상에 계면보호막을 형성하는 계면보호막 형성스텝과, 상기 기판에 레이저를 조사하여, 상기 실리콘막을 어닐링하는 레이저 어닐스텝과, 레이저 어닐링후의 실리콘막을 패터닝하는 사진제판스텝과, 패터닝후의 기판 상에 게이트 절연막을 형성하는 게이트 절연막 형성스텝을 구비하고, 상기 실리콘막 및 계면보호막이 진공상태를 유지하면서 순차적으로 형성되도록 구성된다.
이와 같은 구성에 따르면, 비정질 실리콘막의 형성에서부터 계면보호막의 형성까지가 진공상태를 유지하면서 행해지므로, 대기 등의 산소를 포함하는 분위기 가스에 실리콘막이 노출되는 일이 없이 실리콘막 상에 계면보호막을 형성할 수 있다. 따라서, 실리콘막 표면에 자연산화막이 형성되는 것을 방지하고, 또한, 대폭적으로 억제할 수 있다. 특히, 패터닝전에 계면보호막을 형성함으로써, 패터닝시에, 진공상태로 유지할 필요가 없으므로, 박막 트랜지스터를 염가로 제조할 수 있다, 이때, 레이저 어닐전에 계면보호막을 형성하는 쪽이 더욱 더 바람직하지만, 레이저 어닐후에 계면보호막을 형성하여도 일정한 효과를 얻을 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 레이저 어닐스텝이, 계면보호막이 형성된 패터닝전의 기판에 레이저를 조사하는 스텝으로 이루어진다. 레이저 어닐전에 계면보호막을 형성함으로써, 레이저 어닐시에, 진공상태로 유지할 필요가 없으므로, 박막 트랜지스터를 염가로 제조할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 계면보호막 형성스텝이, 플라즈마 CVD에 의해 절연성의 계면보호막을 형성하는 스텝으로 이루어진다. 계면보호막을 플라즈마 CVD에 의해 형성하면, 절연성 기판에 대해 가열처리를 행하는 일 없이, 효율적으로 계면보호막을 형성할 수 있다. 특히, 유리 기판에 대해 저온하에서 열산화막을 형성하는 경우에 비해, 막형성 속도가 빠르게, 원하는 막두께로 이루어지는 계면보호막을 용이하게 형성할 수 있다. 또한, 저온 열산화막보다도 치밀한 막을 형성할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 기판 상에 언더코트막을 형성하는 언더코트막 형성스텝을 구비하고, 상기 실리콘막 형성스텝이, 상기 언더코트막 상에 비정질의 실리콘막을 형성하는 스텝으로 이루어지며, 상기 언더코트막, 실리콘막 및 계면보호막이 진공챔버 내에서 진공상태를 유지하면서 순차적으로 형성된다. 이러한 구성에 따르면, 언더코트막의 형성에서부터 계면보호막의 형성까지가 진공상태를 유지하면서 행해지므로, 언더코트막 및 실리콘막의 계면에 자연산화막이 형성되는 것도 방지할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 계면보호막 형성스텝이, 계면보호막으로서, 게이트 절연막과 동일한 조성으로 이루어지는 절연막, 바람직하게는, 산화실리콘막을 상기 비정질 실리콘막 상에 형성하는 스텝으로 이루어진다. 이러한 구성에 의해, 박막 트랜지스터로서의 동작특성을 향상시킬 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 레이저 어닐스텝이, 실리콘막이 형성된 기판에 YAG 레이저를 조사하고, 그 조사영역을 기판면에 평행하게 스캔시키는 스텝으로 이루어진다. 투과성이 높고, 비정질 실리콘막을 선택적으로 어닐링할 수 있는 파장을 갖는 YAG 레이저를 조사함으로써, 계면보호막이 형성된 후의 비정질 실리콘막에 대해, 계면보호막에서 현저하게 에너지가 흡수되는 일 없이 어닐링할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 게이트 절연막의 형성전에 상기 계면보호막을 제거하는 보호막 제거스텝을 구비하여 구성된다. 이러한 구성에 의해, 계면보호막의 표면에 형성된 자연산화막을 계면보호막과 동시에 제거할 수 있다. 이 때문에, 계면보호막의 표면에 형성된 자연산화막을, 박막 트랜지스터의 다결정 실리콘막 및 게이트 절연막 사이에 잔존하지 않고, 그것의 동작특성을 향상시킬 수 있다. 이때, 계면보호막의 제거를 게이트 절연막의 형성 직전에 행하여, 다결정 실리콘막의 표면이 산소를 포함하는 분위기 가스에 노출되는 시간을 짧게 하는 것이 바람직하다. 단, 다결정 실리콘막은, 비정질 실리콘막에 비해 자연산화막이 형성되기 어려워, 더욱 더 이른 시기에 제거하더 라도 일정한 효과를 얻을 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법은, 상기 구성에 덧붙여, 상기 보호막 제거스텝이, 패터닝후에 계면보호막을 제거하는 스텝으로 이루어진다. 패터닝후의 계면보호막을 제거함으로써, 사진제판시에, 실리콘막 표면이 포토레지스트나 레지스트 박리액에 노출되는 것을 방지할 수 있어, 박막 트랜지스터의 동작특성을 향상시킬 수 있다.
또한, 본 발명에 따른 박막 트랜지스터는, 기판 상의 비정질 실리콘막에 YAG 레이저를 조사하여 얻어지는 다결정 실리콘막과, 상기 실리콘막과의 계면에 자연산화막을 형성시키지 않고 형성된 계면보호막과, 상기 계면보호막 상에 형성된 게이트 절연막을 구비하여 구성된다. 실리콘막과 계면보호막의 계면에 자연산화막이 형성되지 않도록, 실리콘막 상에 계면보호막을 형성함으로써, 박막 트랜지스터의 동작특성을 향상시킬 수 있다.
[실시예]
실시예 1
도 1a∼도 1d는, 본 발명의 실시예 1에 따른 저온 폴리실리콘 TFT의 제조방법에 관해, 그것의 요부의 일례를 나타낸 도면으로, 게이트 절연막(5)이 형성될 때까지의 각 공정이 도시되어 있다.
절연성 기판(1)은, 유리 기판 등의 절연성을 갖는 투명기판으로, 이 절연성 기판(1) 상에 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실 리콘막(11)이 순차적으로 형성된다(도 1a의 공정). 비정질 실리콘막(10)은, 후술하는 레이저 조사에 의해 다결정화되고, 이온도핑에 의해서 활성 반도체층이 되는 아모퍼스 형태의 실리콘막이다. 질화실리콘막(2) 및 산화실리콘막(3)은, 모두 반도체층의 특성을 안정화시키기 위한 절연성의 언더코트막이다. 산화실리콘막(11)은, 제조공정 중, 비정질 실리콘막(10)이 노출된 상태가 되는 것을 방지하여, 그것의 게이트측의 계면을 보호하는 절연성의 계면보호막이다.
이들 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)은, 모두 CVD 장치에 의해 형성된다. 더구나, 이들 모든 층이 CVD 장치의 진공챔버 내에서 연속하여 형성된다. 요컨대, 진공챔버 내에서 기판이 반출되는 일 없이, 진공상태를 유지하면서 질화실리콘막(2)의 형성에서부터 산화실리콘막(11)의 형성까지의 처리가 행하여진다. 따라서, 비정질 실리콘막(10)은, 대기에 접촉하는 일 없이 산화실리콘막(11)으로 덮여, 결정구조의 결함의 원인이 되는 자연산화막이 비정질 실리콘막(10)의 표면에 형성되는 것을 방지하고 있다.
질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)의 형성에는, 평행평판형 RF 플라즈마 CVD 장치가 사용된다. 산화실리콘막(11)을 플라즈마 CVD에 의해 형성하면, 절연성 기판(1)을 가열처리하는 일 없이 계면보호막을 형성할 수 있다. 따라서, 가열처리에 의해서 비정질 실리콘막(10)의 표면에 산화막(열산화막)을 형성하는 경우에 비해, 열왜곡의 영향을 받는 일 없이, 계면보호막을 형성할 수 있다.
또한, 플라즈마 CVD에 의해서 형성되는 산화실리콘막(11)은, 열산화막에 비 해 충분한 막두께를 확보하는 것이 용이하다. 절연성 기판(1)이 유리로 이루어지고, 그것의 열왜곡을 고려하여 600℃ 미만의 온도조건하에서 열산화막을 형성하고자 하는 경우, 그것의 막형성 속도는 매우 느려, 스루풋을 확보하면서 충분한 막두께를 확보하는 것이 곤란하게 된다. 예를 들면, 특허문헌 1에서는 5 nm 이하의 열산화막이 형성되어 있지만, 이 막두께를 더욱 두껍게 하는 것은 용이하지 않다. 이것에 대해, 플라즈마 CVD를 사용한 경우에는, 막두께가 수십 nm인 산화실리콘막을 용이하게 형성할 수 있다. 따라서, 산화실리콘막(11)을 플라즈마 CVD에 의해 형성하여, 그것의 막두께를 10 nm 정도로 하면, 비정질 실리콘막을 효과적으로 보호할 수 있다.
이 보호 효과를 높이기 위해서는, 플라즈마 CVD에 의해서 형성되는 산화실리콘막의 막두께는 두꺼운 쪽이 좋으며, 자연산화막의 상한값으로 생각되는 5 nm보다 두꺼운 것이 바람직하다. 또한, 산화실리콘막(11)과 비정질 실리콘막(10)의 패터닝을 행할 때에는, 양쪽의 막에 관해서 동시에 에칭을 행하게 되기 때문에, 패턴을 양호하게 가공하기 위해서는, 상기 막두께는 10 nm 이하인 것이 바람직하다.
더구나, 이러한 저온하에서 형성된 열산화막은 조악한 데 대해, 플라즈마 CVD에 의해서 형성되는 산화실리콘막(11)은 더욱 치밀한 막이 되어, 실리콘막(11)의 계면을 거칠게 하는 일 없이, 계면을 효과적으로 보호할 수 있다.
다음에, 산화실리콘막(11)이 형성된 기판에 대해 레이저가 조사되어, 비정질 실리콘막(10)을 다결정화하여 다결정 실리콘막(4)이 얻어진다(도 1b의 공정). 레이저 조사시에 있어서의 자연산화막의 형성을 방지하고자 하는 경우, 절연성 기판(1) 을 진공상태로 유지하면서, 레이저 조사를 행하는 것이 생각된다. 이 경우, 레이저 조사장치가 고가로 되어, 제조비용을 상승시킨다고 생각된다. 이것에 대해, 레이저 조사전에, 산화실리콘막(11)을 비정질 실리콘막(10) 위에 형성해 두면, 레이저 조사를 대기중 등의 산소를 포함하는 분위기 중에서 행하더라도 자연산화막이 형성되는 일은 없다. 또한, 레이저 조사시의 비정질 실리콘막(10)이 산화실리콘막(11)으로 덮어져 있기 때문에, 종래의 자연냉각에 비해, 용융 실리콘의 냉각속도가 억제된다. 이 때문에, 실리콘의 결정성장이 개선되어, 더욱 더 입경이 큰 다결정 실리콘막(4)을 얻을 수 있다.
또한, 본 실시예에서는, 레이저 조사가 행해질 때까지의 사이, 비정질 실리콘막(10)이 대기 등의 산소를 포함하는 분위기 가스에 일체 노출되어 있지 않기 때문에, 그 표면에 자연산화막이 전혀 형성되어 있지 않다. 이 때문에, 레이저 어닐링에 의해 활성화되는 결함이 극히 적어, 양질의 다결정 실리콘막(4)이 얻어진다.
레이저 조사에는, 파장이 적외 영역인 YAG(이트륨·알루미늄·가넷) 레이저가 사용된다. 예를 들면, 기본파의 파장이 1064 nm인 레이저의 2차 고조파(파장 532 nm) 성분이 사용된다. 이 YAG 레이저는, 고체 레이저의 일종으로, 투과성이 높고, 비정질 실리콘막(10)의 레이저 어닐(용융 결정화)에 알맞은 파장을 갖는다. 이 때문에, 레이저 조사시에, 비정질 실리콘막(10) 상에 산화실리콘막(11)이 형성되어 있더라도, 산화실리콘막(11)에서 에너지를 거의 흡수하는 일 없이, 산화실리콘막(11)을 통해 비정질 실리콘막(10)만을 효과적으로 가열용융할 수 있다.
또한, YAG 레이저에서는, 레이저의 조사방향에 대해 대략 균일하게 가열할 수 있으므로, 조사방향에 수직한 방향, 즉, 기판면에 평행한 방향으로 결정을 성장시킬 수 있다. 따라서, 기판면에 평행한 방향으로 YAG 레이저의 조사광(12)을 스캔시키면, 비정질 실리콘막(10)이 순차적으로 용융되고, 그후의 자연냉각에 의해 다결정 실리콘막(4)을 순차로 형성하여, 그 조사영역을 기판면의 전체면으로 이동시키는 것에 의해, 비정질 실리콘막(10)의 전체면을 다결정화할 수 있다.
다음에, 산화실리콘막(11)이 형성된 다결정 실리콘막(4)을 사진제판에 의해 패터닝하면, 반도체층이 되는 섬 형상의 다결정 실리콘막(4)이 형성된다(도 1c의 공정). 이 섬 형상의 다결정 실리콘막(4)의 형성후, BHF(Buffered Hydrogen Fluoride) 등의 약제에 의해 기판 표면이 세정된다. 그후, 플라즈마 CVD에 의해 게이트 절연막으로서의 산화실리콘막(5)이 형성된다(도 1d의 공정)
패터닝시에, 산화실리콘막(11)이 비정질 실리콘막(10) 상에 형성되어 있기 때문에, 사진제판시에, 실리콘막 표면이 포토레지스트나 레지스트 박리액에 노출되지 않고, 또한, 실리콘막의 표면에 자연산화막이 형성되지 않는다.
이때, 도 1d에서 알 수 있는 것과 같이, 다결정 실리콘막(4)의 위쪽에는, 산화실리콘막(11)과 산화실리콘막(5)이 존재하지만, 다결정 실리콘막(4)이 없는 개소에 있어서는, 산화실리콘막(5)밖에 없기 때문에, 형성되는 산화실리콘의 막두께가, 산화실리콘막(11)의 막두께분만큼 얇은 구조가 된다. 이 구조는, 층간절연막(7)을 적층한 도 2에 있어서도 동일하다.
도 2는, 본 발명의 실시예 1에 의한 박막 트랜지스터의 일 구성예를 나타낸 단면도이다. 이 박막 트랜지스터는, 도 1에 나타낸 제조 프로세스에 의해 게이트 절연막(5)까지의 각 층이 형성된 후, 다시 종래의 박막 트랜지스터와 동일한 제조 프로세스에 의해, 게이트 전극(6), 층간절연막(7), 소스 및 드레인 전극(8), 패시베이션막(9)이 형성된 것이다.
이 박막 트랜지스터는, 다결정 실리콘막(4) 및 게이트 전극(6) 사이에, 산화실리콘막 11 및 5가 존재하고, 이들 2층의 산화실리콘막 11 및 5가, 게이트 절연막으로서 기능하게 된다. 이러한 게이트 절연막의 1개인 산화실리콘막(11)의 표면은, 제조공정에서 대기에 노출되어, 그것의 표면에 자연산화막이 형성되어, 결정구조에 결함이 생기고 있다고 생각된다. 또한, 사진제판공정에서 표면이 오염되고 있다고 생각된다. 그렇지만, 일반적으로, 게이트 절연막 중에서 결정구조의 결함(벌크 결함)은, 실리콘막과의 계면에 있어서의 결함만큼, 박막 트랜지스터의 특성에 큰 영향은 미치지 않는다. 이 때문에, 비정질 실리콘막(10) 상에 산화실리콘막(11)을 형성함으로써, 박막 트랜지스터의 특성을 향상시킬 수 있다.
도 3의 스텝 S101∼S107은, 본 발명의 실시예 1에 따른 저온 폴리실리콘 TFT의 제조방법에 있어서의 요부의 일례를 나타낸 흐름도이다. 우선, 절연성 기판(1) 상에 언더코트막으로서 질화실리콘막(2) 및 산화실리콘막(3)을 플라즈마 CVD에 의해 순차적으로 형성한다(스텝 S101). 다음에, 이 언더코트막 상에 비정질 실리콘막(10)을 플라즈마 CVD에 의해 형성한다(스텝 S102). 더구나, 비정질 실리콘막(10) 상에 계면보호막으로서의 산화실리콘막(11)을 플라즈마 CVD에 의해 형성한다(스텝 S103).
이들 각 층의 형성은, 동일한 진공챔버 내를 진공상태로 유지한 채로 순차적 으로 행해지고 있어, 도중에서 기판이 대기 등에 노출되는 일은 없다. 적어도, 비정질 실리콘막(10)이 형성되고 나서 계면보호막이 형성될 때까지는 기판이 대기 등에 노출되지 않아, 비정질 실리콘막(10)의 게이트측 표면에 자연산화막은 형성되지 않는다. 비정질 실리콘막(10)의 탈수소 처리는, 계면보호막(11)이 형성된 후, 기판을 가열처리함으로써 행해진다.
다음에, 탈수소 처리후의 기판에 YAG 레이저를 조사함으로써, 비정질 실리콘막(10)을 레이저 어닐하여, 비정질 실리콘막(10)을 결정화한다(스텝 S104). 기판면 내에서의 소정의 조사영역을 전부 스캔하면, 레이저 조사를 종료한다(스텝 S105).
그후, 레이저 어닐링에 의해 결정화된 다결정 실리콘막(4)을 사진제판에 의해 패터닝한다(스텝 S106). 이때, 패터닝전에 계면보호막이 이미 형성되어 있어, 패터닝시에, 비정질 실리콘막(10)의 게이트측 표면은 포토레지스트나 레지스트 박리액에 의해 오염되지 않는다. 패터닝된 기판은, BHF 등에 의해 세정된 후, 플라즈마 CVD에 의해 게이트 절연막으로서의 산화실리콘막(5)이 형성된다(스텝 S107).
본 실시예에 따르면, 진공상태를 유지하면서 비정질 실리콘막(10)의 형성에서부터 산화실리콘막(11)의 형성까지가 행해지기 때문에, 비정질 실리콘막(10)의 표면에 자연산화막이 형성되는 것을 방지할 수 있다. 또한, 레이저 어닐링시나 사진제판시에도 산화실리콘막(11)에 의해서 자연산화막이 형성되는 것을 방지하고 있다. 이 때문에, 다결정 실리콘막(4)과 산화실리콘막(11) 사이에 자연산화막이 존재하지 않는 저온 폴리실리콘 TFT를 얻을 수 있다. 요컨대, 결함준위가 매우 낮고, 동작특성이 우수한 박막 트랜지스터를 얻을 수 있다.
또한, 산화실리콘막(11)에 의해 다결정 실리콘막(4)의 표면이 포토레지스트나 레지스트 박리액에 노출되는 것을 방지하여, 사진제판에 있어서 다결정 실리콘막(4)의 표면이 오염되는 것을 방지할 수 있다. 따라서, 박막 트랜지스터로서의 동작특성의 열화를 억제할 수 있다.
또한, 플라즈마 CVD에 의해서 비정질 실리콘막(10) 상에 산화실리콘막(11)을 형성함으로써, 유리 기판 상에 저온에서 열산화막을 형성시키는 경우에 비해, 막형성 속도가 빨라, 원하는 막두께(예를 들면 10 nm 이상의 막두께)로 이루어진 산화실리콘막(11)을 용이하게 형성할 수 있다. 더구나, 저온에서 형성된 열산화막보다도 치밀한 막을 형성하여, 비정질 실리콘막(10)의 표면을 효과적으로 보호할 수 있다.
이때, 본 실시예에서는, 레이저 조사전에 계면보호막으로서의 산화실리콘막(11)이 형성되는 경우의 예에 관해 설명하였지만, 본 발명은 이러한 경우에 한정되지 않는다. 예를 들면, 레이저 조사후의 다결정 실리콘막(4) 상에 산화실리콘막(11)을 형성하여도 된다. 이 경우, YAG 레이저 대신에, 예를 들면, 파장이 자외 영역인 XeCl 엑시머 레이저를 사용할 수도 있다. 또한, 레이저 어닐링을 포함해서, 비정질 실리콘막(10)의 형성에서부터 산화실리콘막(11) 형성까지 진공상태를 유지하면서 행해지면, 실리콘막 표면에서의 자연산화막의 형성을 방지할 수 있기 때문에 더욱 바람직하다. 결국, 진공챔버 내에서 기판을 반출하는 일 없이, 레이저 조사를 행하면, 다결정 실리콘막(4)의 표면에 자연산화막이 형성되는 것을 방지할 수 있기 때문에 바람직하다.
또한, 본 실시예에서는, 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)의 각 층이, 동일한 진공챔버 내에서 연속하여 형성되는 경우의 예에 관해 설명하였지만, 본 발명은 이러한 경우에 한정되지 않는다. 예를 들면, 질화실리콘막(2)이 형성되고 나서, 산화실리콘막(11)이 형성될 때까지의 사이에, 기판이 진공상태로 유지되면, 다른 진공챔버에서 각 층을 형성하여도 된다.
또한, 본 실시예에서는, 게이트 절연막이나 배선 등의 피복성(커버리지)을 양호하게 하기 위해 산화실리콘막(11)이 형성된 다결정 실리콘막(4)을 패터닝할 때에, 산화실리콘막(11) 및 다결정 실리콘막(4)의 패턴 엣지부가 테이퍼 형상이 되도록 가공하여도 된다. 이 경우에도, 동일한 효과가 얻어지고, 더불어, 배선의 단락이나 단선을 저감할 수 있다.
실시예 2
실시예 1에서는, 계면보호막으로서의 산화실리콘막(11)을 잔존시키는 박막 트랜지스터의 제조방법에 관해 설명하였다. 이 제조방법에서는, 게이트 절연막으로서의 산화실리콘막(5)이 형성될 때까지, 산화실리콘막(11)의 표면에 자연산화막이 형성되어, 결함준위도가 증가하고 있다고 생각된다. 이러한 산화실리콘막(11)을 박막 트랜지스터의 다결정 실리콘막(4) 및 게이트전극(6) 사이에 잔존시키고 있다. 이것에 대해, 본 실시예에서는, 사진제판에 의한 패터닝후에 산화실리콘막(11)을 제거함으로써, 박막 트랜지스터로서의 동작특성을 더욱 향상시키고 있다.
도 4의 스텝 S201∼S208은, 본 발명의 실시예 2에 따른 저온 폴리실리콘 TFT의 제조방법에 있어서의 요부의 일례를 나타낸 흐름도이다. 스텝 S201로부터 스텝 S206까지는, 도 3의 스텝 S101에서 스텝 S106까지의 처리순서와 동일하다. 사진제판에 의해 다결정 실리콘막(4)이 패터닝되면, BHF 등의 약액에 의한 기판면의 세정이 행해진다. 세정시에, 산화실리콘막(11)의 표면의 일부가 BHF 등의 약액에 의하거나, 또는, 드라이에칭 등에 의해 제거된다(스텝 S207). 이때, 산화실리콘막(11)의 전부가 제거되어도 된다. 산화실리콘막(11)의 제거후, 게이트 절연막으로서의 산화실리콘막(5)이 형성된다(스텝 S208).
산화실리콘막(11)이 실리콘막 상에 형성된 기판은, 게이트 절연막으로서의 산화실리콘막(5)을 형성할 때까지 대기에 노출되어, 산화실리콘막(11)의 표면에 자연산화막이 형성되고, 산화실리콘막(11)의 표면에서의 결정구조의 결함이 된다고 생각된다. 따라서, 이러한 산화실리콘막(11)을 제거함으로써, 박막 트랜지스터로서의 동작특성을 더욱 더 향상시킬 수 있다. 특히, 다결정 실리콘막(4)을 패터닝하는 사진제판후에 산화실리콘막(11)이 제거되기 때문에, 다결정 실리콘막(4)의 표면이 사진제판시에 포토레지스트나 레지스트 박리액에 노출되는 것을 방지할 수 있다.
실시예 3
도 7은 본 발명의 실시예 3에 따른 저온 폴리실리콘 TFT의 제조방법에 관해서, 그것의 요부의 일례를 나타낸 도면으로, 도 1에 나타낸 실시예 1과 동일하게 게이트 절연막(5)이 형성될 때까지의 각 공정이 도시되어 있다.
절연성 기판(1)은, 유리 기판 등의 절연성을 갖는 투명기판으로, 이 절연성 기판(1) 상에 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)이 순차적으로 형성된다(도 7a의 공정). 비정질 실리콘막(10)은, 레이저 조사에 의해 다결정화되고, 이온도핑에 의해서 활성 반도체층이 되는 아모퍼스 형태의 실리콘막이다. 질화실리콘막(2) 및 산화실리콘막(3)은, 모두 반도체층의 특성을 안정화시키기 위한 절연성의 언더코트막이다. 산화실리콘막(11)은, 제조공정중, 비정질 실리콘막(10)이 노출된 상태로 되는 것을 방지하고, 그것의 게이트측의 계면을 보호하는 절연성의 계면보호막이다.
이들 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)은 실시예 1의 경우와 마찬가지로, 모두 CVD 장치에 의해 형성된다. 더구나, 이들 모든 층이 CVD 장치의 진공챔버 내에서 연속하여 형성된다. 요컨대, 진공챔버 내에서 기판이 반출되는 일 없이, 진공상태를 유지하면서 질화실리콘막(2)의 형성에서부터 산화실리콘막(11)의 형성까지의 처리가 행해진다. 따라서, 비정질 실리콘막(10)은, 대기에 노출되는 일 없이 산화실리콘막(11)에 덮여, 결정구조의 결함의 원인이 되는 자연산화막이 비정질 실리콘막(10)의 표면에 형성되는 것을 방지하고 있다.
여기서, 산화실리콘막(11)의 막두께는 100 nm이다. 또한, 비정질 실리콘막(10)의 막두께는 70 nm이다.
다음에, 산화실리콘막(11)이 형성된 기판에 대해 YAG 레이저가 조사되어, 비정질 실리콘막(10)을 다결정화하여 다결정 실리콘막(4)이 얻어진다(도 7b의 공정). 레이저 조사시의 비정질 실리콘막(10)이 산화실리콘막(11)으로 덮어져 있기 때문에, 종래의 자연냉각에 비해, 용융 실리콘의 냉각속도가 억제된다. 이 때문에, 실리콘의 결정성장이 개선되어, 더욱 입경이 큰 다결정 실리콘막(4)을 얻을 수 있다.
또한, 본 실시예에서는, 레이저 조사가 행해질 때까지의 사이, 비정질 실리콘막(10)이 대기 등의 산소를 포함하는 분위기 가스에 일체 노출되어 있지 않기 때문에, 그 표면에 자연산화막이 전혀 형성되고 있지 않다. 이 때문에, 레이저 어닐에 의해 활성화되는 결함이 매우 적어, 양질의 다결정 실리콘막(4)이 얻어진다.
또한, YAG 레이저에서는, 레이저의 조사방향에 관해서 대략 균일하게 가열할 수 있으므로, 조사방향에 수직한 방향, 즉, 기판면에 평행한 방향으로 결정을 성장시킬 수 있다. 따라서, 기판면에 평행한 방향으로 YAG 레이저의 조사광(12)을 스캔시키면, 비정질 실리콘막(10)이 순차적으로 용융되고, 그후의 자연냉각에 의해서 다결정 실리콘막(4)을 순차적으로 형성하여, 그것의 조사영역을 기판면의 전체면으로 이동시킴으로써, 비정질 실리콘막(10)의 전체면을 다결정화할 수 있다.
더구나, 산화실리콘막(11)의 막두께를 100 nm로 두껍게 설치하였기 때문에 레이저 어닐링후의 다결정 실리콘막(4)의 표면 요철을 억제할 수 있다. 레이저 조사시에 용융된 실리콘이 고화할 때에, 고화된 실리콘은 체적팽창을 일으킨다. 즉, 고체 실리콘의 밀도는 액체 실리콘의 밀도보다 작다. 1회의 펄스 레이저 광조사로 용융된 실리콘의 고화는 레이저 광강도의 흔들림 등에 의해 균일하게 발생하지 않는다. 이 때문에, 산화실리콘막(11)을 설치하지 않고 레이저광을 조사하는 종래예의 경우, 마지막으로 고화된 부분의 실리콘막(4)은 전술한 체적팽창에 의해 먼저 고화된 부분보다 막두께가 두껍게 된다. 즉, 다결정 실리콘막(4)의 표면 요철이 발생하게 된다. 산화실리콘막(11)은, 이 용융 실리콘이 고화할 때의 체적팽창에 의한 표면 요철을 물리적으로 억제하는 효과가 있다.
그런데, 산화실리콘막(11)의 유리연화점(점성율이 108/Pa·s 이하가 되는 온도)은 약 1180℃로 실리콘의 융점 약 1420℃에 비해 낮다. 이것은 용융된 비정질 실리콘막(10)이 용융하여 고화할 때, 산화실리콘막(11)은 부드럽게 되고 있다는 것을 의미한다. 이 때문에, 산화실리콘막(11)의 막두께가 얇으면 다결정 실리콘막(4)의 표면 요철을 억제하는 효과가 작아진다. 따라서, 다결정 실리콘막(4)의 표면 요철을 억제하기 위해서는 산화실리콘막(11)의 막두께는 두꺼운 쪽이 더욱 더 효과적이다. 더구나, 표면 요철의 볼록부에 있어서의 전계집중이나 게이트 절연막(5)의 피복 불량에 의해 야기되는 내압 저하를 억제하기 위해, 표면 요철을 저감한다는 관점에서도, 산화실리콘막(11)의 막두께는 두꺼운 쪽이 더욱 더 효과적이다.
도 9는 비정질 실리콘막(10) 상의 산화실리콘막(11)의 막두께와, 레이저 조사후의 다결정 실리콘막(4)의 표면 요철의 관계를 나타낸 것이다. 여기서의 표면 요철은, 산화실리콘막(11)을 제거하고, 다결정 실리콘막(4)의 표면을 선단 지름 0.1×2.5 ㎛m의 접촉침을 사용하여 접촉침식 표면측정기(장치명은 TalyStep)에 의해 스캔 길이 100 ㎛로 측정하였을 때에 얻어지는 요철의 피크의 최고에서 3번째와 최저에서 3번째의 차이를 판독한 값이다. 도 9에서, 산화실리콘막(11)이 없는 경우(산화실리콘막(11)의 막두께가 0인 경우), 다결정 실리콘막(4)의 표면 요철은 55 nm인 것에 대해, 산화실리콘막 두께 4nm에서 40nm, 산화실리콘막 두께 10 nm에서 14 nm로 되어, 산화실리콘 막두께가 두꺼워짐에 따라서 표면 요철은 감소한다. 따라서, 다결정 실리콘막(4)의 표면 요철을 억제하기 위해서는 산화실리콘막(11)의 막두께는 4 nm 이상인 것이 바람직하고, 더욱 바람직하게는 10 nmn 이상인 것이 바람직하다.
또한, 산화실리콘막(11)의 막두께가 200 nm 이상이 되면, 막의 막형성이나 제거에 시간이 걸려 비용상승을 초래하기 때문에 바람직하지 않다. 따라서, 산화실리콘막(11)의 막두께는 4 nm 이상 200 nm 이하의 범위로 설정하는 것이 필요하다. 더욱 바람직하게는 10 nm 이상 200 nm 이하의 범위가 바람직하다.
또한, 실시예 1, 2, 3에서는 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)이, 모두 CVD 장치의 진공챔버 내에서 연속하여 형성된다. 이 때문에, 비정질 실리콘막(10) 상에 얼룩이 발생하지 않는다. 이 얼룩의 발생에 관해 조사하였다.
종래의 방법에서는 비정질 실리콘막(10)을 퇴적한 후, 레이저광 조사를 행하여 비정질 실리콘막(10)을 용융, 고화시켜 다결정 실리콘막(4)을 형성한다. 비정질 실리콘막(4)을 퇴적후, 레이저광 조사전까지의 시간에 비정질 실리콘막(10)에 부착된 불순물이나 자연산화막을 제거하기 위해, 레이저광 조사의 직전에 황산이나 BHF(Buffered Hydrogen Fluoride)의 약제에 의해 기판 표면을 세정하는 것이 행해진다. 이 세정의 마지막에, 기판 표면에 잔류한 황산이나 BHF를 제거하기 위해 순수로의 세정이 행해진다. 이 순수로의 세정시에 비정질 실리콘막(10)의 표면에 부분적으로 얼룩이 발생하는 경우가 있다.
이 얼룩은 비정질 실리콘(10) 내부의 실리콘 원자와 순수 중의 산소가 느슨하게 결합한 SiOx나, 또는 순수 중에 녹은 분자상의 SiOx로 이루어진 물질로서, 순수 제거시, 즉 건조공정에서, 순수가 기판 상에 남아 있는 시간이 긴 장소에서 발생하기 쉽다. 비정질 실리콘막(10)이 원래 소수성(발수성)인 것도 얼룩의 발생의 원인으로 되고 있다.
이후의 레이저광 조사시에 얼룩이 존재하는 부분은, 레이저광을 난반사시켜, 충분히 용융되지 않기 때문에, 결정성이 나쁜, 즉 결정 입경이 작은 다결정 실리콘막으로 되어 버린다. 이 때문에, 얼룩이 발생한 부분에 만들어진 박막 트랜지스터의 특성은 열화한다.
이것에 대해, 본 발명에서는, 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10) 및 산화실리콘막(11)이, 모두 CVD 장치의 진공챔버 내에서 연속하여 형성되기 때문에, 즉 세정공정을 행하지 않기 때문에, 비정질 실리콘막(10) 위에 얼룩이 발생하지 않는다.
물론, 본 발명의 제조방법에 있어서도, 레이저광 조사전에 기판 세정을 행하지만, 최표면에 있는 산화실리콘막(11)은 친수성이기 때문에 얼룩은 발생하지 않는다. 이 때문에, 특성이 나쁜 박막 트랜지스터가 제작되는 것을 방지하는 효과가 있다.
다음에, 산화실리콘막(11)이 형성된 다결정 실리콘막(4)을 사진제판에 의해 패터닝하면, 반도체층이 되는 섬 형상의 다결정 실리콘막(4)이 형성된다(도 7c의 공정). 이 섬 형상의 다결정 실리콘막(4)의 형성후, BHF 등의 약제에 의해 기판 표 면이 세정된다. 그후, 플라즈마 CVD에 의해 게이트 절연막으로서의 산화실리콘막(5)이 형성된다(도 7d의 공정).
패터닝시에, 산화실리콘막(11)이 비정질 실리콘막(10) 상에 형성되어 있기 때문에, 사진제판시에, 실리콘막 표면이 포토레지스트나 레지스트 박리액에 노출되지 않고, 또한, 실리콘막의 표면에 자연산화막이 형성되지 않는다.
실시예 3에서는, 산화실리콘막(11)을 제거하고 나서 새롭게 게이트 절연막(5)을 형성하였다. 산화실리콘막(11)을 제거하는 것은, 도 7c, 도 7d에서 알 수 있는 것과 같이, 다결정 실리콘막(4)의 패터닝후라도 되고, 패터닝전이어도 된다. 패터닝후에 행하는 경우는, 다결정 실리콘막(4)의 표면이 레지스트나 박리액 등에 노출되지 않으므로 오염을 억제할 수 있다. 패터닝전에 행하는 경우에는, 다결정 실리콘막(4)의 표면이 레지스트 등에 의해 피폭되게 되기는 하지만, 산화실리콘막(11)을 제거할 때에는 산화실리콘막(3)이 노출하지 않고 있기 때문에, 다결정 실리콘막(4) 패턴부 바로 아래 이외의 산화실리콘막(3)이 에칭된다는 일이 없으므로, 다결정 실리콘막(4) 패턴 엣지부에서의 단차의 증대도 억제할 수 있으며, 게이트 절연막(5)의 피복성도 향상된다고 하는 효과를 갖는다. 패터닝전에 산화실리콘막(11)을 일부 제거하고, 패터닝후에 전부 제거하면, 양쪽의 효과를 얻을 수 있으므로 좋다. 이때, 산화실리콘막(11)을 남기고 이것을 게이트 절연막으로 하여도 되고, 산화실리콘막(11) 위에 산화실리콘막을 쌓아올려 이들을 게이트 절연막으로 하여도 된다. 그후에는, 도 2 또는 도 5에 나타낸 박막 트랜지스터를 형성할 수 있다.
실시예 4
실시예 3에서는 레이저광 조사시의 계면보호막으로서 산화실리콘막을 사용하였지만, 계면보호막으로서는 산화실리콘막에 한정되는 것은 아니다. 도 8은 산화실리콘막과 질화실리콘막으로 이루어지는 다층막(2층막)을 계면보호막으로서 사용한 예로서, 레이저광 조사전의 단면 구조를 나타낸 것이다.
도 8에 있어서, 1은 유리 기판, 2는 질화실리콘막, 3은 산화실리콘막, 10은 비정질 실리콘막, 13은 두께 10 nm의 산화실리콘막, 14는 두께 80 nm의 질화실리콘막이다. 산화실리콘막 13 및 질화실리콘막 14는, 제조공정중, 비정질 실리콘막(10)이 노출된 상태가 되는 것을 방지하며, 그것의 게이트측 계면을 보호하는 절연성의 계면보호막이다.
이들 질화실리콘막(2), 산화실리콘막(3), 비정질 실리콘막(10), 산화실리콘막(13) 및 질화실리콘막(14)은 실시예 1의 경우와 마찬가지로, 모두 CVD 장치에 의해 형성된다. 더구나, 이들 모든 층이 CVD 장치의 진공챔버 내에서 연속하여 형성된다. 요컨대, 진공챔버 내에서 기판이 반출되는 일 없이, 진공상태를 유지하면서 질화실리콘막(2)의 형성에서부터 질화실리콘막(14)의 형성까지의 처리가 행해진다.
이후는, 실시예 1, 2, 3과 동일하게, YAG 레이저광 조사에 의한 비정질 실리콘막(10)의 다결정 실리콘화, 이 다결정 실리콘막의 패터닝, 질화실리콘막(14), 산화실리콘막(13)의 제거, 게이트 절연막의 형성 등이 행해져 박막 트랜지스터가 제작된다.
계면보호막으로서의 질화실리콘막(14)의 유리연화점은 실리콘의 융점의 1420 ℃ 이상이기 때문에, 질화실리콘막(14)은 레이저광 조사시에 연화하지 않는다. 이 때문에, 산화실리콘막만을 사용하는 실시예 3에 비해, 다결정 실리콘막(4)의 표면 요철을 억제할 수 있다. 또는, 산화실리콘막만을 사용하는 경우에 비해 더욱 더 얇은 막으로 다결정 실리콘막의 표면 요철을 억제할 수 있다. 산화실리콘막(13)은 질화실리콘막(14)으로부터 용융된 비정질 실리콘막(10)에 질소(N)가 혼입하는 것을 방지하기 위해 설치된다.
그 이외에, 자연산화막의 형성을 방지하는 효과나 레지스트로부터의 오염을 방지하는 효과 및 얼룩의 발생을 방지하는 효과에 관해서는 실시예 1, 2, 3과 동일하다. 또한, 다결정 실리콘막의 패터닝 전에 질화실리콘막(14)과 산화실리콘막(13)을 제거해도 된다.
실시예 4에 있어서는, 계면보호막으로서 산화실리콘막(13)과 질화실리콘막(14)의 2층막을 사용하였다. 계면보호막으로서는 이것에 한정되는 것은 아니며, 레이저광에 대해 투명하고, 또한, 실리콘의 융점에서 변질되지 않는 막이면 어떠한 막을 사용하더라도, 다결정 실리콘막의 표면 요철을 억제할 수 있다. 예를 들면, SiC나 Al2O3 등을 산화실리콘막이나 질화실리콘막과 조합하여 사용할 수도 있다.
또한, 질화실리콘막(14)만을 제거하고 산화실리콘막(13)을 게이트 절연막 또는 게이트 절연막의 일부로서 사용하여도 된다. 그 후에는, 실시예 3과 동일하게, 도 2 또는 도 5에 나타낸 박막 트랜지스터를 형성할 수 있다.
실시예 5
실시예 3에서는 산화실리콘막(11)의 막두께를 100 nm로 하고 YAG 레이저광을 조사하였다. YAG 레이저광의 조사조건은, 조사 에너지 밀도 0.55 J/cm2, 발진주파수 1 kHz, 레이저 전송 피치 3 ㎛/pulse이었다.
실시예 5에서는, 산화실리콘막(11)의 막두께를 90 nm로 설정하였다. 그 밖의 구성요소는 실시예 3과 동일하다.
본 실시예에 있어서의 막두께 90 nm의 산화실리콘막(11)은 파장 532 nm의 YAG 레이저광의 반사방지막으로서 작용한다. 산화실리콘막이 없는(막두께가 0 nm) 구성에서, YAG 레이저광을 비정질 실리콘막 면에 수직방향에서 조사한 경우, 레이저광의 반사율은 약 47%이다. 이것에 대해, 산화실리콘막(11)의 막두께를 90 nm로 한 경우의 YAG 레이저광의 반사율은 약 19%까지 저하한다. 이것은, 레이저광의 파워(조사 에너지 밀도)가 같다면, 막두께 90 nm의 산화실리콘막(11)을 설치하면, 1회의 레이저광 조사로 더욱 더 넓은 범위가 용융된다는 것을 의미한다. 실시예 5에서는 레이저광의 전송 피치를 4㎛로 하여도 양호한 다결정 실리콘막(4)이 얻어졌다.
이와 같이 계면보호막의 막두께를 레이저광의 반사방지막이 되도록 하는 막두께로 설정하면, 동일한 조사 에너지 밀도로 더욱 더 광범위에 걸쳐 비정질 실리콘막(10)이 용융하기 때문에, 레이저광의 전송피치를 크게 설정할 수 있으며, 그 결과 레이저광 조사의 스루풋이 향상된다. 실시예 5에서는, 실시예 3에 비해 스루풋이 30% 향상되었다.
레이저광의 반사율은 산화실리콘막(11)의 막두께 뿐만 아니라, 비정질 실리 콘막(10) 및 산화실리콘막(11)의 굴절률에 의해 변화한다. 이 때문에, 반사율을 최소로 하는 막두께는 사용하는 비정질 실리콘막 및 산화실리콘막의 굴절률을 측정하여 결정할 필요가 있다. 이번에는 비정질 실리콘막(10)의 굴절률이 5.13+0.612i, 산화실리콘막(11)의 굴절률이 1.46+0i의 값을 사용하였다. (복소굴절률로 표시. 실수부가 굴절률, 허수부가 흡수율을 나타낸다. 산화실리콘막의 흡수는 없는 것으로 하였기 때문에, 허수부를 0i로 하였다)
도 10에 산화실리콘막을 계면보호막(cap막)으로 한 경우의 이 산화실리콘막 두께와 YAG 레이저광의 반사율을 나타낸다. 막두께가 87 nm 이상 98 nm 이하의 범위에서 반사율은 극소를 나타내어, 19%로 되어 있다. 따라서, 해당 산화실리콘막(11)의 막두께를 이 범위에 들어가도록 설정하면, YAG 레이저광의 반사율이 최소가 되므로, 바람직하다.
또한, 계면보호막에 산화실리콘막과 질화실리콘막의 2층막을 사용한 경우, 산화실리콘막(13)의 막두께를 10 nm, 질화실리콘막(14)의 막두께를 60 nm 근방으로 한 경우, 레이저광의 반사율이 최소가 된다. 더구나, 실시예 4에서 설명한 것과 같이, SiC나 Al2O3 등을 산화실리콘막이나 질화실리콘막과 조합하여 계면보호막으로 하는 경우에 있어서도, 각각의 막의 굴절률을 고려하여 막두께를 최적화함으로써 동일한 효과를 얻을 수 있다.
실시예 6
실시예 1 내지 5 중에서 어느 하나에 있어서의 제조방법에 의해 박막 트랜지 스터를 제작하면, 프로세스 완료후의 다결정 실리콘막(4)에는 1×1018개/cm3 이상의 산소가 혼입된다. 여기서, 실리콘막 중의 산소 농도가 1×1020개/cm3보다 고농도로 되면, 산소가 다결정 실리콘막(4) 내부에서 클러스터를 형성하고, 전류의 장벽이 되어, 박막 트랜지스터의 특성이 열화되기 때문에, 본 발명에 의해 제조되는 박막 트랜지스터의 특성에 영향을 미치지 않는 산소 농도 범위로서는, 1×1018개/cm3 이상 1×1020개/cm3 이하인 것이 바람직하다.
한편, 레이저광 펄스를 동일 장소에 다수회 조사하면, 산화실리콘막 11 또는 산화실리콘막 13의 산소가 용융된 실리콘막 내부로 받아들이는 시간이 길어지기 때문에, 다결정 실리콘막(4) 중의 산소 농도가 1×1020개/cm3보다 높게 상승하는 일이 있다. 따라서, 레이저광 조사시에는 다결정 실리콘막(4) 중의 산소 농도가 1×1020개/cm3 이하가 되도록 레이저광의 전송 피치, 조사 에너지 밀도를 결정해야만 한다.
본 실시예에 있어서는, 레이저광의 전송 피치 2 ㎛ 이상, 조사 에너지 밀도 0.7J/cm2 이하로 하는 것에 의해, 다결정 실리콘막 중의 산소 농도를 1×1020 개/cm3 이하로 할 수 있었다.
이때, 실시예 1 내지 6에 있어서, 제조된 박막 트랜지스터를 표시장치에 적용하는 것도 가능하다. 표시장치는 액정을 사용한 것이어도 되고, 일렉트로루미네 센스(EL)를 사용한 것이어도 된다. 다결정 실리콘막을 갖는 박막 트랜지스터를 사용하는 표시장치라면, 상기 이외의 표시장치에도 적용할 수 있다는 것은 말할 필요도 없다.
또한, 실시예 1 내지 6에 있어서 레이저 어닐의 레이저로서는 YAG 레이저(제 2 고조파, 파장 532 nm)를 사용하였지만, 다결정 실리콘막 중의 투과성이 높고, 결정화시에 대입경의 결정립이 얻어지는 파장인 370 nm 내지 710 nm의 레이저를 사용하면 동일한 효과가 있다. 또한, 계면보호막의 투과성이 높은 파장이면 엑시머 레이저 등의 다른 레이저를 사용하여도 된다. 산화실리콘막이나 질화실리콘막은 통상의 엑시머 레이저의 파장 308 nm의 빛에 대해 투명하다. 엑시머 레이저를 사용할 때에는, 특히 자외광 영역의 경우, 실리콘막 중의 투과성이 낮기 때문에, 비정질 실리콘막(10)의 막두께는 70 nm 이하로 하는 쪽이 좋다. 이때, 레이저는, 발진모드이어도 연속모드이어도 된다.
본 발명에 따른 박막 트랜지스터의 제조방법에 따르면, 실리콘막의 표면을 대기 등의 산소를 포함하는 분위기 가스에 노출시키지 않고, 실리콘막 상에 계면보호막이 형성되기 때문에, 실리콘막의 게이트측 계면에 자연산화막이 형성되는 것을 방지하고, 또는, 대폭적으로 억제할 수 있다. 따라서, 동작특성이 우수한 박막 트랜지스터를 제조할 수 있다.
본 발명에 따른 박막 트랜지스터의 제조방법에 따르면, 실리콘막의 패터닝전 에 계면보호막을 형성하고 있기 때문에, 사진제판시에 실리콘막 표면이 포토레지스트나 레지스트 박리액에 노출되지 않으므로, 실리콘막의 게이트측 계면의 오염을 억제할 수 있다.

Claims (3)

  1. 기판 상에 비정질의 실리콘막을 형성하는 실리콘막 형성스텝과,
    상기 실리콘막 상에 계면보호막을 형성하는 계면보호막 형성스텝과,
    상기 계면보호막이 형성된 기판에 레이저를 조사하여, 상기 실리콘막을 어닐링하는 레이저 어닐링스텝과,
    상기 실리콘막을 레이저 어닐링한 후에 상기 기판 상에 게이트 절연막을 형성하는 게이트 절연막 형성스텝을 구비하고,
    상기 실리콘막 및 계면보호막을 순차적으로 형성하되, 상기 실리콘막에서부터 계면보호막까지의 형성은 진공챔버의 진공상태를 유지하면서 행해지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 기판 상에 비정질의 실리콘막을 형성하는 실리콘막 형성스텝과,
    상기 실리콘막 상에 계면보호막을 형성하는 계면보호막 형성스텝과,
    상기 계면보호막이 형성된 기판에 레이저를 조사하여, 상기 실리콘막을 어닐링하는 레이저 어닐링스텝과,
    상기 실리콘막을 레이저 어닐링한 후에 상기 실리콘막을 패터닝하는 사진제판스텝과,
    상기 실리콘막을 패터닝한 후에 상기 기판 상에 게이트 절연막을 형성하는 게이트 절연막 형성스텝을 구비하고,
    상기 실리콘막 및 계면보호막을 순차적으로 형성하되, 상기 실리콘막에서부터 계면보호막까지의 형성은 진공챔버의 진공상태를 유지하면서 행해지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 기판 상의 비정질 실리콘막에 YAG 레이저를 조사하여 얻어지는 다결정 실리콘막과, 상기 실리콘막과의 계면에 자연산화막을 형성시키지 않고 형성된 계면보호막과, 상기 계면보호막 상에 형성된 게이트 절연막을 구비한 것을 특징으로 하는 박막 트랜지스터.
KR1020040056221A 2003-07-29 2004-07-20 박막 트랜지스터 및 그 제조방법 KR100661104B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003281420 2003-07-29
JPJP-P-2003-00281420 2003-07-29
JPJP-P-2004-00030664 2004-02-06
JP2004030664A JP2005064453A (ja) 2003-07-29 2004-02-06 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20050013928A KR20050013928A (ko) 2005-02-05
KR100661104B1 true KR100661104B1 (ko) 2006-12-26

Family

ID=34380152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056221A KR100661104B1 (ko) 2003-07-29 2004-07-20 박막 트랜지스터 및 그 제조방법

Country Status (4)

Country Link
JP (1) JP2005064453A (ko)
KR (1) KR100661104B1 (ko)
CN (1) CN100336189C (ko)
TW (1) TWI278007B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR20060106170A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP5053610B2 (ja) * 2006-09-29 2012-10-17 富士フイルム株式会社 レーザアニール方法、半導体膜、半導体装置、及び電気光学装置
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
CN102064109B (zh) * 2010-11-08 2013-05-29 友达光电股份有限公司 薄膜晶体管及其制造方法
WO2012081474A1 (ja) * 2010-12-14 2012-06-21 シャープ株式会社 結晶性半導体膜の形成方法
CN104658898A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 低温多晶硅薄膜的制作方法
CN105655355A (zh) * 2016-02-01 2016-06-08 武汉华星光电技术有限公司 一种阵列基板的制造方法
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
US11069724B2 (en) 2018-01-12 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof and display device using the same
CN108288619A (zh) * 2018-01-12 2018-07-17 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示装置
CN109585366A (zh) * 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 低温多晶硅显示面板制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328872A (ja) * 1991-04-26 1992-11-17 A G Technol Kk 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JPH0897141A (ja) * 1994-09-22 1996-04-12 A G Technol Kk 多結晶半導体層の形成方法、多結晶半導体ｔｆｔ、及びビームアニール装置
JPH0992618A (ja) * 1995-09-25 1997-04-04 Toshiba Corp 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法および液晶表示装置
JPH11354441A (ja) * 1998-06-08 1999-12-24 Seiko Epson Corp 半導体装置の製造方法
JP2000058847A (ja) * 1998-07-31 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000260995A (ja) * 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd 薄膜半導体装置の製造方法
JP3279280B2 (ja) * 1999-04-15 2002-04-30 松下電器産業株式会社 薄膜半導体素子の製造方法
JP2002093704A (ja) * 2000-09-18 2002-03-29 Crystage Co Ltd 薄膜半導体装置及びその製造装置
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
JP4901020B2 (ja) * 2001-05-23 2012-03-21 東芝モバイルディスプレイ株式会社 ポリシリコン薄膜トランジスタの製造方法
JP2002353137A (ja) * 2001-05-24 2002-12-06 Matsushita Electric Ind Co Ltd 薄膜半導体素子の製造方法
JP3942853B2 (ja) * 2001-08-28 2007-07-11 株式会社半導体エネルギー研究所 半導体材料製造装置

Also Published As

Publication number Publication date
TWI278007B (en) 2007-04-01
TW200504821A (en) 2005-02-01
CN1577773A (zh) 2005-02-09
KR20050013928A (ko) 2005-02-05
JP2005064453A (ja) 2005-03-10
CN100336189C (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100581626B1 (ko) 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판
JP4164360B2 (ja) 半導体装置の製造方法
US7608492B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
JP2005202398A (ja) フレキシブルディスプレイおよびその製造方法
KR100661104B1 (ko) 박막 트랜지스터 및 그 제조방법
US8530901B2 (en) Film transistor and method for fabricating the same
KR20060047214A (ko) 레이저 조사장치 및 반도체장치 제작방법
JPH03244136A (ja) 薄膜トランジスタの製造方法
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP4856252B2 (ja) 薄膜トランジスタの製造方法
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP4118209B2 (ja) 半導体装置、その製造方法および回路の製造方法
JP3734580B2 (ja) 半導体装置の作製方法
JP2005285830A (ja) ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
JP3279280B2 (ja) 薄膜半導体素子の製造方法
JP2871262B2 (ja) 薄膜トランジスタの製造方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP2000122088A (ja) 液晶表示装置およびその製造方法
JP2007095989A (ja) 薄膜トランジスタの製造方法
JP2000058864A (ja) 絶縁ゲ―ト型半導体装置の作製方法
JP2006310492A (ja) 半導体装置の製造方法
JP2005057045A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091210

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee