JP2000058847A - 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 - Google Patents

半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Info

Publication number
JP2000058847A
JP2000058847A JP10229990A JP22999098A JP2000058847A JP 2000058847 A JP2000058847 A JP 2000058847A JP 10229990 A JP10229990 A JP 10229990A JP 22999098 A JP22999098 A JP 22999098A JP 2000058847 A JP2000058847 A JP 2000058847A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10229990A
Other languages
English (en)
Other versions
JP2000058847A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10229990A priority Critical patent/JP2000058847A/ja
Publication of JP2000058847A publication Critical patent/JP2000058847A/ja
Publication of JP2000058847A5 publication Critical patent/JP2000058847A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、活性層、特にチャネル形成領域を
構成する領域とゲート絶縁膜との界面を良好なものとす
ることにより、TFTの特性を向上させるとともに均一
な特性を有する半導体素子からなる半導体回路を備えた
半導体装置およびその作製方法を提供するものである。 【解決手段】 上記目的を解決するため、本発明は、
絶縁表面上に初期半導体膜と第1のゲート絶縁膜を連続
的に形成し、次いで第1のゲート絶縁膜を介して赤外光
または紫外光(レーザー光)の照射による初期半導体膜
の結晶化を行った後、パターニングを行い所望の形状を
有する活性層及び第1のゲート絶縁膜を得た後、第2の
ゲート絶縁膜を形成する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、絶縁ゲート型トラ
ンジスタ等の半導体素子からなる半導体回路を備えた半
導体装置の構造およびその作製方法に関する。特に、バ
ルブ金属膜で形成された配線を有する半導体素子からな
る半導体回路を備えた半導体装置の構造およびその作製
方法に関する。本発明の半導体装置は、薄膜トランジス
タ(TFT)やMOSトランジスタ等の素子だけでな
く、これら絶縁ゲート型トランジスタで構成された半導
体回路を有する表示装置やイメージセンサ等の電気光学
装置をも含むものである。加えて、本発明の半導体装置
は、これらの表示装置および電気光学装置を搭載した電
子機器をも含むものである。
【0002】
【従来の技術】絶縁性を有する基板上に形成された薄膜
トランジスタ(TFT)により画素マトリクス回路およ
び駆動回路を構成したアクティブマトリクス型液晶ディ
スプレイが注目を浴びている。液晶ディスプレイは0.
5〜20インチ程度のものまで表示ディスプレイとして
利用されている。
【0003】現在、高精細な表示が可能な液晶ディスプ
レイを実現するために、ポリシリコンで代表される結晶
性半導体膜を活性層とするTFTが注目されている。結
晶性半導体膜を活性層とするTFTは、アモルファスシ
リコンで代表される非晶質を有する半導体膜を活性層と
するTFTと比較して動作速度や駆動能力が高い一方、
個々のTFTの電気特性のバラツキが大きいという問題
があった。
【0004】
【発明が解決しようとする課題】現在、TFTには高移
動度が求められており、TFTの活性層としては、非晶
質を有する半導体膜よりも移動度の高い結晶性半導体膜
を用いることが有力視されている。従来のTFTは、以
下に概略説明するように作製される。
【0005】まず、絶縁基板上にアモルファスシリコン
膜を成膜し、このアモルファスシリコン膜(非晶質珪素
膜)を加熱、またはレーザー光の照射等の結晶化処理を
施してポリシリコン膜(多結晶珪素膜)を形成する。次
いで、このポリシリコン膜を所望の形状にパターニング
した後、その上にゲート絶縁膜とゲート電極形成材料層
を堆積し、これらをパターニングしてゲート電極を形成
する。次いで、導電性を付与する不純物をポリシリコン
膜に選択的に導入してソース領域、ドレイン領域となる
不純物領域を形成する。続いて、層間絶縁膜を堆積し、
ソース領域、ドレイン領域上を露出させるコンタクトホ
ールを形成した後、金属膜を形成し、これをパターニン
グして、ソース領域、ドレイン領域と接触する金属配線
を形成する。こうして、TFTの作製工程を完了する。
【0006】このように従来では、非晶質を有する半導
体膜の成膜後、幾つかの工程(例えば、結晶化工程、パ
ターニング工程)を施した後、ゲート絶縁膜を形成して
いる。
【0007】そのため、ゲート絶縁膜の形成前に活性層
となる結晶性半導体膜の表面が大気中の不純物(酸素、
水分等)、またはゲート絶縁膜の形成前の工程で生じる
不純物により汚染または酸化されてしまっていた。この
汚染または酸化された表面を有する結晶性半導体膜上に
ゲート絶縁膜を形成すると、活性層、特にチャネル形成
領域とゲート絶縁膜との界面特性が低下し、TFTの電
気的特性のバラツキや低下を引き起こす原因となってい
た。
【0008】本発明は、活性層、特にチャネル形成領域
を構成する領域とゲート絶縁膜との界面を良好なものと
することにより、TFTの特性を向上させるとともに均
一な特性を有する半導体素子からなる半導体回路を備え
た半導体装置およびその作製方法を提供するものであ
る。
【0009】
【課題を解決するための手段】上記目的を解決するた
め、本発明は、絶縁表面上に初期半導体膜と第1のゲー
ト絶縁膜を連続的に形成し、次いで第1のゲート絶縁膜
を介して赤外光または紫外光(レーザー光)の照射によ
る非晶質を有する半導体膜の結晶化を行った後、パター
ニングを行い所望の形状を有する活性層及び第1のゲー
ト絶縁膜を得た後、第2のゲート絶縁膜を形成すること
を一つの特徴としている。
【0010】また、本発明は、絶縁表面上に下地膜と初
期半導体膜と第1のゲート絶縁膜とを連続的に形成し、
次いで赤外光または紫外光(レーザー光)の照射による
結晶化を行った後、パターニングを行い所望の形状を有
する活性層及び第1のゲート絶縁膜を得た後、第2のゲ
ート絶縁膜を形成することも一つの特徴としている。
【0011】本明細書中で膜を連続的に形成するとは、
高真空を維持したまま、大気にさらすことなく順次、膜
を形成することを指しており、例えば、大気にさらすこ
となくチャンバー間を移動させて連続的に膜の形成を行
う、または同一チャンバー内で大気にさらすことなく反
応ガスを変更させて連続的に膜の形成を行うことを指し
ている。
【0012】本発明で開示する本発明の第1の構成は、
絶縁性を有する表面上の結晶性半導体膜からなる活性層
と、前記活性層上の第1の絶縁膜と、前記第1の絶縁膜
上の第2の絶縁膜と、前記第2の絶縁膜上のゲート配線
とを有することを特徴とする半導体素子からなる半導体
回路を備えた半導体装置である。
【0013】また、本発明の他の構成(第2の構成)
は、絶縁性を有する表面上の結晶性半導体膜からなる活
性層と、前記活性層上の第1の絶縁膜と、前記第1の絶
縁膜上に第1の絶縁膜と比較して膜厚が厚い第2の絶縁
膜と、前記第2の絶縁膜上のゲート配線とを有すること
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置である。
【0014】また、本発明の他の構成(第3の構成)
は、絶縁性を有する表面上に結晶性半導体膜からなる活
性層と、前記活性層上の第1の絶縁膜と、前記第1の絶
縁膜と同じパターン形状を有する第2の絶縁膜と、前記
第2の絶縁膜上にゲート配線とを有することを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置で
ある。
【0015】上記各構成において、前記結晶性半導体膜
は、絶縁性を有する表面上の初期半導体膜と第1の絶縁
膜とを連続的に形成する工程と、前記第1の絶縁膜を介
して赤外光または紫外光を照射することにより前記初期
半導体膜を溶融させることなく結晶化する工程とを少な
くとも経て形成された結晶性半導体膜であることを特徴
としている。
【0016】また、上記各構成において、前記第1の絶
縁膜と前記活性層との界面における不純物濃度は、第1
の絶縁膜と第2の絶縁膜との界面における不純物濃度よ
りも低いことを特徴としている。
【0017】また、上記各構成において、前記ゲート配
線は、単層または積層構造を有しており、アルミニウ
ム、タンタル、モリブデン、チタン、クロム、シリコン
から選ばれた一種の元素を主成分とする材料からなる層
を有することを特徴している。
【0018】また、上記各構成において、前記活性層
は、ソース領域と、ドレイン領域と、前記ソース領域と
前記ドレイン領域の間に形成されたチャネル形成領域と
を有することを特徴としている。
【0019】また、上記各構成において、前記第1の絶
縁膜は、少なくともチャネル形成領域と接していること
を特徴としている。
【0020】また、上記各構成において、前記第1の絶
縁膜の膜厚は、1〜50nmであることを特徴としてい
る。また、上記各構成において、前記第2の絶縁膜の膜
厚は、100〜200nmであることを特徴とする半導
体素子からなる半導体回路を備えた半導体装置。
【0021】上記各構成において、前記ソース領域およ
びドレイン領域の少なくとも一部は、シリサイドである
ことを特徴としている。
【0022】また、本発明で開示する本発明の作製方法
の第1の構成は、絶縁性を有する表面上に初期半導体膜
と第1の絶縁膜とを連続形成する工程と、前記第1の絶
縁膜を介して赤外光または紫外光を照射することにより
前記初期半導体膜を結晶化して結晶性半導体膜を形成す
る工程と、前記結晶性半導体膜及び前記第1の絶縁膜を
パターニングして、前記結晶性半導体膜の端面と前記第
1の絶縁膜の端面を一致させる工程と、前記結晶性半導
体膜及び第1の絶縁膜を覆って第2の絶縁膜を形成する
工程と、前記絶縁膜上にゲート配線を形成する工程と、
前記第1の絶縁膜と第2の絶縁膜とを同じパターン形状
にする工程と、を有する半導体素子からなる半導体回路
を備えた半導体装置の作製方法である。
【0023】また、本発明で開示する本発明の作製方法
の第2の構成は、絶縁基板上に、下地膜と初期半導体膜
と第1の絶縁膜とを連続形成する工程と、前記第1の絶
縁膜を介して赤外光または紫外光を照射することにより
前記初期半導体膜を結晶化して結晶性半導体膜を形成す
る工程と、前記結晶性半導体膜及び前記第1の絶縁膜を
パターニングして、前記結晶性半導体膜の端面と前記第
1の絶縁膜の端面を一致させる工程と、前記結晶性半導
体膜及び第1の絶縁膜を覆って第2の絶縁膜を形成する
工程と、前記絶縁膜上にゲート配線を形成する工程と、
前記第1の絶縁膜と第2の絶縁膜とを同じパターン形状
にする工程と、を有する半導体素子からなる半導体回路
を備えた半導体装置の作製方法である。
【0024】
【発明の実施の形態】本発明の半導体装置およびその作
製方法の実施形態を示す簡略断面図である図1〜図4を
用いて簡略に説明する。
【0025】まず、基板100を用意する。基板100
としては、ガラス基板、石英基板、結晶性ガラス、セラ
ミックス基板、プラスチック基板などの絶縁性基板、ま
たは下地膜を有する半導体基板(シリコン基板等)、金
属基板(ステンレス基板等)等を用いることができる。
なお、基板100上に絶縁表面を有する下地膜を形成す
ることが好ましい。下地膜としては、酸化珪素膜、窒化
珪素膜、窒化酸化珪素膜(SiOX y )、またはこれ
らの積層膜等を用いることができる。ただし、簡略化の
ため、図1〜図4では下地膜を図示しない。
【0026】次いで、基板上または下地膜上に、初期半
導体膜101と第1のゲート絶縁膜102aを連続的に
形成する。(図1(A))また、好ましくは下地膜と初
期半導体膜101と第1のゲート絶縁膜102aを連続
的に形成する。
【0027】なお、本明細書で初期半導体膜とは、半導
体膜を総称しており、非晶質を有する半導体膜、代表的
には、非晶質半導体膜(非晶質珪素等)、微結晶を有す
る非晶質半導体膜、微結晶半導体膜を指し、これら半導
体膜は、Si膜、Ge膜、化合物半導体膜〔例えば、S
X Ge 1-X(0<X<1)で示される非晶質シリコン
ゲルマニウム膜等)からなる膜である。
【0028】この初期半導体膜の成膜方法は、公知の技
術、例えば減圧CVD法、熱CVD法、PCVD法等を
用いることができる。第1のゲート絶縁膜102aとし
ては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜(Si
X y )、またはこれらの積層膜等を1nm〜50n
mの膜厚範囲で用いることができる。第1のゲート絶縁
膜の形成方法は、公知の技術、例えば減圧CVD法、熱
CVD法、PCVD法、スパッタ法等を用いることがで
きる。加えて、第1のゲート絶縁膜として、初期半導体
膜101をプラズマ酸化や熱酸化等により得られる酸化
膜、或いはプラズマ窒化等により得られる窒化膜を用い
ることも可能である。
【0029】本発明においては、初期半導体膜を形成
後、大気にさらすことなく連続的に第1のゲート絶縁膜
を形成することにより優れた界面特性を得ることができ
た。また、形成時の温度を同一にすることで、積層膜間
での応力を緩和することが好ましい。加えて、上記の連
続的な形成の際、初期半導体膜の膜中における水素濃度
を低減させるために、成膜温度を400〜500℃で成
膜する工程、または、上記の連続的な形成後、熱処理を
加える工程とすることが好ましい。
【0030】次に、第1のゲート絶縁膜102aを透過
させて赤外光または紫外光の照射による結晶化(以下、
レーザー結晶化と呼ぶ)を行ない、非晶質を有する半導
体膜101を結晶化させて結晶性半導体膜103を形成
する。(図1(B))
【0031】本明細書で結晶性半導体膜とは、構造に秩
序性をゆうしている半導体膜を総称しており、単結晶半
導体膜、多結晶半導体膜(多結晶珪素膜等)、微結晶半
導体膜、さらには部分的に秩序性を有した構造を有して
いる半導体膜を指している。
【0032】結晶化技術として紫外光を用いる場合はエ
キシマレーザー光または紫外光ランプから発生する強光
を用いればよく、赤外光を用いる場合は赤外線レーザー
光または赤外線ランプから発生する強光を用いればよ
い。ここでは、基板(または下地膜)と非晶質を有する
半導体膜との界面または非晶質を有する半導体膜と第1
のゲート絶縁膜との界面から核成長が起こり、結晶成長
が進行して結晶性半導体膜が得られる。また、レーザー
結晶化の条件によっては、非晶質を有する半導体膜が溶
融状態を経過して結晶化する場合や、非晶質を有する半
導体膜が溶融せずに固相状態、もしくは固相と液相の中
間状態で結晶化する場合がある。なお、第1のゲート絶
縁膜の膜厚、非晶質を有する半導体膜の膜厚、基板温度
等を考慮して、レーザー結晶化の条件(レーザー光の波
長、照射強度、パルス幅、繰り返し周波数、照射時間
等)を適宜調節する。加えて、レーザー結晶化後、公知
の方法を用いて水素化処理を加える工程を加えてもよ
い。
【0033】次に、第1のゲート絶縁膜及び結晶性半導
体膜を所望の形状とするためパターニングを施して、第
1のゲート絶縁膜102bと結晶性半導体膜からなる活
性層104を得る。(図1(C))
【0034】次に、基板全面を覆って、第2のゲート絶
縁膜102cを形成する。(図1(D))第2のゲート
絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪
素膜(SiOX y )、またはこれらの積層膜等を10
0nm〜170nmの膜厚範囲で用いることができる。
【0035】次いで、導電膜105を形成する。(図2
(A))導電膜105としては、アルミニウム、または
アルミニウムを主成分とする材料を200〜500nm
の膜厚範囲で用いることができる。また、バルブ金属を
主成分とする材料、例えば、タンタル(Ta)、ニオブ
(Nb)、ハフニウム(Hf)、ジルコニウム(Z
r)、チタン(Ti)、クロム(Cr)等を主成分とす
る材料を用いることができる。ここでは、導電膜として
アルミニウム膜を用いた例を示して具体的に説明する。
【0036】本明細書中でバルブ金属とは、アノード的
に生成したバリア型陽極酸化膜がカソード電流は流すが
アノード電流は通さない、即ち弁作用を示すような金属
を指す。(電気化学便覧 第4版;電気化学協会編,P
370,丸善,1985)
【0037】次に、レジストマスク106を形成して導
電膜105をパターニングし、配線層107aを形成す
る。(図2(B))なお、この第2の配線層107a
は、ゲート配線の上層を構成する。
【0038】次に、レジストマスク106を残したまま
陽極酸化装置のプローブを導電膜105に接触させて、
第1の陽極酸化を行う。(図2(C))この第1の陽極
酸化では、配線層107bの側面にポーラス型の陽極酸
化物(多孔質アルミナ)108が形成される。
【0039】次に、レジストマスク106を除去した
後、再び陽極酸化装置のプローブを導電膜に接触させ
て、第2の陽極酸化を行う。(図2(D))この第2の
陽極酸化では、配線層107cの表面にバリア型の陽極
酸化物(無孔質アルミナ)109が形成される。
【0040】次に配線層およびその陽極酸化物をマスク
として、第1および第2のゲート絶縁膜をエッチングし
て、第1のゲート絶縁層110、第2のゲート絶縁層を
形成する。(図3(A))
【0041】次に、ポーラス型の陽極酸化物109を除
去し、活性層104の表面を露出させた状態で、導電性
を付与する不純物イオンを活性層に添加して、ソース領
域またはドレイン領域となるP型またはN型の高濃度不
純物領域115、116及びLDD領域となるP型また
はN型の低濃度不純物領域117、118を形成する。
(図3(B))イオンの添加は、イオン注入法、プラズ
マドーピング法、レーザードーピング法等の公知の手段
を用いればよい。ここでは、P型の導電性を付与する不
純物としてボロン、N型の導電性を付与する不純物とし
てリンを用いた例を示して具体的に説明する。
【0042】次に、アニール処理またはレーザーアニー
ルを施す。この処理によって、ソース領域およびドレイ
ン領域における不純物の活性化効果、ドーピング工程で
損傷した活性層の結晶構造の回復効果が得られる。
【0043】最後に、層間絶縁膜120を成膜し、ソー
ス領域、ドレイン領域上を露出させるコンタクトホール
を形成した後、金属膜を形成し、これをパターニングし
て、ソース領域、ドレイン領域と接触する金属配線12
1、122を形成する。(図3(C))こうして、本発
明の実施の形態におけるTFTの作製を完了する。
【0044】なお、図4に図3(C)における断面図を
示す。図3(C)は、図4(B)と同一であり、図4
(B)におけるZ−Z’面での断面構造図は図4(A)
に相当する。なお、図4(A)で示される平面形状は、
矩形状として簡略化した。また、図4(A)におけるX
−X’面での断面構造図は図4(B)に相当し、図4
(A)におけるY−Y’面での断面構造図は図4(C)
に相当する。
【0045】
【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。
【0046】〔実施例1〕本願発明を利用した半導体素
子からなる半導体回路を備えた半導体装置について、図
7を用いてその構造の一例を説明する。なお、本発明に
かかる半導体装置は、同一基板上に周辺駆動回路部と画
素マトリクス回路部とを備えている。本実施例では図示
を容易にするため、同一基板上に周辺駆動回路部の一部
を構成するCMOS回路と、画素マトリクス回路部の一
部を構成する画素TFT(Nチャネル型TFT)とが示
されている。
【0047】また、図8は図7の上面図に相当する図で
あり、図8において、太線A−A’で切断した部分が、
図7の画素マトリクス回路の断面構造に相当し、太線B
−B’で切断した部分が、図7のCMOS回路の断面構
造に相当する。なお、図9が、同一基板上に周辺駆動回
路部と画素マトリクス回路部とを備えたアクティブマト
リクス基板の概略斜視図である。アクティブマトリクス
基板は、基板300上に形成された、画素マトリクス回
路601、走査線駆動回路602、信号線駆動回路60
3とを備え、走査線駆動回路602、信号線駆動回路6
03はそれぞれ走査線520、信号線530によって画
素マトリクス回路601に接続されている。走査線、信
号線の交差部近傍には、各配線に接続された画素TFT
500が形成され、画素TFTには画素電極550、付
加容量560が接続されている。
【0048】図7において、いずれのTFT(薄膜トラ
ンジスタ)も基板300上に設けられた下地膜301上
に形成されている。CMOS回路のPチャネル型TFT
の場合には、活性層としてP型の高濃度不純物領域(ソ
ース領域又はドレイン領域)421、422と、チャネ
ル形成領域423と、前記高濃度不純物領域と前記チャ
ネル形成領域の間に低濃度不純物領域424、425が
形成されている。そして前記チャネル形成領域上には、
第1のゲート絶縁膜405と第2のゲート絶縁膜408
の積層膜を介してゲート配線407が形成されている。
ゲート配線は、バリア型の陽極酸化物409で保護され
ている。その上を覆う第1の層間絶縁膜310にコンタ
クトホールを形成して高濃度不純物領域に配線432、
433が接続され、さらにその上に第2の層間絶縁膜3
20が形成され、配線432に引き出し配線442が接
続されて、その上を覆って第3の層間絶縁膜330が形
成されている。
【0049】一方、Nチャネル型のTFTは、活性層と
してN型の高濃度不純物領域(ソース領域又はドレイン
領域)411、412と、チャネル形成領域413と、
前記高濃度不純物領域と前記チャネル形成領域の間に低
濃度不純物領域414、415が形成されている。高濃
度不純物領域には配線431、433が接続され、さら
に配線431には引き出し配線441が接続されてい
る。活性層以外の部分は、上記Pチャネル型TFTと同
一構造である。
【0050】画素マトリクス回路に形成されたNチャネ
ル型TFTについては、第1の層間絶縁膜を形成する部
分まで、CMOS回路のNチャネル型TFTと同一構造
である。そして、高濃度不純物領域511、512には
配線530、532が接続される一方、高濃度不純物領
域512には配線532が接続され、その上に第2の層
間絶縁膜を形成し、ブラックマスク541を形成する。
このブラックマスクは画素TFTを覆い、且つ配線53
2と補助容量を形成している。さらに、その上に第3の
層間絶縁膜330を形成し、ITO等の透明導電膜から
なる画素電極550が接続される。なお、本実施例で
は、画素マトリクス回路の画素TFTのゲート電極をダ
ブルゲート構造としているが、オフ電流のバラツキを低
減するために、トリプルゲート構造等のマルチゲート構
造としても構わない。また、開口率を向上させるために
シングルゲート構造としてもよい。
【0051】本発明の構造において、チャネル形成領域
と第1のゲート絶縁膜との界面における(炭素、窒素、
酸素、Na、Fe、Cr、Al、Ta等)不純物濃度
は、第1のゲート絶縁膜と第2のゲート絶縁膜との界面
における不純物濃度と比較して低いことを特徴としてい
る。特に、各TFTのチャネル形成領域413、42
3、514、515と第1のゲート絶縁膜405、50
5との界面における炭素、窒素、酸素等の不純物の濃度
を1×1019atoms/cm3 以下、好ましくは1×1016at
oms/cm3 となるように不純物濃度を制御することができ
た。なお、アルカリ金属不純物(Na等)および金属不
純物(Fe、Cr、Ni等)の濃度は1×1015atoms/
cm3 以下に制御することができた。ここでの不純物の濃
度はSIMSデータの最低値で定義する。
【0052】以下に、図5〜7を参照して、本発明の半
導体装置の作製方法の一例を詳細に説明する。
【0053】まず、絶縁表面を有する基板300を用意
する。本実施例においては基板300としてガラス基板
(コーニング1737;歪点667℃)を用いた。その
基板表面に下地膜301と非晶質珪素膜302と第1の
ゲート絶縁膜303を連続的に形成した。(図5
(A))実施例では、下地膜の形成専用のチャンバー
と、非晶質珪素膜の形成専用のチャンバーと、第1のゲ
ート絶縁膜の形成専用のチャンバーとを用意し、高真空
状態として大気にさらすことなく、基板を各チャンバー
へ移動させて連続的に下地膜301と非晶質珪素膜30
2と第1のゲート絶縁膜303とを形成した。本実施例
では、CVD法により酸化珪素膜からなる膜厚200n
mの下地膜と、減圧熱CVD法により成膜ガスとしてジ
シラン(Si26 )を用いた非晶質珪素膜からなる膜
厚50nmの非晶質を有する半導体膜と、CVD法によ
り酸化珪素膜からなる膜厚20nmの第1のゲート絶縁
膜とを連続的に形成した。なお、非晶質珪素膜302の
膜中における炭素、窒素、酸素等の不純物の濃度は5×
1018atoms/cm3 以下となるように不純物濃度を制御す
る。
【0054】続いて、第1のゲート絶縁膜303を上面
に有したまま、非晶質珪素膜302を紫外光または赤外
光の照射により結晶化して結晶性珪素膜304を得た。
(図6(B))本実施例では、XeClレーザー光(λ
=308nm)を用いた。本実施例では、非晶質を有す
る半導体膜が溶融しない結晶化条件でパルスレーザー光
を照射して、結晶成長させることにより結晶性半導体膜
を得た。この結晶化工程では、まず非晶質珪素膜と第1
のゲート絶縁膜との界面または下地膜と非晶質珪素膜と
の界面から核生成が起こり、次第に核が成長して膜全体
が結晶化する。なお、非晶質珪素膜と第1のゲート絶縁
膜との界面における(炭素、窒素、酸素、Na、Fe、
Cr等)の不純物濃度は、第1のゲート絶縁膜と第2の
ゲート絶縁膜との界面における不純物濃度と比較して低
い。
【0055】次に、図6(C)に示すように結晶性珪素
膜と第1のゲート絶縁膜をドライエッチング法を用いて
パターニングを施し、活性層305a、305b、30
5c、第1のゲート絶縁膜303a、303b、303
cを形成した。
【0056】次に、膜厚100nmの第2のゲート絶縁
膜306を基板全面を覆って形成した後、導電膜として
2wt%のスカンジウムを含有した厚さ40nmのAl
膜を形成する。そして、レジストマスク308を形成し
てAl膜をパターニングし、配線層307を形成した。
(図6(D))
【0057】次に、レジストマスク308を残したま
ま、陽極酸化装置のプローブをTa膜に接触させて、第
1の陽極酸化を行った。陽極酸化条件は、電解溶液に3
%のシュウ酸水溶液(温度10℃)を用い、到達電圧8
V、電圧印加時間40分、供給電流20mA/1基板と
した。この工程によりポーラス型の陽極酸化物309が
形成された。次いで、レジストマスク308を除去した
後、再度、陽極酸化装置のプローブをTa膜に接触させ
て、第2の陽極酸化を行った。陽極酸化条件は、電解溶
液に3%の酒石酸を含むエチレングリコール溶液を用
い、電解溶液温度10℃、到達電圧80V、電圧印加時
間30分、供給電圧30mA/1基板とした。この工程
により、バリア型の陽極酸化物409、509が形成さ
れた。(図6(A))
【0058】次に、配線層およびその陽極酸化物をマス
クとして、303a〜cと306を選択的に除去して、
第1のゲート絶縁膜405、505及び第2のゲート絶
縁膜408、508を形成するとともに、ソース、ドレ
イン領域となる活性層の表面を露出させる。(図6
(B))
【0059】次に、ポーラス型の陽極酸化物309を公
知の方法によりエッチングして除去し、Pチャネル型T
FTをレジスト(図示しない)で覆って、イオン注入法
によりN型の導電性を付与する不純物イオンの一種であ
るリンを活性層に添加する。N型の高濃度不純物領域5
11〜513、411、412に、リン濃度が、1×1
20〜8×1021atoms /cm3 、N型の低濃度不純物
領域516〜519、414、415のリン濃度が、1
×1015〜1×1017atoms /cm3 になるように調節
する。次にNチャネル型TFTをレジスト(図示しな
い)で覆って、イオン注入法によりP型の導電性を付与
する不純物イオンの一種であるボロンを同様にして活性
層(421、422、424、425で示される領域)
に添加した。(図6(C))
【0060】また、リンイオン、ボロンイオンが注入さ
れなかった領域が後にキャリアの移動経路となる真性ま
たは実質的に真性なチャネル形成領域413、423、
514、515となる。
【0061】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、電子と正孔が完全
に釣り合って導電型を相殺させた領域、即ち、しきい値
制御が可能な濃度範囲(1×1015〜1×1017atoms
/cm3 )でN型またはP型を付与する不純物を含む領
域、または意図的に逆導電型不純物を添加することによ
り導電型を相殺させた領域を示す。
【0062】その後、公知の方法、例えばレーザーアニ
ールまたは熱アニールを行って、不純物イオンを活性化
させる。なお、シリサイド化するための金属膜を設け、
加熱処理を施し、411〜412、421、422、5
11〜513で示された領域をシリサイド化させた後、
金属膜だけを除去する工程とすることが好ましい。この
工程を加えるとソース領域およびドレイン領域の低抵抗
化を図り、数GHzレベルの動作周波数を実現すること
が可能となる。シリサイド化するための金属膜として
は、コバルト、チタン、タンタル、タングステン、モリ
ブデン等を主成分とする材料からなる膜を用いることが
可能である。
【0063】そして、基板全面に第1の層間絶縁膜を酸
化珪素膜でもって形成する。ここでは、CVP法でもっ
て膜厚1μmの第1の層間絶縁膜310を形成する。ま
た、他の層間絶縁膜の材料としては、窒化珪素膜、酸化
窒化珪素膜、透明性有機樹脂膜、例えばアクリル樹脂、
ポリイミド、BCB(ベンゾシクロブテン)を用いるこ
とができる。
【0064】そして、コンタクトホールの形成を行い、
コンタクト電極を構成するための図示しない金属膜を成
膜する。ここでは、この金属膜としてチタン膜とアルミ
ニウム膜とチタン膜との3層膜をスパッタ法により成膜
する。そしてこの金属膜をパターニングすることにより
530、532、431〜433で示される配線を形成
する。
【0065】次に第2の層間絶縁膜320として有機樹
脂膜を膜厚1μmの厚さにスピンコート法でもって形成
する。そして、付加容量を形成するために、所定の箇所
540だけエッチングを施し薄くする。そして、Tiか
らなる金属膜300nmを成膜した。そして、この金属
膜にパターニングを施してブラックマスク541と引出
し配線441、442を形成した。
【0066】そして、第3の層間絶縁膜330をアクリ
ル樹脂でもって形成する。ここでは、スピンコート法で
もって膜厚1μmの第3の層間絶縁膜330を形成す
る。樹脂膜を利用した場合には、図示されるようにその
表面を平坦にすることができる。
【0067】次にコンタクトホールの形成を行い、画素
電極550を形成する。ここでは、まずITO膜を10
0nmの厚さにスパッタ法でもって成膜し、これをパタ
ーニングすることにより、550で示される画素電極を
形成する。
【0068】最後に350℃の水素雰囲気中において、
1時間の加熱処理を行い、半導体層中の欠陥を減少させ
る。こうして図7に示す状態を得る。
【0069】本実施例に示したTFT構造は、トップゲ
ート型の一例であり、特に本実施例の構造に限定される
ものではない。また、本実施例では透過型LCDを作製
した例を示したが、半導体装置の一例を示したにすぎな
い。なお、ITOに代えて画素電極を反射性の高い金属
膜で構成し、画素電極のパターニングの変更を実施者が
適宜行うことによって反射型LCDを作製することは容
易にできる。また、反射型LCDを作製する場合、下地
膜として耐熱性金属膜上に絶縁膜を積層する構造または
窒化アルミニウム上に絶縁膜を積層する構造を用いる
と、絶縁膜下の金属膜が放熱層として働き有効である。
なお、上記工程順序を実施者が適宜変更することは可能
である。
【0070】〔実施例2〕 本実施例は、実施例1とは
異なる方法により結晶性珪素膜を得る例である。本実施
例では、連続的に下地膜と非晶質珪素膜と第1のゲート
絶縁膜を形成する工程において、形成温度を400〜5
00℃として第1のゲート絶縁膜を形成後、レーザー結
晶化処理により結晶性珪素膜を得る方法に関する。基本
的な構成は実施例1とほぼ同様であるので、相違点のみ
に着目して説明する。
【0071】本実施例は、下地膜と非晶質を有する半導
体膜(RF─PCVDを用いた膜厚50nmの非晶質珪
素膜)と第1のゲート絶縁膜を連続的に形成した。この
際、各膜の形成温度を400〜500℃、本実施例では
450℃として全ての形成温度を同一に制御した。この
ような形成温度とすることで、下地膜の熱処理及び非晶
質を有する半導体膜中の水素濃度の低減処理(脱水素
化)を形成と同時に行った。さらに、第1のゲート絶縁
膜の形成と同時に、非晶質を有する半導体膜中で核成長
させた。また、同じ形成温度にすることで、各積層膜間
における応力の緩和を図ることができた。
【0072】その後、第1のゲート絶縁膜を介してレー
ザー光を照射すると、速やかに膜全体の結晶化が行わ
れ、結晶性珪素膜を得ることができた。また、レーザー
光の照射に代えて強光の照射、例えばRTA、RTPを
用いてもよい。本実施例では、波長308nmのエキシ
マレーザー光を用いて結晶性珪素膜を得た。実施例1に
おいては、非晶質半導体膜が溶融しない条件でパルスレ
ーザー光を照射して、結晶成長させることにより結晶性
半導体膜を得た。
【0073】以降の工程は同一であるため、省略する。
こうすることにより、TFT特性が良好なTFTを作製
することができた。
【0074】〔実施例3〕 本実施例は、実施例1とは
異なる方法により結晶性珪素膜を得る例である。本実施
例では、レーザービーム形状を長方形または正方形に成
形し、一度の照射で数cm2 〜数百cm2 の領域に均一
なレーザー結晶化処理により結晶性珪素膜を得る方法に
関する。基本的な構成は実施例1とほぼ同様であるの
で、相違点のみに着目して説明する。
【0075】本実施例は、下地膜の形成後、連続して非
晶質珪素膜と第1のゲート絶縁膜を形成する。その後、
不活性または酸化性雰囲気中においてエキシマレーザー
光(波長248〜308nm)を照射することによって
結晶性珪素膜を得た。なお、加熱処理と同時におこなっ
てもよい。また、レーザー光の照射に代えて強光の照
射、例えばRTA、RTPを用いてもよい。
【0076】本実施例では、波長248nmのレーザー
ビーム形状を長方形または正方形に成形し、一度の照射
で数cm2 〜数百cm2 の領域に均一なレーザー装置
(ソプラ社製のSAELC)を用いて、結晶性珪素膜を
得た。このレーザー装置は、シングルショットで大面積
をアニール処理することが可能であり、且つ大出力エネ
ルギーをもっているため、核成長及び膜全体の結晶化を
行うことができる。
【0077】以降の工程は同一であるため、省略する。
こうすることにより、TFT特性が良好なTFTを作製
することができた。
【0078】なお、本実施例を実施例2と組み合わせる
ことは可能である。
【0079】〔実施例4〕 本実施例は、実施例1とは
異なる方法により結晶性珪素膜および第1のゲート絶縁
膜を得る例である。本実施例では、連続的に下地膜と、
微結晶半導体膜とを成膜し、連続的に第1のゲート絶縁
膜(Heを添加した酸素ガスを用いてプラズマ酸化)を
形成する。この工程において、形成温度を400〜50
0℃として第1のゲート絶縁膜を形成後、レーザー結晶
化処理により結晶性珪素膜を得る方法に関する。基本的
な構成は実施例1とほぼ同様であるので、相違点のみに
着目して説明する。
【0080】本実施例は、下地膜と微結晶を有した非晶
質を有する珪素膜と第1のゲート絶縁膜(HeとO2
用いてプラズマ酸化した酸化珪素膜)を連続的に形成し
た。なお、プラズマ窒化を用いて形成された酸化窒化珪
素膜を用いてもよい。
【0081】その後、第1のゲート絶縁膜を介してレー
ザー光を照射すると、膜中の微結晶から速やかに膜全体
の結晶化が行われ、結晶性珪素膜を得ることができた。
また、レーザー光の照射に代えて強光の照射、例えばR
TA、RTPを用いてもよい。本実施例では、波長30
8nmのエキシマレーザー光を用いて結晶性珪素膜を得
た。実施例1においては、非晶質半導体膜が溶融しない
条件でパルスレーザー光を照射して、結晶成長させるこ
とにより結晶性半導体膜を得た。
【0082】以降の工程は同一であるため、省略する。
こうすることにより、TFT特性が良好なTFTを作製
することができた。
【0083】なお、本実施例を実施例2または3と組み
合わせることは可能である。
【0084】〔実施例5〕 本実施例は、実施例1とは
異なる方法により結晶性珪素膜および第1のゲート絶縁
膜を得る例である。本実施例では、連続的に下地膜と、
微結晶半導体膜とを成膜し、連続的に第1のゲート絶縁
膜(Heを添加した酸素ガスを用いてプラズマ酸化)を
形成する。この工程において、形成温度を400〜50
0℃として第1のゲート絶縁膜を形成後、レーザー結晶
化処理により結晶性珪素膜を得る方法に関する。基本的
な構成は実施例1とほぼ同様であるので、相違点のみに
着目して説明する。
【0085】本実施例は、下地膜と微結晶を有した非晶
質を有する珪素膜と第1のゲート絶縁膜(HeとO2
用いてプラズマ酸化した酸化珪素膜)を連続的に形成し
た。なお、プラズマ窒化を行ない酸化窒化珪素膜を用い
てもよい。
【0086】その後、第1のゲート絶縁膜を介してレー
ザー光を照射すると、膜中の微結晶から速やかに膜全体
の結晶化が行われ、結晶性珪素膜を得ることができた。
また、レーザー光の照射に代えて強光の照射、例えばR
TA、RTPを用いてもよい。本実施例では、波長30
8nmのエキシマレーザー光を用いて結晶性珪素膜を得
た。実施例1においては、非晶質半導体膜が溶融しない
条件でパルスレーザー光を照射して、結晶成長させるこ
とにより結晶性半導体膜を得た。
【0087】以降の工程は同一であるため、省略する。
こうすることにより、TFT特性が良好なTFTを作製
することができた。
【0088】なお、本実施例を実施例2〜4と組み合わ
せることは可能である。
【0089】〔実施例6〕 本実施例は、実施例1とは
異なる方法により第1のゲート絶縁膜および第2のゲー
ト絶縁膜を得る例である。基本的な構成は実施例1とほ
ぼ同様であるので、相違点のみに着目して説明する。
【0090】本実施例では、連続的に下地膜と、非晶質
を有する半導体膜と、第1のゲート絶縁膜(窒化珪素
膜)を形成する。そして、レーザー結晶化処理により結
晶性珪素膜を得た後、第2のゲート絶縁膜(酸化珪素
膜)を形成する。本実施例においては、PCVD法を用
い、SiH4 、NH3 、N2 を反応ガスとして成膜した
窒化珪素膜(SiNx)からなる第1のゲート絶縁膜を
形成し、PCVD法を用い、TEOSと酸素を反応ガス
として成膜した第2のゲート絶縁膜を形成した。なお、
酸化窒化珪素膜(SiOxNy )を形成してもよい。な
お、さらに3層以上の積層からなるゲート絶縁膜として
もよい。
【0091】第2のゲート絶縁膜の成膜後、高速駆動を
優先する回路の領域においては、第2のゲート絶縁膜を
選択的に除去し、第1のゲート絶縁膜のみとした。この
時、第1のゲ─ト絶縁膜と第2のゲート絶縁膜とのエッ
チング比が異なるため、第1のゲート絶縁膜をエッチン
グストッパーとして容易に選択的に除去ができる。な
お、高耐圧を優先する回路の領域においては、第1のゲ
ート絶縁膜と第2のゲート絶縁膜が積層されている。
【0092】このように異なる膜質の積層からなるゲー
ト絶縁膜を構成とすることで、結晶性珪素膜と第1のゲ
ート絶縁膜との界面特性を良好なものとするとともに選
択的にTFTのゲート絶縁膜の電気耐圧を向上させるこ
とができる。
【0093】以降の工程は概略同一であるため省略す
る。こうすることにより、ゲート絶縁膜の膜厚が異なる
TFTを同一基板上に作製することができた。
【0094】なお、本実施例を実施例2〜5と組み合わ
せることは可能である。
【0095】〔実施例7〕 実施例1〜6に示したアク
ティブマトリクス基板を、公知の技術により液晶を介し
て対向基板と貼り合わせて作製されたAMLCDは、様
々な電子機器のディスプレイとして利用される。なお、
本実施例に挙げる電子機器とは、半導体回路を搭載した
半導体装置と定義する。
【0096】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図10に示す。
【0097】図10(A)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2001、カメラ部
2002、受像部2003、操作スイッチ2004、表
示装置2005で構成される。本願発明は受像部200
3、表示装置2005等に適用できる。
【0098】図10(B)はヘッドマウントディスプレ
イであり、本体2101、表示装置2102、バンド部
2103で構成される。本発明は表示装置2102に適
用することができる。
【0099】図10(C)は携帯電話であり、本体22
01、音声出力部2202、音声入力部2203、表示
装置2204、操作スイッチ2205、アンテナ220
6で構成される。本願発明は音声出力部2202、音声
入力部2203、表示装置2204等に適用することが
できる。
【0100】図10(D)はビデオカメラであり、本体
2301、表示装置2302、音声入力部2303、操
作スイッチ2304、バッテリー2305、受像部23
06で構成される。本願発明は表示装置2302、音声
入力部2303、受像部2306に適用することができ
る。
【0101】図10(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
ミラー(偏光ビームスプリッタ等)2404、240
5、スクリーン2406で構成される。本発明は表示装
置2403に適用することができる。
【0102】図10(F)は携帯書籍であり、本体25
01、表示装置2502、2503、記憶媒体250
4、操作スイッチ2505、アンテナ2506で構成さ
れる。記憶媒体(MD、DVD等)に記憶されたデータ
またはアンテナ(たとえば衛星アンテナ等)から得られ
るデータを表示する。本発明は表示装置2502、25
03に適用することができる。
【0103】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。
【0104】〔実施例7〕 上記実施例1〜5に示した
TFTは、AMLCDに適用した例を示したが、AML
CD以外にも他の様々な電気光学装置や半導体回路に適
用できる。
【0105】AMLCD以外の電気光学装置としては、
EL(エレクトロルミネッセンス)表示装置やイメージ
センサ等を挙げることができる。
【0106】また、半導体回路としては、ICチップで
構成されるマイクロプロセッサのような演算処理回路、
携帯機器の入出力信号を扱う高周波モジュール(MMI
C等)が挙げられる。
【0107】このように、本発明は絶縁ゲート型TFT
からなる回路によって機能する全ての半導体装置に対し
て適用することが可能である。
【0108】
【発明の効果】本発明を利用した半導体装置は、活性
層、特にチャネル形成領域と第1のゲート絶縁膜との界
面特性を良好なものとすることができるため、電気特性
の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図1】 本発明の作製工程の一例を示す断面図(実
施の形態)
【図2】 本発明の作製工程の一例を示す断面図(実
施の形態)
【図3】 本発明の作製工程の一例を示す断面図(実
施の形態)
【図4】 本発明の作製工程の一例を示す断面拡大図
(実施の形態)
【図5】 本発明の作製工程の一例を示す上面図及び
断面図(実施例1)
【図6】 本発明の作製工程の一例を示す断面図(実
施例1)
【図7】 本発明の作製工程の一例を示す断面図(実
施例1)
【図8】 本発明の作製工程の一例を示す断面図(実
施例1)
【図9】 アクティブマトリクス基板の外観図
【図10】 電気機器
【符号の説明】
100 基板 101 初期半導体膜 102a 第1のゲート絶縁膜 102b 第1のゲート絶縁膜(パターニング
後) 102c 第2のゲート絶縁膜 103 結晶性半導体膜 104 活性層 105 導電膜 106 レジスト 107a〜c 配線層 108 ポーラス型の陽極酸化物 109 バリア型の陽極酸化物 110 第1のゲート絶縁膜(パターニング
後) 111 第2のゲート絶縁膜(パターニング
後) 115、116 高濃度不純物領域 117、118 低濃度不純物領域 119 チャネル形成領域

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】絶縁性を有する表面上の結晶性半導体膜か
    らなる活性層と、前記活性層上の第1の絶縁膜と、前記
    第1の絶縁膜上の第2の絶縁膜と、前記第2の絶縁膜上
    のゲート配線とを有することを特徴とする半導体素子か
    らなる半導体回路を備えた半導体装置。
  2. 【請求項2】絶縁性を有する表面上の結晶性半導体膜か
    らなる活性層と、前記活性層上の第1の絶縁膜と、前記
    第1の絶縁膜上に第1の絶縁膜と比較して膜厚が厚い第
    2の絶縁膜と、前記第2の絶縁膜上のゲート配線とを有
    することを特徴とする半導体素子からなる半導体回路を
    備えた半導体装置。
  3. 【請求項3】絶縁性を有する表面上に結晶性半導体膜か
    らなる活性層と、前記活性層上の第1の絶縁膜と、前記
    第1の絶縁膜と同じパターン形状を有する第2の絶縁膜
    と、前記第2の絶縁膜上にゲート配線とを有することを
    特徴とする半導体素子からなる半導体回路を備えた半導
    体装置。
  4. 【請求項4】請求項1乃至3のいずれか一において、前
    記結晶性半導体膜は、絶縁性を有する表面上の初期半導
    体膜と第1の絶縁膜とを連続的に形成する工程と、前記
    第1の絶縁膜を介して赤外光または紫外光を照射するこ
    とにより前記初期半導体膜を溶融させることなく結晶化
    する工程とを少なくとも経て形成された結晶性半導体膜
    であることを特徴とする半導体素子からなる半導体回路
    を備えた半導体装置。
  5. 【請求項5】請求項1乃至4のいずれか一において、前
    記第1の絶縁膜と前記活性層との界面における不純物濃
    度は、第1の絶縁膜と第2の絶縁膜との界面における不
    純物濃度よりも低いことを特徴とする半導体素子からな
    る半導体回路を備えた半導体装置。
  6. 【請求項6】請求項1乃至5のいずれか一において、前
    記ゲート配線は、単層または積層構造を有しており、ア
    ルミニウム、タンタル、モリブデン、チタン、クロム、
    シリコンから選ばれた一種の元素を主成分とする材料か
    らなる層を有することを特徴とする半導体素子からなる
    半導体回路を備えた半導体装置。
  7. 【請求項7】請求項1乃至6のいずれか一において、前
    記活性層は、ソース領域と、ドレイン領域と、前記ソー
    ス領域と前記ドレイン領域の間に形成されたチャネル形
    成領域とを有することを特徴とする半導体素子からなる
    半導体回路を備えた半導体装置。
  8. 【請求項8】請求項1乃至7のいずれか一において、前
    記第1の絶縁膜は、少なくともチャネル形成領域と接し
    ていることを特徴とする半導体素子からなる半導体回路
    を備えた半導体装置。
  9. 【請求項9】請求項1乃至8のいずれか一において、前
    記第1の絶縁膜の膜厚は、1〜50nmであることを特
    徴とする半導体素子からなる半導体回路を備えた半導体
    装置。
  10. 【請求項10】請求項1乃至9のいずれか一において、
    前記第2の絶縁膜の膜厚は、100〜200nmである
    ことを特徴とする半導体素子からなる半導体回路を備え
    た半導体装置。
  11. 【請求項11】請求項1乃至10のいずれか一におい
    て、前記ソース領域およびドレイン領域の少なくとも一
    部は、シリサイドであることを特徴とする半導体素子か
    らなる半導体回路を備えた半導体装置。
  12. 【請求項12】絶縁性を有する表面上に初期半導体膜と
    第1の絶縁膜とを連続形成する工程と、前記第1の絶縁
    膜を介して赤外光または紫外光を照射することにより前
    記初期半導体膜を結晶化して結晶性半導体膜を形成する
    工程と、前記結晶性半導体膜及び前記第1の絶縁膜をパ
    ターニングして、前記結晶性半導体膜の端面と前記第1
    の絶縁膜の端面を一致させる工程と、前記結晶性半導体
    膜及び第1の絶縁膜を覆って第2の絶縁膜を形成する工
    程と、前記絶縁膜上にゲート配線を形成する工程と、前
    記第1の絶縁膜と第2の絶縁膜とを同じパターン形状に
    する工程と、を有する半導体素子からなる半導体回路を
    備えた半導体装置の作製方法。
  13. 【請求項13】絶縁基板上に、下地膜と初期半導体膜と
    第1の絶縁膜とを連続形成する工程と、前記第1の絶縁
    膜を介して赤外光または紫外光を照射することにより前
    記初期半導体膜を結晶化して結晶性半導体膜を形成する
    工程と、前記結晶性半導体膜及び前記第1の絶縁膜をパ
    ターニングして、前記結晶性半導体膜の端面と前記第1
    の絶縁膜の端面を一致させる工程と、前記結晶性半導体
    膜及び第1の絶縁膜を覆って第2の絶縁膜を形成する工
    程と、前記絶縁膜上にゲート配線を形成する工程と、前
    記第1の絶縁膜と第2の絶縁膜とを同じパターン形状に
    する工程と、を有する半導体素子からなる半導体回路を
    備えた半導体装置の作製方法。
  14. 【請求項14】請求項12または請求項13において、
    結晶性半導体膜を得る工程は、前記初期半導体膜を溶融
    させることなく前記初期半導体膜を結晶化させることを
    特徴とする半導体素子からなる半導体回路を備えた半導
    体装置の作製方法。
JP10229990A 1998-07-31 1998-07-31 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 Withdrawn JP2000058847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10229990A JP2000058847A (ja) 1998-07-31 1998-07-31 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10229990A JP2000058847A (ja) 1998-07-31 1998-07-31 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2000058847A true JP2000058847A (ja) 2000-02-25
JP2000058847A5 JP2000058847A5 (ja) 2005-10-13

Family

ID=16900884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10229990A Withdrawn JP2000058847A (ja) 1998-07-31 1998-07-31 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP2000058847A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345453A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法
JP2005064453A (ja) * 2003-07-29 2005-03-10 Advanced Display Inc 薄膜トランジスタ及びその製造方法
JP2005150736A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
JP2001345453A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法
JP4712208B2 (ja) * 2000-03-27 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005064453A (ja) * 2003-07-29 2005-03-10 Advanced Display Inc 薄膜トランジスタ及びその製造方法
JP2005150736A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Similar Documents

Publication Publication Date Title
JP4493741B2 (ja) 半導体装置の作製方法
US6677221B2 (en) Semiconductor device and the fabricating method therefor
JP5352554B2 (ja) 半導体装置及び電子機器
JP4667523B2 (ja) 半導体装置及びその作製方法
US6700134B2 (en) Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6777713B2 (en) Irregular semiconductor film, having ridges of convex portion
JP2000174282A (ja) 半導体装置
JP2001007335A (ja) 半導体装置の作製方法
JP2000058839A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000353809A (ja) 半導体装置およびその作製方法
JP4450900B2 (ja) 半導体装置の作製方法
JP2000058847A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000058848A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000058838A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000196101A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
JP4472061B2 (ja) 半導体装置の作製方法
JP4437511B2 (ja) 電気光学装置の作製方法
JP2001156295A (ja) 半導体装置の作製方法
JPH11307783A (ja) 半導体装置およびその作製方法
JP2000114172A (ja) 半導体装置の作製方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2000133590A (ja) 半導体装置およびその製造方法
JP2000022165A5 (ja)
JP2000349025A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070827