JPH11354441A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11354441A JPH11354441A JP15948198A JP15948198A JPH11354441A JP H11354441 A JPH11354441 A JP H11354441A JP 15948198 A JP15948198 A JP 15948198A JP 15948198 A JP15948198 A JP 15948198A JP H11354441 A JPH11354441 A JP H11354441A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- amorphous
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 結晶欠陥の少ない半導体薄膜（ａ−Ｓｉ膜，
ｐ−Ｓｉ膜）を形成して、ＴＦＴ等の半導体装置の特性
を向上させることのできる半導体装置の製造方法を提供
する。 【解決手段】 基板（ガラス基板１）上にアモルファス
Ｓｉ膜（２）を形成する工程と、上記アモルファスＳｉ
膜の上に、該アモルファスＳｉ膜の全面を被覆するＳｉ
Ｏ２膜（Ｃ）を形成する工程と、上記ＳｉＯ２膜の上か
らレーザーを照射して、上記アモルファスＳｉ膜を多結
晶Ｓｉ膜（２’）に結晶化させる工程とを少なくとも有
するようにした。
ｐ−Ｓｉ膜）を形成して、ＴＦＴ等の半導体装置の特性
を向上させることのできる半導体装置の製造方法を提供
する。 【解決手段】 基板（ガラス基板１）上にアモルファス
Ｓｉ膜（２）を形成する工程と、上記アモルファスＳｉ
膜の上に、該アモルファスＳｉ膜の全面を被覆するＳｉ
Ｏ２膜（Ｃ）を形成する工程と、上記ＳｉＯ２膜の上か
らレーザーを照射して、上記アモルファスＳｉ膜を多結
晶Ｓｉ膜（２’）に結晶化させる工程とを少なくとも有
するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】シリコン半導体膜（半導体薄膜）として
のポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン
膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非
晶質シリコン膜）は、例えば、液晶装置のアクティブマ
トリックス基板におけるＴＦＴ（Thin Film Transisto
r：薄膜トランジスタ）等の半導体装置の動作層を構成
する半導体薄膜として用いられている。
のポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン
膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非
晶質シリコン膜）は、例えば、液晶装置のアクティブマ
トリックス基板におけるＴＦＴ（Thin Film Transisto
r：薄膜トランジスタ）等の半導体装置の動作層を構成
する半導体薄膜として用いられている。
【０００３】ここで、上記ＴＦＴの一種である低温ｐ−
ＳｉＴＦＴの従来における製造プロセスの一例を図４に
示す工程図を参照して簡単に説明する。
ＳｉＴＦＴの従来における製造プロセスの一例を図４に
示す工程図を参照して簡単に説明する。
【０００４】まず、ガラス基板１上に、ジシランガスを
用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを
用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜２
を堆積させる（図４の工程（ａ））。
用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを
用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜２
を堆積させる（図４の工程（ａ））。
【０００５】次いで、そのａ−Ｓｉ膜２の全面にエキシ
マレーザーによるレーザーアニールを施して結晶化させ
ることによりｐ−Ｓｉ膜２’を形成する（図４の工程
（ｂ））。
マレーザーによるレーザーアニールを施して結晶化させ
ることによりｐ−Ｓｉ膜２’を形成する（図４の工程
（ｂ））。
【０００６】そして、このｐ−Ｓｉ膜２’に、エッチン
グによるパターニングを行なった後、ＣＶＤ法によって
ＳｉＯ２膜からなるゲート絶縁膜３を形成する（図４の
工程（ｃ））。
グによるパターニングを行なった後、ＣＶＤ法によって
ＳｉＯ２膜からなるゲート絶縁膜３を形成する（図４の
工程（ｃ））。
【０００７】次に、ゲート絶縁膜３上の所定位置に、ｐ
−ＳｉやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４
を形成した後、イオンドーピング法で不純物を注入して
ソース・ドレイン領域２’ａ，２’ｂを自己整合的に形
成する（図４の工程（ｄ））。
−ＳｉやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４
を形成した後、イオンドーピング法で不純物を注入して
ソース・ドレイン領域２’ａ，２’ｂを自己整合的に形
成する（図４の工程（ｄ））。
【０００８】その後、ＣＶＤ法によりＳｉＯ２等を堆積
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図４の工程（ｅ））。
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図４の工程（ｅ））。
【０００９】次いで、ＳｉＯ２等からなるパッシベーシ
ョン膜９を設け、必要部分を開口して（図４の工程
（ｆ））、ＴＦＴ素子基板の製造工程全般を終了する。
ョン膜９を設け、必要部分を開口して（図４の工程
（ｆ））、ＴＦＴ素子基板の製造工程全般を終了する。
【００１０】
【発明が解決しようとする課題】ところが、上記図４の
工程（ａ）におけるａ−Ｓｉ膜２は、ＣＶＤ法で形成さ
れた直後、あるいは工程（ｂ）でレーザーアニールを行
なう際に、その表面は化学的に極めて活性な状態にある
ため、ａ−Ｓｉ膜２中のＳｉ原子は、大気中の酸素と容
易に結合してａ−Ｓｉ膜２上に不要な自然酸化膜Ｎ（図
５参照）を形成してしまうという問題があった。
工程（ａ）におけるａ−Ｓｉ膜２は、ＣＶＤ法で形成さ
れた直後、あるいは工程（ｂ）でレーザーアニールを行
なう際に、その表面は化学的に極めて活性な状態にある
ため、ａ−Ｓｉ膜２中のＳｉ原子は、大気中の酸素と容
易に結合してａ−Ｓｉ膜２上に不要な自然酸化膜Ｎ（図
５参照）を形成してしまうという問題があった。
【００１１】このａ−Ｓｉ膜２の表面に形成される自然
酸化膜Ｎの中には、図５に示すように多くの結晶欠陥や
未反応基としてのサブオキサイド（Ｓｉ＋〜Ｓｉ３＋な
どの酸化度数の低いシリコン）、あるいは水素結合が含
まれる。これらの欠陥因子は、ａ−Ｓｉ膜２が上記工程
（ｂ）のレーザーアニールによってｐ−Ｓｉ膜２’へ結
晶化された後も残留し、ｐ−Ｓｉ膜２’とゲート絶縁膜
３との界面状態に悪影響を及ぼし、表面リーク電流の増
大あるいは、不純物準位を発生させてＴＦＴの信頼性を
低下させるという問題を生じていた。
酸化膜Ｎの中には、図５に示すように多くの結晶欠陥や
未反応基としてのサブオキサイド（Ｓｉ＋〜Ｓｉ３＋な
どの酸化度数の低いシリコン）、あるいは水素結合が含
まれる。これらの欠陥因子は、ａ−Ｓｉ膜２が上記工程
（ｂ）のレーザーアニールによってｐ−Ｓｉ膜２’へ結
晶化された後も残留し、ｐ−Ｓｉ膜２’とゲート絶縁膜
３との界面状態に悪影響を及ぼし、表面リーク電流の増
大あるいは、不純物準位を発生させてＴＦＴの信頼性を
低下させるという問題を生じていた。
【００１２】また、上記欠陥因子は、ゲート絶縁膜３の
絶縁破壊耐圧特性を低下させる要因にもなっていた。
絶縁破壊耐圧特性を低下させる要因にもなっていた。
【００１３】さらに、ｐ−Ｓｉ膜２’とゲート絶縁膜３
との界面に存在する結晶欠陥は、チャネルにおいてイン
パクトイオン化等によって発生するホットキャリア等の
たまり場となり易く、ＴＦＴの経年劣化の一因ともなっ
ていた。
との界面に存在する結晶欠陥は、チャネルにおいてイン
パクトイオン化等によって発生するホットキャリア等の
たまり場となり易く、ＴＦＴの経年劣化の一因ともなっ
ていた。
【００１４】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、結晶欠陥の少な
い半導体薄膜（ａ−Ｓｉ膜，ｐ−Ｓｉ膜）を形成して、
ＴＦＴ等の半導体装置の特性を向上させることのできる
半導体装置の製造方法を提供することにある。
ものであり、その目的とするところは、結晶欠陥の少な
い半導体薄膜（ａ−Ｓｉ膜，ｐ−Ｓｉ膜）を形成して、
ＴＦＴ等の半導体装置の特性を向上させることのできる
半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、基板上に半
導体薄膜を有する半導体装置の製造方法であって、基板
上にアモルファスＳｉ膜を形成する工程と、上記アモル
ファスＳｉ膜の上に、該アモルファスＳｉ膜の全面を被
覆するＳｉＯ２膜を形成する工程と、上記ＳｉＯ２膜の
上からレーザーを照射して、上記アモルファスＳｉ膜を
多結晶Ｓｉ膜に結晶化させる工程とを少なくとも有する
ものである。
に、本発明に係る半導体装置の製造方法は、基板上に半
導体薄膜を有する半導体装置の製造方法であって、基板
上にアモルファスＳｉ膜を形成する工程と、上記アモル
ファスＳｉ膜の上に、該アモルファスＳｉ膜の全面を被
覆するＳｉＯ２膜を形成する工程と、上記ＳｉＯ２膜の
上からレーザーを照射して、上記アモルファスＳｉ膜を
多結晶Ｓｉ膜に結晶化させる工程とを少なくとも有する
ものである。
【００１６】これにより、化学的に活性なアモルファス
Ｓｉ膜の表面は、ＳｉＯ２膜で被覆（コーティング）さ
れるため、大気等との接触が遮断され、欠陥因子を含ん
だ不安定な自然酸化膜がアモルファスＳｉ膜上に形成さ
れることを防止することができる。
Ｓｉ膜の表面は、ＳｉＯ２膜で被覆（コーティング）さ
れるため、大気等との接触が遮断され、欠陥因子を含ん
だ不安定な自然酸化膜がアモルファスＳｉ膜上に形成さ
れることを防止することができる。
【００１７】また、上記アモルファスＳｉ膜を多結晶Ｓ
ｉ膜に結晶化させるために行なわれるレーザーの照射は
上記ＳｉＯ２膜の上から行なわれるため、この際にも、
上記アモルファスＳｉ膜および多結晶Ｓｉ膜が、大気等
と直接触れることが回避され、不要な自然酸化膜が形成
されることを確実に防止することができる。したがっ
て、基板上に結晶欠陥の少ない良質の多結晶Ｓｉ膜を形
成することが可能となり、この多結晶Ｓｉ膜を動作領域
とするＴＦＴ等の半導体装置の特性を向上させることが
できる。
ｉ膜に結晶化させるために行なわれるレーザーの照射は
上記ＳｉＯ２膜の上から行なわれるため、この際にも、
上記アモルファスＳｉ膜および多結晶Ｓｉ膜が、大気等
と直接触れることが回避され、不要な自然酸化膜が形成
されることを確実に防止することができる。したがっ
て、基板上に結晶欠陥の少ない良質の多結晶Ｓｉ膜を形
成することが可能となり、この多結晶Ｓｉ膜を動作領域
とするＴＦＴ等の半導体装置の特性を向上させることが
できる。
【００１８】なお、上記ＳｉＯ２膜は、上記アモルファ
スＳｉ膜を酸化させて形成することにより、容易に形成
することができる。
スＳｉ膜を酸化させて形成することにより、容易に形成
することができる。
【００１９】また、上記ＳｉＯ２膜は、５０Å以下の厚
さで形成することが望ましい。これにより、上記ＳｉＯ
２膜は、上記アモルファスＳｉ膜と大気中の酸素との接
触を確実に防止できると共に、レーザーを照射する工程
において上記アモルファスＳｉ膜の結晶化に必要な熱を
十分に伝導することができる。
さで形成することが望ましい。これにより、上記ＳｉＯ
２膜は、上記アモルファスＳｉ膜と大気中の酸素との接
触を確実に防止できると共に、レーザーを照射する工程
において上記アモルファスＳｉ膜の結晶化に必要な熱を
十分に伝導することができる。
【００２０】また、上記ＳｉＯ２膜は、Ｏ２雰囲気また
は大気雰囲気中で熱処理して形成することができる。こ
れにより、上記のような５０Å以下の厚さのＳｉＯ２膜
を容易に形成することができる。
は大気雰囲気中で熱処理して形成することができる。こ
れにより、上記のような５０Å以下の厚さのＳｉＯ２膜
を容易に形成することができる。
【００２１】また、上記ＳｉＯ２膜は、水蒸気雰囲気中
やオゾン中で形成することもでき、短時間で同様のＳｉ
Ｏ２膜を形成することができる。
やオゾン中で形成することもでき、短時間で同様のＳｉ
Ｏ２膜を形成することができる。
【００２２】また、上記レーザーの照射は、酸素雰囲気
中で行なうようにしてもよい。これにより、上記ＳｉＯ
２膜をさらに酸化して緻密化させることができ、このＳ
ｉＯ２膜をゲート絶縁膜の一部として用いる場合には、
ＴＦＴ等の特性を向上させることができる。
中で行なうようにしてもよい。これにより、上記ＳｉＯ
２膜をさらに酸化して緻密化させることができ、このＳ
ｉＯ２膜をゲート絶縁膜の一部として用いる場合には、
ＴＦＴ等の特性を向上させることができる。
【００２３】
【発明の実施の形態】以下に本発明の好適な実施形態を
図１から図３を参照して説明する。
図１から図３を参照して説明する。
【００２４】ここに、図１は本発明に係る半導体装置の
製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴ
ＦＴを製造する場合のプロセスの一例を示す工程図であ
る。
製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴ
ＦＴを製造する場合のプロセスの一例を示す工程図であ
る。
【００２５】図２は、本実施形態においてＯ２アニール
を行なって被覆用ＳｉＯ２膜を形成したＴＦＴのＩds−
Ｖgs（ト゛レイン・ソース電流−ケ゛ート・ソース電圧）特性を示すグ
ラフ、図３はＯ２アニールを行わなかったＴＦＴのＩds
−Ｖgs特性を示すグラフである。
を行なって被覆用ＳｉＯ２膜を形成したＴＦＴのＩds−
Ｖgs（ト゛レイン・ソース電流−ケ゛ート・ソース電圧）特性を示すグ
ラフ、図３はＯ２アニールを行わなかったＴＦＴのＩds
−Ｖgs特性を示すグラフである。
【００２６】なお、図１において、前出の図４と同一の
部分については同一の符号を付すものとする。
部分については同一の符号を付すものとする。
【００２７】図１の工程（ａ）において、まず、ガラス
基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜
１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ
（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ
（プラズマＣＶＤ）法でａ−Ｓｉ膜２を堆積させる。
基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜
１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ
（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ
（プラズマＣＶＤ）法でａ−Ｓｉ膜２を堆積させる。
【００２８】次いで、ａ−Ｓｉ膜２に対して、４２５
℃，３時間の条件でＯ２アニールを行なう（図１の工程
（ｂ））。
℃，３時間の条件でＯ２アニールを行なう（図１の工程
（ｂ））。
【００２９】これにより、ａ−Ｓｉ膜２の表面が薄く酸
化され、ａ−Ｓｉ膜２の全面を被覆（コーティング）す
る被覆用ＳｉＯ２膜Ｃが、５０Å以下の厚さで形成され
る。
化され、ａ−Ｓｉ膜２の全面を被覆（コーティング）す
る被覆用ＳｉＯ２膜Ｃが、５０Å以下の厚さで形成され
る。
【００３０】なお、上記Ｏ２アニールに代えて４２５
℃，３時間の条件で大気中アニールを行なったり、ある
いは、３５０℃，３時間の条件で水蒸気アニールを行な
うようにしても同様の被覆用ＳｉＯ２膜Ｃを形成するこ
とができる。
℃，３時間の条件で大気中アニールを行なったり、ある
いは、３５０℃，３時間の条件で水蒸気アニールを行な
うようにしても同様の被覆用ＳｉＯ２膜Ｃを形成するこ
とができる。
【００３１】また、上記各種アニールに代えて、１５０
℃，１分間の条件で、ａ−Ｓｉ膜２をオゾン（Ｏ３）に
晒して酸化させるオゾン処理を施すことにより、同様の
被覆用ＳｉＯ２膜Ｃを形成するようにしてもよい。
℃，１分間の条件で、ａ−Ｓｉ膜２をオゾン（Ｏ３）に
晒して酸化させるオゾン処理を施すことにより、同様の
被覆用ＳｉＯ２膜Ｃを形成するようにしてもよい。
【００３２】このようにして、ａ−Ｓｉ膜２上に被覆用
ＳｉＯ２膜Ｃを形成することにより、ａ−Ｓｉ膜２と空
気等との接触を遮断することができ、ａ−Ｓｉ膜２の表
面に結晶欠陥を含む不要の自然酸化膜が形成される事態
を未然に防止することができる。
ＳｉＯ２膜Ｃを形成することにより、ａ−Ｓｉ膜２と空
気等との接触を遮断することができ、ａ−Ｓｉ膜２の表
面に結晶欠陥を含む不要の自然酸化膜が形成される事態
を未然に防止することができる。
【００３３】次に、被覆用ＳｉＯ２膜Ｃの全面に対して
エキシマレーザーを照射してレーザーアニールを行い、
ａ−Ｓｉ膜２を結晶化してｐ−Ｓｉ膜２’を形成する
（図１の工程（ｃ））。
エキシマレーザーを照射してレーザーアニールを行い、
ａ−Ｓｉ膜２を結晶化してｐ−Ｓｉ膜２’を形成する
（図１の工程（ｃ））。
【００３４】このレーザーアニールを行う際に、ａ−Ｓ
ｉ膜２の表面は被覆用ＳｉＯ２膜Ｃで被覆され、空気等
との接触が遮断されているため、結晶化したｐ−Ｓｉ膜
２’の表面に不要の自然酸化膜が形成されることを防止
できる。したがって、高品質のｐ−Ｓｉ膜２’を形成す
ることができ、ひいてはこのｐ−Ｓｉ膜２’を動作領域
とするＴＦＴ等の特性を向上させることができる。
ｉ膜２の表面は被覆用ＳｉＯ２膜Ｃで被覆され、空気等
との接触が遮断されているため、結晶化したｐ−Ｓｉ膜
２’の表面に不要の自然酸化膜が形成されることを防止
できる。したがって、高品質のｐ−Ｓｉ膜２’を形成す
ることができ、ひいてはこのｐ−Ｓｉ膜２’を動作領域
とするＴＦＴ等の特性を向上させることができる。
【００３５】なお、上記エキシマレーザーによるレーザ
ーアニールを行いながら、エキシマレーザーの照射域に
対してＯ２ガスを導入するようにしてもよい。この場合
には、導入されたＯ２ガスが、エキシマレーザーの紫外
線を吸収して励起されてオゾン・ガス（Ｏ３ガス）が発
生し、その酸化力によって被覆用ＳｉＯ２膜Ｃをさらに
酸化して、緻密化させることができる。
ーアニールを行いながら、エキシマレーザーの照射域に
対してＯ２ガスを導入するようにしてもよい。この場合
には、導入されたＯ２ガスが、エキシマレーザーの紫外
線を吸収して励起されてオゾン・ガス（Ｏ３ガス）が発
生し、その酸化力によって被覆用ＳｉＯ２膜Ｃをさらに
酸化して、緻密化させることができる。
【００３６】このようにしてオゾン・ガスで酸化された
被覆用ＳｉＯ２膜Ｃは結晶欠陥が極めて少ない緻密な膜
となるため、ｐ−Ｓｉ膜２’との界面状態が良好とな
り、ＴＦＴの特性を向上させることができる。
被覆用ＳｉＯ２膜Ｃは結晶欠陥が極めて少ない緻密な膜
となるため、ｐ−Ｓｉ膜２’との界面状態が良好とな
り、ＴＦＴの特性を向上させることができる。
【００３７】なお、上記Ｏ２ガスに代えて水蒸気ガス
（Ｈ２Ｏ）をエキシマレーザーの照射域に対して導入し
て、オゾン・ガスを発生させるようにしてもよい。
（Ｈ２Ｏ）をエキシマレーザーの照射域に対して導入し
て、オゾン・ガスを発生させるようにしてもよい。
【００３８】次に、被覆用ＳｉＯ２膜Ｃを有するｐ−Ｓ
ｉ膜２’に、エッチングによるパターニングを行なった
後、ＣＶＤ法によりＳｉＯ２膜からなるゲート絶縁膜３
を形成する（図１の工程（ｄ））。
ｉ膜２’に、エッチングによるパターニングを行なった
後、ＣＶＤ法によりＳｉＯ２膜からなるゲート絶縁膜３
を形成する（図１の工程（ｄ））。
【００３９】この際に、ｐ−Ｓｉ膜２’上の被覆用Ｓｉ
Ｏ２膜Ｃは結晶欠陥が修復されて緻密化されていること
から、ｐ−Ｓｉ膜２’乃至は被覆用ＳｉＯ２膜Ｃとゲー
ト絶縁膜３の界面状態が良好となり、ゲート絶縁膜３の
電気的特性を向上させることができる。
Ｏ２膜Ｃは結晶欠陥が修復されて緻密化されていること
から、ｐ−Ｓｉ膜２’乃至は被覆用ＳｉＯ２膜Ｃとゲー
ト絶縁膜３の界面状態が良好となり、ゲート絶縁膜３の
電気的特性を向上させることができる。
【００４０】また、被覆用ＳｉＯ２膜Ｃは上記の通り緻
密化されたＳｉＯ２膜で形成されているため、実質的に
はゲート絶縁膜３の一部としての役目を果たすことがで
きる。
密化されたＳｉＯ２膜で形成されているため、実質的に
はゲート絶縁膜３の一部としての役目を果たすことがで
きる。
【００４１】なお、被覆用ＳｉＯ２膜Ｃの全てをエッチ
ングで取り除き、その後でゲート絶縁膜３を形成するよ
うにしてもよい。
ングで取り除き、その後でゲート絶縁膜３を形成するよ
うにしてもよい。
【００４２】続いて、ゲート絶縁膜３上の所定位置にｐ
−ＳｉやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４
を形成した後、イオンドーピング法で不純物を注入して
ソース・ドレイン領域２’ａ，２’ｂを自己整合的に形
成する（図１の工程（ｅ））。
−ＳｉやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４
を形成した後、イオンドーピング法で不純物を注入して
ソース・ドレイン領域２’ａ，２’ｂを自己整合的に形
成する（図１の工程（ｅ））。
【００４３】この際に、ｎチャネル型を作製する場合に
は、不純物としてリン（Ｐ）のイオンを３×１０１５／
ｃｍ２のドーズ量でドーピングし、ｐチャネル型を作製
する場合には不純物としてホウ素（Ｂ）のイオンを１×
１０１５／ｃｍ２のドーズ量でドーピングする。
は、不純物としてリン（Ｐ）のイオンを３×１０１５／
ｃｍ２のドーズ量でドーピングし、ｐチャネル型を作製
する場合には不純物としてホウ素（Ｂ）のイオンを１×
１０１５／ｃｍ２のドーズ量でドーピングする。
【００４４】その後、ＣＶＤ法によりＳｉＯ２等を堆積
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図１の工程（ｆ））。
させて層間絶縁膜５を形成し、コンタクトホール６を開
口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ
配線層８を形成する（図１の工程（ｆ））。
【００４５】次いで、ＳｉＯ２等からなるパッシベーシ
ョン膜９を設け、必要部分を開口して（図１の工程
（ｇ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終
了する。このようにして、工程（ｂ）でＯ２アニールを
行なって被覆用ＳｉＯ２膜Ｃを形成して製造した低温ｐ
−ＳｉＴＦＴ素子について、Ｉds−Ｖgs特性を確認する
測定を行なったところ、図２のグラフに示すような測定
結果を得た。
ョン膜９を設け、必要部分を開口して（図１の工程
（ｇ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終
了する。このようにして、工程（ｂ）でＯ２アニールを
行なって被覆用ＳｉＯ２膜Ｃを形成して製造した低温ｐ
−ＳｉＴＦＴ素子について、Ｉds−Ｖgs特性を確認する
測定を行なったところ、図２のグラフに示すような測定
結果を得た。
【００４６】図２において、測定曲線ａはイニシャル状
態を、測定曲線ｂは電圧ストレス（Ｖg＝Ｖd＝１８Ｖ，
１min）を加えた状態を示している。
態を、測定曲線ｂは電圧ストレス（Ｖg＝Ｖd＝１８Ｖ，
１min）を加えた状態を示している。
【００４７】このグラフにおいて、Ｖgsの５〜２０Ｖの
範囲に注目すると、イニシャル状態と電圧ストレスを加
えた状態の変位は比較的少ないことが分かり、Ｏ２アニ
ールを行なって被覆用ＳｉＯ２膜Ｃを形成して製造した
低温ｐ−ＳｉＴＦＴ素子はＩds−Ｖgs特性に優れている
ことが確認できる。
範囲に注目すると、イニシャル状態と電圧ストレスを加
えた状態の変位は比較的少ないことが分かり、Ｏ２アニ
ールを行なって被覆用ＳｉＯ２膜Ｃを形成して製造した
低温ｐ−ＳｉＴＦＴ素子はＩds−Ｖgs特性に優れている
ことが確認できる。
【００４８】なお、比較のために、Ｏ２アニールを行な
わずに製造した低温ｐ−ＳｉＴＦＴ素子について、Ｉds
−Ｖgs特性を確認する同様の測定を行なった場合を図３
のグラフに示した。図３において、測定曲線ａ’はイニ
シャル状態を、測定曲線ｂ’は電圧ストレス（Ｖg＝Ｖd
＝１８Ｖ，１min）を加えた状態を示している。
わずに製造した低温ｐ−ＳｉＴＦＴ素子について、Ｉds
−Ｖgs特性を確認する同様の測定を行なった場合を図３
のグラフに示した。図３において、測定曲線ａ’はイニ
シャル状態を、測定曲線ｂ’は電圧ストレス（Ｖg＝Ｖd
＝１８Ｖ，１min）を加えた状態を示している。
【００４９】この図３と図２のグラフの比較から、本実
施態様におけるＯ２アニールを行なって被覆用ＳｉＯ２
膜Ｃを形成することが低温ｐ−ＳｉＴＦＴ素子のＩds−
Ｖgs特性を向上させ、ひいては半導体装置の信頼性の向
上に効果的であるということができる。
施態様におけるＯ２アニールを行なって被覆用ＳｉＯ２
膜Ｃを形成することが低温ｐ−ＳｉＴＦＴ素子のＩds−
Ｖgs特性を向上させ、ひいては半導体装置の信頼性の向
上に効果的であるということができる。
【００５０】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法は、化学的に活性なアモルファスＳｉ
膜の表面は、ＳｉＯ２膜によって被覆（コーティング）
されるため、大気等との接触が遮断され、欠陥因子を含
んだ不安定な自然酸化膜がアモルファスＳｉ膜上に形成
されることを防止することができるという効果がある。
体装置の製造方法は、化学的に活性なアモルファスＳｉ
膜の表面は、ＳｉＯ２膜によって被覆（コーティング）
されるため、大気等との接触が遮断され、欠陥因子を含
んだ不安定な自然酸化膜がアモルファスＳｉ膜上に形成
されることを防止することができるという効果がある。
【図１】 本発明に係る半導体装置の製造方法を適用し
て低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの
一例を示す工程図である。
て低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの
一例を示す工程図である。
【図２】 本発明に係る半導体装置の製造方法における
Ｏ２アニールを行なった場合のＴＦＴのＩds−Ｖgs特性
を示すグラフである。
Ｏ２アニールを行なった場合のＴＦＴのＩds−Ｖgs特性
を示すグラフである。
【図３】 Ｏ２アニールを行なわなかった場合のＴＦＴ
のＩds−Ｖgs特性を示すグラフである。
のＩds−Ｖgs特性を示すグラフである。
【図４】 従来における低温ｐ−ＳｉＴＦＴの製造プロ
セスの一例を示す工程図である。
セスの一例を示す工程図である。
【図５】 ａ−Ｓｉ膜に形成された自然酸化膜の状態を
示す模式図である。
示す模式図である。
１ ガラス基板 ２ ａ−Ｓｉ膜 ２’ ｐ−Ｓｉ膜 ２’ａ ソース領域 ２’ｂ ドレイン領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ 層間絶縁膜 ６ コンタクトホール ７ ＩＴＯ膜 ８ Ａｌ配線層 ９ パッシベーション膜 １０ 下地ＳｉＯ２膜 Ｎ 自然酸化膜 Ｃ 被覆用ＳｉＯ２膜
Claims (7)
- 【請求項１】 基板上に半導体薄膜を有する半導体装置
の製造方法であって、 基板上にアモルファスＳｉ膜を形成する工程と、 上記アモルファスＳｉ膜の上に、該アモルファスＳｉ膜
の全面を被覆するＳｉＯ２膜を形成する工程と、 上記ＳｉＯ２膜の上からレーザーを照射して、上記アモ
ルファスＳｉ膜を多結晶Ｓｉ膜に結晶化させる工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項２】 上記ＳｉＯ２膜は、上記アモルファスＳ
ｉ膜を酸化させて形成したことを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項３】 上記ＳｉＯ２膜は、５０Å以下の厚さで
形成されることを特徴とする請求項１または請求項２に
記載の半導体装置の製造方法。 - 【請求項４】 上記ＳｉＯ２膜は、Ｏ２雰囲気または大
気雰囲気中で熱処理されて形成されてなることを特徴と
する請求項１から請求項３の何れかに記載の半導体装置
の製造方法。 - 【請求項５】 上記ＳｉＯ２膜は、水蒸気雰囲気中で形
成されてなることを特徴とする請求項１から請求項３の
何れかに記載の半導体装置の製造方法。 - 【請求項６】 上記ＳｉＯ２膜は、オゾン雰囲気中で形
成されてなることを特徴とする請求項１から請求項３の
何れかに記載の半導体装置の製造方法。 - 【請求項７】 上記レーザーは、酸素雰囲気中で照射さ
れることを特徴とする請求項１から請求項６の何れかに
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948198A JPH11354441A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948198A JPH11354441A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354441A true JPH11354441A (ja) | 1999-12-24 |
Family
ID=15694722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15948198A Withdrawn JPH11354441A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354441A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217428A (ja) * | 2000-01-25 | 2001-08-10 | Samsung Electronics Co Ltd | 低温多結晶シリコン形薄膜トランジスタ−及びその製造方法 |
| JP2002353236A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | ポリシリコン薄膜トランジスタの製造方法 |
| JP2006147841A (ja) * | 2004-11-19 | 2006-06-08 | Ushio Inc | フラッシュランプ発光装置 |
| JP2007142027A (ja) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | 表示装置の製造方法 |
| CN100336189C (zh) * | 2003-07-29 | 2007-09-05 | 三菱电机株式会社 | 薄膜晶体管的制造方法 |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| JP2015099853A (ja) * | 2013-11-19 | 2015-05-28 | 株式会社ジャパンディスプレイ | 多結晶化方法 |
-
1998
- 1998-06-08 JP JP15948198A patent/JPH11354441A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217428A (ja) * | 2000-01-25 | 2001-08-10 | Samsung Electronics Co Ltd | 低温多結晶シリコン形薄膜トランジスタ−及びその製造方法 |
| JP2002353236A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | ポリシリコン薄膜トランジスタの製造方法 |
| CN100336189C (zh) * | 2003-07-29 | 2007-09-05 | 三菱电机株式会社 | 薄膜晶体管的制造方法 |
| JP2006147841A (ja) * | 2004-11-19 | 2006-06-08 | Ushio Inc | フラッシュランプ発光装置 |
| JP2007142027A (ja) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| US8445336B2 (en) | 2007-06-19 | 2013-05-21 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| JP2015099853A (ja) * | 2013-11-19 | 2015-05-28 | 株式会社ジャパンディスプレイ | 多結晶化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060003501A1 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| CN101567392B (zh) | 薄膜晶体管 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| TW543204B (en) | Method of fabricating thin film transistor | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JP3551012B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JP2003197618A (ja) | 薄膜形成方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001237430A (ja) | 酸窒化膜の形成方法および薄膜トランジスタの製造方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| JPH10233514A (ja) | 薄膜トランジスタ | |
| KR100659911B1 (ko) | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2003209261A (ja) | 半導体装置およびその作製方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JP2001110803A (ja) | 酸化膜の形成方法および薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A761 | Written withdrawal of application |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A761 |