JPH10233514A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 薄膜トランジスタに含まれる絶縁膜を改質し
て長期信頼性を確保する。 【解決手段】 薄膜トランジスタは半導体薄膜５と、そ
の下面側に接して形成されたゲート酸化膜３と、半導体
薄膜５の上面側に接して形成されたエッチングストッパ
ー膜６と、ゲート酸化膜３を介して半導体薄膜５の直下
に位置するゲート電極１とを含む積層構造を有し、６０
０℃以下のプロセス温度で絶縁基板０上に形成される。
エッチングストッパー膜６はその膜質を表わすフラット
バンド電圧の絶対値がゲート酸化膜３のフラットバンド
電圧の絶対値と実質的に同等に形成されている。半導体
薄膜５は多結晶シリコンからなり、ゲート酸化膜３及び
エッチングストッパー膜６は二酸化シリコンからなる。
これら二酸化シリコンのフラットバンド電圧の絶対値が
２Ｖ以下に制御されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁基板上に形成さ
れた多結晶シリコンなどの半導体薄膜を活性層とする薄
膜トランジスタに関する。より詳しくは、低温プロセス
（例えばプロセス最高温度が６００℃以下）で作成され
る薄膜トランジスタに関する。更に詳しくは、薄膜トラ
ンジスタに含まれる絶縁膜の改質技術に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶ディスプレ
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタは、スイッチング
素子に用いられるばかりでなく、回路素子としても利用
でき、同一基板上にスイッチング素子と合わせて周辺駆
動回路を内蔵できる。また、多結晶シリコン薄膜トラン
ジスタは微細化が可能な為、画素構造におけるスイッチ
ング素子の専有面積を縮小でき画素の高開口率化が達成
できる。ところで、従来多結晶シリコン薄膜トランジス
タは製造工程上プロセス最高温度が１０００℃程度に達
し、耐熱性に優れた石英ガラスなどが絶縁基板として用
いられていた。製造プロセス上比較的低融点のガラス基
板を使用することは困難であった。しかしながら、液晶
ディスプレイの低コスト化の為には低融点ガラス板材料
の使用が必要不可欠である。そこで、近年プロセス最高
温度が６００℃以下になる所謂低温プロセスの開発が進
められている。特に、低温プロセスは大型の液晶ディス
プレイを製造する時、コスト面から極めて有利になる。

【０００３】

【発明が解決しようとする課題】薄膜トランジスタの低
温プロセス化を行なう為、従来の熱酸化法に代えて、ゲ
ート絶縁膜をプラズマＣＶＤ法又は減圧ＣＶＤ法で形成
する方法が一般的に採用されている。なお、原料ガスと
しては例えばＳｉＨ₄ が用いられる。しかしながら、こ
れらの従来方法では６００℃以下の低温プロセスで熱酸
化膜に匹敵する高品質のＳｉＯ₂ 膜を形成することが困
難である。例えば、膜中の欠陥準位に起因する薄膜トラ
ンジスタの閾電圧（Ｖｔｈ）のシフトを招き、長期信頼
性を維持することが困難であった。また、従来のプラズ
マＣＶＤ法で形成したＳｉＯ₂ 膜では、例えばｎチャネ
ル型の薄膜トランジスタがオン状態にある時、チャネル
のドレイン端近傍に接するゲート絶縁膜や、半導体薄膜
を介してゲート絶縁膜に対向する対向絶縁膜中にホット
エレクトロンが飛び込むことにより、これらの絶縁膜中
に負の電荷に誘起される。これによりドレイン端近傍の
チャネル領域が弱反転となり、チャネル抵抗が高くな
る。このホットエレクトロンの蓄積により薄膜トランジ
スタのオン電流が低下し、長期信頼性を確保できないと
いう深刻な問題点を有していた。この対策としては、例
えばドレイン端に低濃度不純物領域（ＬＤＤ領域）を設
けることにより、ドレイン端での電界集中を緩和させ、
ホットエレクトロンなどのホットキャリアの影響を抑制
する方法が取られていた。しかしながら、この対策では
ＬＤＤ領域の抵抗が高い為、結局薄膜トランジスタのオ
ン電流減少という問題を抜本的に解決することはできな
い。低温プロセスによる薄膜トランジスタの長期信頼性
を確保する為には、ゲート絶縁膜の改質が急務となって
いる。ところで、薄膜トランジスタを構成する半導体薄
膜のゲート電極側の界面にゲート絶縁膜が接している
が、反対側（バックゲート側）の界面にも対向絶縁膜が
接している。ホットキャリアの蓄積はゲート絶縁膜ばか
りでなくバックゲート側の対向絶縁膜にも起こる為、そ
の改質も必要である。しかしながら、従来バックゲート
側の対向絶縁膜の改質については何ら考慮が払われてい
なかった。

【０００４】

【課題を解決する為の手段】上述した従来の技術の課題
に鑑み、本発明はホットキャリアの影響を除去し且つ高
オン電流を確保可能な薄膜トランジスタを提供すること
を目的とする。係る目的を達成する為に以下の手段を講
じた。即ち、本発明に係る薄膜トランジスタは基本的
に、半導体薄膜と、その一面側に接して形成されたゲー
ト絶縁膜と、該半導体薄膜の他面側に接して形成されゲ
ート絶縁膜に対向する対向絶縁膜と、該ゲート絶縁膜を
介して該半導体薄膜に重ねられたゲート電極とを含む積
層構造を有し、６００℃以下のプロセス温度で絶縁基板
上に形成される。特徴事項として、前記対向絶縁膜はそ
の膜質を表わすフラットバンド電圧の絶対値が前記ゲー
ト絶縁膜のフラットバンド電圧の絶対値と実質的に同等
に形成されている。具体的には、前記半導体薄膜は非単
結晶性のシリコン（例えば多結晶シリコン）からなり、
前記ゲート絶縁膜及び前記対向絶縁膜は二酸化シリコン
（ＳｉＯ₂ ）からなり、且つそのフラットバンド電圧の
絶対値が２Ｖ以下である。例えば、前記二酸化シリコン
は有機系シラン化合物のプラズマ分解によって４５０℃
以下の温度で成膜される。なお、前記対向絶縁膜は該絶
縁基板と該半導体薄膜との間に介在する下地膜であり、
前記ゲート電極は該半導体薄膜の上方に位置するトップ
ゲート構造である。あるいは、前記対向絶縁膜は該半導
体薄膜の上に位置するエッチングストッパー膜であり、
前記ゲート電極は該半導体薄膜の下方で該絶縁基板の上
に位置するボトムゲート構造であってもよい。

【０００５】本発明の他の側面によれば、薄膜トランジ
スタは基本的に、半導体薄膜と、その下面側に接して形
成された第１の絶縁膜と、該半導体薄膜の上面側に接し
て形成された第２の絶縁膜と、第１又は第２の絶縁膜を
介して該半導体薄膜に重なったゲート電極とを含む積層
構造を有し、６００℃以下のプロセス温度で絶縁基板上
に形成される。特徴事項として、前記半導体薄膜はレー
ザ光の照射を用いたレーザアニールにより結晶化されて
いる。又、前記第１の絶縁膜はレーザアニールの影響を
受けて膜質が改善されている。更に、前記第２の絶縁膜
はその膜質を表わすフラットバンド電圧の絶対値が前記
第１の絶縁膜のフラットバンド電圧の絶対値と実質的に
同等に形成されている。例えば、前記第１の絶縁膜は二
酸化シリコンからなりレーザアニールの影響を受けてフ
ラットバンド電圧の絶対値が２Ｖ以下になる。一方、前
記第２の絶縁膜は有機系シラン化合物のプラズマ分解に
よって４５０℃以下の温度で成膜された二酸化シリコン
からなり、フラットバンド電圧の絶対値が２Ｖ以下であ
る。

【０００６】本発明によれば、６００℃以下の低温プロ
セスで作成される薄膜トランジスタにおいて、チャネル
領域を含む半導体薄膜は上面及び下面の両方が、フラッ
トバンド電圧の絶対値が２Ｖ以下である絶縁膜に接して
いる。このフラットバンド電圧は金属／絶縁膜／半導体
のＭＩＳ構造で測定される電圧値であって絶縁膜の膜質
を表わす指標である。従来のプラズマＣＶＤ法により成
膜された絶縁膜のフラットバンド電圧の絶対値は１０Ｖ
程度であり、従来の熱酸化膜のフラットバンド電圧の絶
対値はほぼ０Ｖである。本発明ではチャネル領域を上下
から挟む絶縁膜のフラットバンド電圧の絶対値が２Ｖ以
下であり熱酸化膜に近い緻密な膜質を有している。これ
により、ホットキャリアによる劣化モードを抑制し薄膜
トランジスタの信頼性を大幅に改善できる。特に、ゲー
ト絶縁膜だけでなくバックゲート側の対向絶縁膜も改質
されており、充分な長期信頼性を確保することが可能で
ある。フラットバンド電圧の絶対値が２Ｖ以下の絶縁膜
としては、例えば有機系シラン化合物のプラズマ分解に
よって４５０℃以下の温度で成膜された二酸化シリコン
を用いることができる。あるいは、通常の無機シランを
原料として化学気相成長した二酸化シリコンであって
も、後工程のレーザアニールにより緻密化された場合に
はフラットバンド電圧の絶対値が２Ｖ以下となるので、
これをゲート絶縁膜又は対向絶縁膜に利用することがで
きる。

【０００７】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は、本発明に係る薄
膜トランジスタの第１実施形態を示す模式的な断面図で
ある。図示する様に、本薄膜トランジスタはボトムゲー
ト型の積層構造を有し６００℃以下のプロセス温度でガ
ラスなどからなる絶縁基板０上に形成されたものであ
る。絶縁基板０の上には下から順にゲート電極１、ゲー
ト窒化膜２、ゲート酸化膜３、半導体薄膜５、エッチン
グストッパー膜６が重ねられている。即ち、本薄膜トラ
ンジスタは半導体薄膜５とその一面側（下面側）に接し
て形成されたゲート絶縁膜（ゲート酸化膜３）と、半導
体薄膜５の他面側（上面側）に接して形成された対向絶
縁膜（エッチングストッパー膜６）と、ゲート絶縁膜を
介して半導体薄膜５に重ねられたゲート電極１とを含む
積層構造を有する。半導体薄膜５はエッチングストッパ
ー膜６の直下に位置するチャネル領域Ｃｈとその両側に
位置するドレイン領域Ｄ及びソース領域Ｓとに分かれて
いる。また、チャネル領域Ｃｈとドレイン領域Ｄとの間
には低濃度不純物領域（ＬＤＤ領域）が介在している。
同様に、チャネル領域Ｃｈとソース領域Ｓとの間にもＬ
ＤＤ領域が介在している。係る構成を有する薄膜トラン
ジスタは層間絶縁膜７及びパシベーション膜８により順
に被覆されている。パシベーション膜８の上には配線電
極９がパタニング形成されており、コンタクトホールを
介してソース領域Ｓに接続している。最上層には平坦化
層１０が塗工されており、その上には画素電極１１がパ
タニング形成されている。画素電極１１はコンタクトホ
ールを介してドレイン領域Ｄに接続している。この様
に、本実施形態では薄膜トランジスタは画素電極１１の
スイッチング駆動に用いられている。この関係で、リー
ク電流を抑制する必要があり所謂ＬＤＤ構造を採用して
いる。しかしながら、本発明は必ずしもＬＤＤ領域を必
須の構成要素とするものではなく、薄膜トランジスタを
駆動回路等に形成する場合には寧ろＬＤＤ領域を取り去
ることが可能である。下側の絶縁基板０には所定の間隙
を介して上側の絶縁基板２０が接合している。上側の絶
縁基板２０はガラスなどからなりその内表面には対向電
極２１が形成されている。両絶縁基板０，２０の間隙に
は液晶などからなる電気光学物質２２が保持されてい
る。

【０００８】本発明の特徴事項として、半導体薄膜５の
チャネル領域Ｃｈの上面に接するエッチングストッパー
膜６（対向絶縁膜）はその膜質を表わすフラットバンド
電圧の絶対値が、同じくチャネル領域Ｃｈの下面側に接
するゲート酸化膜３（ゲート絶縁膜）のフラットバンド
電圧の絶対値と実質的に同等に形成されている。半導体
薄膜５は非単結晶性のシリコン（例えば多結晶シリコ
ン）からなり、その上下に位置するエッチングストッパ
ー膜６及びゲート酸化膜３は二酸化シリコン（ＳｉＯ
₂ ）からなり、且つ両者のフラットバンド電圧の絶対値
が２Ｖ以下である。即ち、エッチングストッパー膜６及
びゲート酸化膜３の膜質は従来の熱酸化膜に近く、高品
質且つ緻密でありホットキャリアの蓄積による長期信頼
性の低下を抑制可能である。これらの二酸化シリコン膜
は例えば有機系シラン化合物のプラズマ分解によって４
５０℃以下の温度で成膜可能である。あるいは、電子線
サイクロトン共鳴−ＣＶＤ法（ＥＣＲ−ＣＶＤ法）で作
成したＳｉＯ₂ を用いてもよい。この場合、原料ガスと
しては例えばＳｉＨ₄ を用いることができ、フラットバ
ンド電圧の絶対値を２Ｖ以下に制御可能である。前述し
た様に、本実施形態では、対向絶縁膜は半導体薄膜５の
上に位置するエッチングストッパー膜６であり、ゲート
電極１は半導体薄膜５の下方で絶縁基板０の上に位置す
るボトムゲート構造となっている。なお、本実施形態で
はフラットバンド電圧の絶対値が２Ｖ以下である絶縁膜
として、有機系シラン化合物のプラズマ分解によって４
５０℃以下の温度で成膜された二酸化シリコン膜を用い
ているが、これに代えてレーザアニールの影響により緻
密化した二酸化シリコンを用いることもできる。本来、
レーザアニールはレーザ光を半導体薄膜に照射してこれ
を結晶化する処理である。このレーザアニールにより半
導体薄膜と接する絶縁膜も瞬間的に１０００℃以上の温
度に加熱される。この影響で二酸化シリコンからなる絶
縁膜の表面が緻密化し、フラットバンド電圧の絶対値が
２Ｖ以下になる。

【０００９】次に図２を参照して、図１に示した薄膜ト
ランジスタの製造方法を詳細に説明する。なお、本例で
は便宜上ｎチャネル型の薄膜トランジスタの製造方法を
示すが、ｐチャネル型でも不純物種（ドーパント種）を
変えるだけで全く同様である。まず（ａ）に示す様に、
ガラスなどからなる絶縁基板０の上にＡｌ，Ｍｏ，Ｔ
ａ，Ｔｉ，Ｃｒ，Ｗなどの金属、又は高濃度ドープ多結
晶シリコンと前記金属の積層構造、または前記金属同志
の積層構造又は合金を成膜し、所定の形状にパタニング
してゲート電極１に加工する。

【００１０】次いで（ｂ）に示す様に、ゲート電極１の
上にゲート絶縁膜を形成する。本実施形態では、ゲート
絶縁膜はゲート窒化膜２（ＳｉＮ_x ）／ゲート酸化膜３
（ＳｉＯ₂ ）の２層構造を用いた。ゲート窒化膜２はＳ
ｉＨ₄ ガスとＮＨ₃ ガスの混合物を原料気体として用
い、プラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。プラ
ズマを誘起する為の高周波（ＲＦ）は１３．５６ＭＨｚ
の周波数に設定し、パワーは０．０６Ｗ／ｃｍ² に設定
し、基板温度は３００乃至３５０℃に設定して、５０乃
至１５０ｎｍの厚みで成膜した。ゲート酸化膜３の形成
には、原料気体として有機系シランガスのＴＥＯＳ（Ｓ
ｉ（Ｃ₂ Ｈ₅ ）₄ Ｏ₄ ）を用い、ＲＦが１０乃至３０Ｍ
Ｈｚでパワーを０．５Ｗ／ｃｍ² 以上に設定し、基板温
度を３００乃至４５０℃に設定して５０乃至１００ｎｍ
の厚みで成膜した。次いで、ゲート酸化膜３の上に非晶
質シリコンからなる半導体薄膜４を３０乃至５０ｎｍの
厚みで成膜した。二層構造のゲート絶縁膜と非晶質半導
体薄膜４は成膜チャンバーの真空系を破らず連続成膜し
た。ＴＥＯＳを用いたゲート酸化膜３の成膜の際、ＲＦ
周波数を１３．５６ＭＨｚ以下、ＲＦパワーを０．２Ｗ
／ｃｍ² 未満で行なうと、得られる絶縁膜の耐圧が低
く、また膜中の欠陥準位も多くなるので良好なゲート酸
化膜３の形成ができない。この為、ＲＦ周波数は１３．
５６ＭＨｚを越え、且つＲＦパワーは０．２Ｗ／ｃｍ²
以上が必要である。望ましくは、周波数が２７．１２Ｍ
Ｈｚ程度でパワーが０．５Ｗ／ｃｍ² 程度がよい。ま
た、有機系シランガスとしてはＴＥＯＳに代えてＴＲＩ
ＥＳ（Ｓｉ（Ｃ₂ Ｈ₅ ）Ｏ₃ Ｈ）を用いてもよい。この
様な成膜条件でＳｉＯ₂ を形成し、後工程で３００℃以
上のアニールを通過させることにより、フラットバンド
電圧（Ｖｆｂ）の絶対値が２Ｖ以下に制御された高品質
のゲート酸化膜３が得られる。フラットバンド電圧はホ
ットキャリアに対するデバイスの信頼性を表わす重要な
指標である。

【００１１】次いで（ｃ）に示す様に、４００℃の温度
で窒素雰囲気中２時間程度加熱処理を行ない、非晶質半
導体薄膜４に含有されていた水素を放出する。所謂脱水
素アニールを行なう。この後、エキシマレーザビームな
どを照射して非晶質半導体薄膜４を結晶化させ、多結晶
半導体薄膜５に転換する。所謂レーザアニールは６００
℃以下のプロセス温度で多結晶半導体薄膜５を形成する
為の有力な手段である。この後、多結晶シリコンからな
る半導体薄膜５の上に再びＴＥＯＳを用いたプラズマＣ
ＶＤ法でＳｉＯ₂ を約１００ｎｍの厚みで成膜する。こ
のＳｉＯ₂ を所定の形状にパタニングしてエッチングス
トッパー膜６に加工する。この場合、裏面露光技術を用
いてゲート電極１と整合する様にエッチングストッパー
膜６をパタニングしている。このエッチングストッパー
膜６は後工程で多結晶半導体薄膜５をエッチングする
際、直下のチャネル領域を保護する役目を果たす。この
エッチングストッパー膜６もホットキャリアの影響を受
け、従来のＳｉＯ₂ 膜では薄膜トランジスタの動作時に
固定電荷をストッパー膜６中に誘起する。この為、信頼
性を向上するにはＴＥＯＳを用いたエッチングストッパ
ー膜６を形成する必要がある。

【００１２】最後に（ｄ）に示す様に、エッチングスト
ッパー膜６をマスクとしてイオンドーピングにより不純
物（例えばＰ）を半導体薄膜５に注入し、ＬＤＤ領域を
形成する。更にストッパー膜６及びその両側のＬＤＤ領
域を被覆する様にフォトレジストをパタニング形成した
後、これをマスクとして不純物（例えばＰ）を高濃度で
イオンドーピングし、ソース領域Ｓ及びドレイン領域Ｄ
を形成する。この後、レーザアニール又は熱アニールで
半導体薄膜５に注入された不純物を活性化させる。この
段階で半導体薄膜５をエッチングにより所定の形状にパ
タニングする。続いてＳｉＯ₂ を約２００乃至６００ｎ
ｍの厚みで成膜し層間絶縁膜７とする。この層間絶縁膜
７の成膜方法はプラズマＣＶＤ法でも、常圧ＣＶＤ法、
減圧ＣＶＤ法、スパッタ法いずれの方法でもよい。しか
しながら、好ましくはＴＥＯＳを原料ガスとしたプラズ
マＣＶＤ法により層間絶縁膜７を形成する。なぜなら、
ＴＥＯＳ−ＳｉＯ₂ は段差の被覆性に優れ、層間の段差
に起因するクラックなどを防ぎ、層間リークを減少させ
るからである。層間絶縁膜７の形成後、ＳｉＮ_x をプラ
ズマＣＶＤ法で約１００乃至４００ｎｍ成膜し、パシベ
ーション膜（キャップ膜）８とする。この段階で窒素ガ
ス又はフォーミングガス又は真空中雰囲気下で３００乃
至４００℃の加熱処理を１乃至２時間行ない、層間絶縁
膜７に含まれる水素原子を半導体薄膜５中に拡散させ
る。なお、このパシベーション膜（キャップ膜）８は必
ずしも必要ではなく、層間絶縁膜７のみの状態でアニー
ルしてもよい。この後、コンタクトホールを開口し、Ｍ
ｏ，Ａｌなどをスパッタした後所定の形状にパタニング
して配線電極９に加工する。更に、アクリル樹脂などか
らなる平坦化層１０を塗布した後コンタクトホールを開
口する。平坦化層１０の上にＩＴＯなどからなる透明導
電膜をスパッタした後、所定の形状にパタニングして画
素電極１１に加工する。

【００１３】続いて、図２に示した製造方法の変形例を
説明する。先の例では、ゲート酸化膜３としてＴＥＯＳ
−ＳｉＯ₂ を用いたが、本例ではこれに代えて通常の無
機シランを原料に用いて化学気相成長したＳｉＯ₂ をゲ
ート酸化膜３としている。具体的には、原料ガスとして
ＳｉＨ₄ を用い、これにＯ₂ を混合させて、ゲート窒化
膜２上に連続してプラズマＣＶＤ法によりゲート酸化膜
３を堆積する。例えば、ＲＦ＝１３．５６ＭＨｚ、パワ
ー＝０．０６Ｗ／ｃｍ² 、基板温度３００乃至３５０℃
の条件でゲート酸化膜３を５０乃至１００ｎｍ成膜す
る。この段階では、ゲート酸化膜３のフラットバンド電
圧の絶対値は２Ｖ以上となっている。次いで、ゲート酸
化膜３上に非晶質シリコンからなる半導体薄膜４を３０
乃至５０ｎｍの厚みで成膜する。二層のゲート窒化膜
２、ゲート酸化膜３と非晶質半導体薄膜４は成膜チャン
バの真空系を破らずに連続成膜できる。非晶質半導体薄
膜４を成膜した後、４００℃で２時間程度脱水素アニー
ルを行なう。ここで、レーザ光を照射して非晶質半導体
薄膜４を多結晶半導体薄膜５に転換する。例えば、３０
０乃至４４０ｍＪ／ｃｍ² のエネルギー密度を有するエ
キシマレーザビームを照射する。この時のレーザビーム
の波長は例えば３０８ｎｍであり、エキシマレーザビー
ムのパルス周波数は２００Ｈｚであり、パルス継続時間
は２５ｎｓである。このレーザアニールにより非晶質半
導体薄膜４の下方に接するゲート酸化膜３も数十ｎｓの
オーダーで瞬間的に１０００℃以上に加熱される。この
影響で、ゲート酸化膜３の表面が緻密化し、フラットバ
ンド電圧がＴＥＯＳ−ＳｉＯ₂ と実質的に同等になる。
この後は、先の例と同様に、多結晶半導体薄膜５の上に
ＴＥＯＳを用いたプラズマＣＶＤ法でＳｉＯ₂ を約１０
０ｎｍの厚みで成膜する。このＳｉＯ₂ を所定の形状に
パタニングしてエッチングストッパー膜６に加工する。
この場合、裏面露光技術を用いてゲート電極１と整合す
る様にエッチングストッパー膜６をパタニングしてい
る。このエッチングストッパー膜６もホットキャリアの
影響を受け、従来のＳｉＯ₂ 膜では薄膜トランジスタの
動作時に固定電荷をストッパー膜６中に誘起する。この
為、信頼性を向上する目的でＴＥＯＳを用いたエッチン
グストッパー膜６を形成している。

【００１４】更に、図２に示した製造方法の他の変形例
を説明する。先の例では、エッチングストッパー膜６と
してＴＥＯＳ−ＳｉＯ₂ を用いていた。これに代えて、
レーザアニールにより緻密化されたＳｉＯ₂ 膜を用いる
ことができる。この場合、エッチングストッパー膜６と
なるＳｉＯ₂ の膜質を改善する為、追加のレーザアニー
ル工程が行なわれることになる。前の変形例の様に、レ
ーザアニールの対象となるＳｉＯ₂ が半導体薄膜の下面
側に接している場合には、半導体薄膜の結晶化を目的と
したレーザアニールがそのままＳｉＯ₂ の緻密化に利用
できる。しかしながら、本変形例ではＳｉＯ₂ が既にレ
ーザアニールの施された多結晶半導体薄膜５の上に成膜
されるので、追加のレーザアニールが必要になる。以上
の様に、本発明に係る薄膜トランジスタは半導体薄膜５
と、その下面側に接して形成された第１の絶縁膜（ゲー
ト酸化膜３）と、半導体薄膜５の上面側に接して形成さ
れた第２の絶縁膜（エッチングストッパー膜６）と、第
１又は第２の絶縁膜を介して半導体薄膜５に重なったゲ
ート電極１とを含む積層構造を有している。半導体薄膜
５はレーザ光の照射を用いたレーザアニールにより結晶
化されており、第１の絶縁膜（ゲート酸化膜３）はレー
ザアニールの影響を受けて膜質が改善されている。第２
の絶縁膜（エッチングストッパー膜６）はその膜質を表
わすフラットバンド電圧の絶対値が第１の絶縁膜のフラ
ットバンド電圧の絶対値と実質的に同等に形成されてい
る。第１の絶縁膜（ゲート酸化膜３）はレーザアニール
の影響を受けてフラットバンド電圧の絶対値が２Ｖ以下
になる。第２の絶縁膜（エッチングストッパー膜６）は
有機系シラン化合物のプラズマ分解によって４５０℃以
下の温度で成膜された二酸化シリコンからなり、フラッ
トバンド電圧の絶対値が２Ｖ以下である。あるいは、第
２の絶縁膜は追加のレーザアニールによってフラットバ
ンド電圧の絶対値が２Ｖ以下に制御された二酸化シリコ
ンを用いてもよい。

【００１５】図３は、本発明に係る薄膜トランジスタの
第２実施形態の製造方法を示す工程図である。第１実施
形態と異なり、本実施形態はトップゲート構造を有して
いる。まず（ａ）に示す様に、絶縁基板０の上にバッフ
ァ層となる二層の下地膜６ａ，６ｂをプラズマＣＶＤ法
により連続成膜する。１層目の下地膜６ａはＳｉＮ_xか
らなり、ＳｉＨ₄ ガスとＮＨ₃ ガスの混合物を原料気体
として用い、ＲＦ＝１３．５６ＭＨｚ、パワー＝０．０
６Ｗ／ｃｍ² 以上、基板温度３００乃至３５０℃で成膜
した。２層目の下地膜６ｂはＳｉＯ₂ からなり、原料気
体としてＴＥＯＳを用いたプラズマＣＶＤ法により成膜
した。膜厚は１層目の下地膜６ａが５０ｎｍ程度であ
り、２層目の下地膜６ｂが１００ｎｍ乃至２０００ｎｍ
程度である。このＴＥＯＳ−ＳｉＯ₂ からなる下地膜６
ｂの上に非晶質シリコンからなる半導体薄膜４を約４０
ｎｍの厚みで成膜する。この後４００℃で２時間程度脱
水素アニールを行なった後、レーザビームを照射して非
晶質半導体薄膜４を多結晶半導体薄膜５に転換する。

【００１６】次に（ｂ）に示す様に、この多結晶半導体
薄膜５をアイランド状にパタニングした後、その上に再
びＴＥＯＳ−ＳｉＯ₂ を１００ｎｍ程度の厚みで成膜
し、ゲート酸化膜３とする。

【００１７】最後に（ｃ）に示す様に、ゲート酸化膜３
上に、Ａｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒ，Ｗなどの金属を
成膜し、所定の形状にパタニングしてゲート電極１に加
工する。なお、ゲート電極１の材料としては高濃度ドー
プ多結晶シリコンと前記金属又は前記金属同志の積層構
造又は合金を用いることもできる。この後、ゲート電極
１をマスクとしてイオンドーピングなどにより不純物を
注入し、半導体薄膜５中にソース領域Ｓ及びドレイン領
域Ｄを形成する。この結果、ゲート電極１の直下にはチ
ャネル領域Ｃｈが残されることになる。次いでゲート電
極１を被覆する様にＳｉＯ₂ からなる層間絶縁膜７を約
４００ｎｍの厚みで成膜する。この層間絶縁膜７は必ず
しもＴＥＯＳ−ＳｉＯ₂ を用いなくてもよい。この層間
絶縁膜７の成膜後、ＳｉＮ_x をプラズマＣＶＤ法で約１
００乃至４００ｎｍ堆積しパシベーション膜（キャップ
膜）８とする。この段階で窒素ガス、フォーミングガ
ス、又は真空中で３００乃至４００℃の温度下１乃至２
時間程度アニールし、層間絶縁膜７に含有された水素を
半導体薄膜５中に拡散させる。この後コンタクトホール
を開口する。更にパシベーション膜８の上にＭｏ，Ａｌ
などをスパッタリングで成膜した後所定の形状にパタニ
ングして配線電極９に加工する。更にアクリル樹脂など
からなる平坦化層１０を塗工後、これにコンタクトホー
ルを開口する。平坦化層１０の上にＩＴＯなどからなる
透明導電膜をスパッタリングし、所定の形状にパタニン
グして画素電極１１に加工する。第１実施形態と同様
に、本第２実施形態でも、半導体薄膜５は非単結晶性の
シリコン（多結晶シリコン）からなり、ゲート酸化膜３
及び対向絶縁膜（下地膜６ｂ）は二酸化シリコンからな
り、且つこれら二酸化シリコンのフラットバンド電圧の
絶対値は２Ｖ以下に制御されている。即ち、これらの二
酸化シリコンは有機系シラン化合物のプラズマ分解によ
って４５０℃以下の温度で成膜されたものである。対向
絶縁膜は絶縁基板０と半導体薄膜５との間に介在する下
地膜６ｂであり、ゲート電極１は半導体薄膜５の上方に
位置するトップゲート構造を有している。

【００１８】次に、図３に示した製造方法の変形例を説
明する。まず、絶縁基板０の上にバッファ層となる二層
の下地膜６ａ，６ｂをプラズマＣＶＤ法により連続成膜
する。１層目の下地膜６ａはＳｉＮ_x からなり、ＳｉＨ
₄ ガスとＮＨ₃ ガスの混合物を原料気体として用い、Ｒ
Ｆ＝１３．５６ＭＨｚ、パワー＝０．０６Ｗ／ｃｍ²以
上、基板温度３００乃至３５０℃で成膜した。ここまで
は先の例と同様である。この後、先の例と異なりＴＥＯ
Ｓ−ＳｉＯ₂ に代えて通常の無機シランを原料として下
地膜６ｂを成膜した。具体的には、原料としてＳｉＨ₄
ガスを用い、これにＯ₂ ガスを混合してプラズマＣＶＤ
法によりＳｉＯ₂ を成膜した。この時の条件は、ＲＦ＝
１３．５６ＭＨｚ、パワー＝０．０６Ｗ／ｃｍ² 、基板
温度３００乃至３５０℃である。又、ＳｉＯ₂ からなる
下地膜６ｂの膜厚は１００ｎｍ乃至２０００ｎｍであ
る。この下地膜６ｂの上に非晶質シリコンからなる半導
体薄膜４を約４０ｎｍの厚みで成膜する。この後４００
℃で２時間程度脱水素アニールを行なった後、レーザビ
ームを照射して半導体薄膜４を非晶質から多結晶に転換
する。この時、レーザアニールの影響を受けて下地膜６
ｂを構成するＳｉＯ₂の表面が緻密化し、フラットバン
ド電圧がＴＥＯＳ−ＳｉＯ₂ と実質的に同等若しくはそ
れ以下となる。この後、多結晶シリコン半導体薄膜５を
アイランド状にパタニングし、その上にＴＥＯＳ−Ｓｉ
Ｏ₂ を１００ｎｍ程度の厚みで成膜し、ゲート酸化膜３
とする。なお、このゲート酸化膜３はＴＥＯＳ−ＳｉＯ
₂ に代えて、通常の無機シランを原料としたプラズマＣ
ＶＤ法により成膜されるＳｉＯ₂を用いることもでき
る。但し、この場合には追加のレーザアニールを行なっ
て、ＳｉＯ₂ を緻密化する必要がある。

【００１９】従来のＳｉＨ₄ などを原料気体として用い
且つプラズマＣＶＤ法で成膜したＳｉＯ₂ をゲート絶縁
膜に用いた多結晶シリコン薄膜トランジスタでは、特に
ｎチャネル型の場合、ホットキャリア（ホットエレクト
ロン）による絶縁膜の劣化に起因するオン電流の低下と
いう深刻な問題を抱えていた。ホットキャリアの影響を
受けない様にするには、絶縁膜を構成するＳｉＯ₂ を緻
密化して、熱酸化膜に近い特性を持つ膜を６００℃以下
の低温で作成することが必要である。ホットキャリアに
対する耐性に係わる絶縁膜の緻密性は、フラットバンド
電圧Ｖｆｂと密接に関係していることが見い出された。
フラットバンド電圧はアルミニウム電極とシリコン基板
（ｎ型）との間にＳｉＯ₂ を挟んだＭＩＳ構造で測定さ
れる。ＳｉＯ₂ を両側からアルミニウム電極とシリコン
基板で挟んだ場合、ＳｉＯ₂ の膜質に依存して電位差が
生じる。この電位差を打ち消す為に必要な印加電圧をフ
ラットバンド電圧と呼んでいる。従って、フラットバン
ド電圧はＳｉＯ₂ の膜質（欠陥密度）を示す指標であ
り、ひいては膜の緻密性を表わしている。フラットバン
ド電圧の絶対値が０に近い程膜質がよいとされている。
因みに、ＳｉＨ₄ を用いた通常のプラズマＣＶＤ法で作
成したＳｉＯ₂ 膜のフラットバンド電圧は−２０Ｖ≦Ｖ
ｆｂ＜−２Ｖ程度である。即ち、Ｖｆｂの絶対値は２Ｖ
を越え、２０Ｖ程度までになることがある。この様な膜
は内部組成が疎な状態である為ホットエレクトロンが注
入され易く絶縁膜中に負の電荷が誘起される。これによ
りドレイン端近傍のチャネル領域が弱反転となり、チャ
ネル抵抗が高くなる。図４の（ａ）に従来のｎチャネル
型多結晶シリコン薄膜トランジスタのドレイン電圧ＶＤ
Ｓ／ドレイン電流ＩＤＳ特性を示す。ホットエレクトロ
ンの影響が表われ易い領域は、ゲート電圧Ｖｇが小さく
且つＶＤＳが大きい領域である。例えば、あらかじめＶ
ｇｓ＝０ＶでＶＤＳを０Ｖから２０Ｖまで掃引した後、
ＶＤＳ／ＩＤＳ特性を測定すると、図４の（ａ）示す様
に、ホットエレクトロンの影響が顕著に表われる。ゲー
ト電圧をパラメータにしたＶＤＳ／ＩＤＳ曲線群は下に
凸の形状を示している。特に、ＶＤＳが小さい領域（３
Ｖ以下）で電流が流れにくいことが分かる。図中、ゲー
ト電圧は５Ｖから５Ｖステップで１５Ｖまで増加させて
いる。

【００２０】これに対し、ＴＥＯＳ−ＳｉＯ₂ 膜を用い
た最適条件下では、ゲート絶縁膜及び対向絶縁膜のフラ
ットバンド電圧Ｖｆｂは−０．９Ｖ程度である。このＴ
ＥＯＳ−ＳｉＯ₂ をゲート絶縁膜及び対向絶縁膜に用い
た多結晶シリコン薄膜トランジスタのＶＤＳ／ＩＤＳ特
性を図４の（ｂ）に示す。ＶＤＳ／ＩＤＳ曲線群は上に
凸の形状を示し、オン電流の低下現象は見られなかっ
た。即ち、フラットバンド電圧の絶対値が２Ｖ以下の条
件を満たす膜を少くともゲート絶縁膜に用いた薄膜トラ
ンジスタでは、ホットエレクトロンの影響は出ないこと
が分かる。ＴＥＯＳ−ＳｉＯ₂ の様にフラットバンド電
圧の絶対値が２Ｖ以下の条件を満たす膜は緻密に形成さ
れており、ホットエレクトロンによる欠陥準位の発生確
率が小さい。また、ゲート絶縁膜ばかりでなくその反対
側（バックゲート側）に位置する対向絶縁膜もホットキ
ャリアの影響を受けるので、これもフラットバンド電圧
の絶対値が２Ｖ以下となる様に形成することが好まし
い。前述した様にこの対向絶縁膜はボトムゲート構造で
はエッチングストッパー膜であり、トップゲート構造で
は下地膜である。この様に、半導体薄膜のチャネル領域
に接するＳｉＯ₂ 膜は上下含めて全てフラットバンド電
圧の絶対値が２Ｖ以下の条件を満たす様に作成すること
が望ましい。なお、フラットバンド電圧の絶対値が２Ｖ
以下となる絶縁膜としては、ＴＥＯＳ−ＳｉＯ₂ 膜の他
に、前述した様にレーザアニールで膜質が改善されたＳ
ｉＯ₂ を用いることもできる。例えば、無機シランを原
料に用いた通常のプラズマＣＶＤにより成膜されたＳｉ
Ｏ₂ にレーザアニールを施した場合、そのフラットバン
ド電圧は−０．７Ｖ程度になる。この値はＴＥＯＳ−Ｓ
ｉＯ₂ とほぼ同等である。

【００２１】最後に、図５を参照して第１実施形態又は
第２実施形態に係る薄膜トランジスタを用いたアクティ
ブマトリクス型液晶表示装置の一例を説明する。図示す
る様に、本表示装置は一対の絶縁基板１０１，１０２と
両者の間に保持された電気光学物質１０３とを備えたパ
ネル構造を有する。電気光学物質１０３としては液晶材
料が広く用いられている。下側の絶縁基板１０１には画
素アレイ部１０４と駆動回路部とが集積形成されてい
る。駆動回路部は垂直駆動回路１０５と水平駆動回路１
０６とに分かれている。また、絶縁基板１０１の周辺部
上端には外部接続用の端子部１０７が形成されている。
端子部１０７は配線１０８を介して垂直駆動回路１０５
及び水平駆動回路１０６に接続している。画素アレイ部
１０４には行状のゲート配線１０９と列状の信号配線１
１０が形成されている。両配線の交差部には画素電極１
１１とこれを駆動する薄膜トランジスタ１１２が形成さ
れている。薄膜トランジスタ１１２のゲート電極は対応
するゲート配線１０９に接続され、ドレイン領域は対応
する画素電極１１１に接続され、ソース領域は対応する
信号配線１１０に接続している。ゲート配線１０９は垂
直駆動回路１０５に接続する一方、信号配線１１０は水
平駆動回路１０６に接続している。画素電極１１１をス
イッチング駆動する薄膜トランジスタ１１２及び垂直駆
動回路１０５と水平駆動回路１０６に含まれる薄膜トラ
ンジスタは、本発明に従って作成されたものである。即
ち、半導体薄膜は非単結晶性のシリコンからなり、ゲー
ト絶縁膜及び対向絶縁膜は二酸化シリコンからなり、且
つこれらのフラットバンド電圧の絶対値が２Ｖ以下に設
定されている。この薄膜トランジスタはホットエレクト
ロンの悪影響を受けにくい為、特にＬＤＤ構造を採用す
ることなく信頼性を維持できる。従って、垂直駆動回路
１０５や水平駆動回路１０６に薄膜トランジスタを用い
る場合、ＬＤＤ構造を採用する必要がなくなり充分なオ
ン電流を確保することが可能である。

【００２２】

【発明の効果】以上説明したように、本発明に係る薄膜
トランジスタは、高品質のＳｉＯ₂ からなる絶縁膜が上
下からチャネル領域に接している為、ホットキャリアの
悪影響を抑制することができ、ＬＤＤ構造の様な手段を
用いなくても信頼性の高い薄膜トランジスタを得ること
ができる。即ち、薄膜トランジスタのオン電流を低下さ
せることなく信頼性の向上を図ることが可能になり、複
雑な集積回路構成を必要とする液晶ディスプレイの周辺
回路にも薄膜トランジスタを応用することができ、ガラ
スなどの絶縁基板上に形成される大規模なシステムの実
現に大きく貢献できる。

【図面の簡単な説明】

【図１】本発明に係る薄膜トランジスタの第１実施形態
を示す部分断面図である。

【図２】第１実施形態に係る薄膜トランジスタの製造方
法を示す工程図である。

【図３】本発明に係る薄膜トランジスタの第２実施形態
の製造方法を示す工程図である。

【図４】薄膜トランジスタのドレイン電圧／ドレイン電
流特性を示すグラフである。

【図５】本発明の応用例であるアクティブマトリクス型
液晶表示装置の一例を示す斜視図である。

【符号の説明】

０・・・絶縁基板、１・・・ゲート電極、２・・・ゲー
ト窒化膜、３・・・ゲート酸化膜、５・・・半導体薄
膜、６・・・エッチングストッパー膜、７・・・層間絶
縁膜、８・・・パシベーション膜、９・・・配線電極、
１０・・・平坦化層、１１・・・画素電極、２０・・・
絶縁基板、２１・・・対向電極、２２・・・電気光学物
質

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体薄膜と、その一面側に接して形成
   されたゲート絶縁膜と、該半導体薄膜の他面側に接して
   形成され該ゲート絶縁膜に対向する対向絶縁膜と、該ゲ
   ート絶縁膜を介して該半導体薄膜に重ねられたゲート電
   極とを含む積層構造を有し６００℃以下のプロセス温度
   で絶縁基板上に形成される薄膜トランジスタであって、 前記対向絶縁膜はその膜質を表わすフラットバンド電圧
   の絶対値が前記ゲート絶縁膜のフラットバンド電圧の絶
   対値と実質的に同等に形成されていることを特徴とする
   薄膜トランジスタ。
2. 【請求項２】 前記半導体薄膜は非単結晶性のシリコン
   からなり、前記ゲート絶縁膜及び前記対向絶縁膜は二酸
   化シリコンからなり且つそのフラットバンド電圧の絶対
   値が２Ｖ以下であることを特徴とする請求項１記載の薄
   膜トランジスタ。
3. 【請求項３】 前記二酸化シリコンは、有機系シラン化
   合物のプラズマ分解によって４５０℃以下の温度で成膜
   されたものであることを特徴とする請求項２記載の薄膜
   トランジスタ。
4. 【請求項４】 前記対向絶縁膜は該絶縁基板と該半導体
   薄膜との間に介在する下地膜であり、前記ゲート電極は
   該半導体薄膜の上方に位置するトップゲート構造である
   ことを特徴とする請求項１記載の薄膜トランジスタ。
5. 【請求項５】 前記半導体薄膜はレーザ光の照射を用い
   たレーザアニールにより結晶化されており、半導体薄膜
   の下方に位置する前記下地膜はレーザアニールの影響を
   受けて膜質が改善されていることを特徴とする請求項４
   記載の薄膜トランジスタ。
6. 【請求項６】 前記対向絶縁膜は該半導体薄膜の上に位
   置するエッチングストッパー膜であり、前記ゲート電極
   は該半導体薄膜の下方で該絶縁基板の上に位置するボト
   ムゲート構造であることを特徴とする請求項１記載の薄
   膜トランジスタ。
7. 【請求項７】 前記半導体薄膜はレーザ光の照射を用い
   たレーザアニールにより結晶化されており、該半導体薄
   膜の下方に位置する前記ゲート絶縁膜はレーザアニール
   の影響を受けて膜質が改善されていることを特徴とする
   請求項６記載の薄膜トランジスタ。
8. 【請求項８】 所定の間隙を介して互いに接合した一対
   の絶縁基板と該間隙に保持された電気光学物質とからな
   り、一方の絶縁基板には画素電極とこれを駆動する薄膜
   トランジスタとが形成され、他方の絶縁基板には対向電
   極が形成されている表示装置であって、 前記薄膜トランジスタは、半導体薄膜と、その一面側に
   接して形成されたゲート絶縁膜と、該半導体薄膜の他面
   側に接して形成され該ゲート絶縁膜に対向する対向絶縁
   膜と、該ゲート絶縁膜を介して該半導体薄膜に重ねられ
   たゲート電極とを含む積層構造を有し６００℃以下のプ
   ロセス温度で絶縁基板上に形成され、 前記対向絶縁膜はその膜質を表わすフラットバンド電圧
   の絶対値が前記ゲート絶縁膜のフラットバンド電圧の絶
   対値と実質的に同等に形成されていることを特徴とする
   表示装置。
9. 【請求項９】 半導体薄膜と、その下面側に接して形成
   された第１の絶縁膜と、該半導体薄膜の上面側に接して
   形成された第２の絶縁膜と、第１又は第２の絶縁膜を介
   して該半導体薄膜に重なったゲート電極とを含む積層構
   造を有し６００℃以下のプロセス温度で絶縁基板上に形
   成される薄膜トランジスタであって、 前記半導体薄膜はレーザ光の照射を用いたレーザアニー
   ルにより結晶化されており、 前記第１の絶縁膜はレーザアニールの影響を受けて膜質
   が改善されており、 前記第２の絶縁膜はその膜質を表わすフラットバンド電
   圧の絶対値が前記第１の絶縁膜のフラットバンド電圧の
   絶対値と実質的に同等に形成されていることを特徴とす
   る薄膜トランジスタ。
10. 【請求項１０】 前記第１の絶縁膜は二酸化シリコンか
    らなりレーザアニールの影響を受けてフラットバンド電
    圧の絶対値が２Ｖ以下になることを特徴とする請求項９
    記載の薄膜トランジスタ。
11. 【請求項１１】 前記第２の絶縁膜は有機系シラン化合
    物のプラズマ分解によって４５０℃以下の温度で成膜さ
    れた二酸化シリコンからなりフラットバンド電圧の絶対
    値が２Ｖ以下であることを特徴とする請求項９記載の薄
    膜トランジスタ。
12. 【請求項１２】 所定の間隙を介して互いに接合した一
    対の絶縁基板と該間隙に保持された電気光学物質とから
    なり、一方の絶縁基板には画素電極とこれを駆動する薄
    膜トランジスタとが形成され、他方の絶縁基板には対向
    電極が形成されている表示装置であって、 前記薄膜トランジスタは、半導体薄膜と、その下面側に
    接して形成された第１の絶縁膜と、該半導体薄膜の上面
    側に接して形成された第２の絶縁膜と、第１又は第２の
    絶縁膜を介して該半導体薄膜に重なったゲート電極とを
    含む積層構造を有し６００℃以下のプロセス温度で絶縁
    基板上に形成される薄膜トランジスタであって、 前記半導体薄膜はレーザ光の照射を用いたレーザアニー
    ルにより結晶化されており、 前記第１の絶縁膜はレーザアニールの影響を受けて膜質
    が改善されており、 前記第２の絶縁膜はその膜質を表わすフラットバンド電
    圧の絶対値が前記第１の絶縁膜のフラットバンド電圧の
    絶対値と実質的に同等に形成されていることを特徴とす
    る表示装置。