JP3109650B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3109650B2 JP3109650B2 JP07211741A JP21174195A JP3109650B2 JP 3109650 B2 JP3109650 B2 JP 3109650B2 JP 07211741 A JP07211741 A JP 07211741A JP 21174195 A JP21174195 A JP 21174195A JP 3109650 B2 JP3109650 B2 JP 3109650B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- temperature
- film layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
の製造方法に関し、特に液晶などを用いたアクティブマ
トリックス方式の表示装置に用いる薄膜トランジスタに
関する。
スプレイの開発は、近年、画素を駆動するドライバを同
一基板上に内蔵することにより、低コスト化と高精細化
を図る方向に進んでいる。このため、半導体材料として
は、非晶質シリコン(Amorphous silicon:略してa−
Si)よりもキャリア移動度が大きい多結晶シリコン
(Polycrystalline silicon:略してp−Si)を用い
たプロセス開発が活発に行われている。なかでも、固相
結晶化p−Siと熱酸化ゲート絶縁膜を採用して100
0℃以上の高温プロセスで作製したp−Si薄膜トラン
ジスタ(Thin Film Transistor:略してTFT)は、す
でにビデオカメラのビューファインダーなどに実用化さ
れている。しかしながら、上記p−SiTFTは100
0℃以上の高温プロセスに耐え得る高価な石英基板を使
用しなければならないため、コストや歩留まりの点から
大画面化を図ることが非常に困難になっている。そこ
で、プロセス最高温度をa−SiTFT並の450℃以
下に下げて、大面積で安価なガラス基板の使用を可能と
する低温プロセスのp−SiTFTの開発が行われてい
る。
ーザーアニール法などにより結晶化p−Siを形成した
後、減圧CVD法(LPCVD法)、常圧CVD法(A
PCVD法)、またはプラズマCVD法(P−CVD
法)などによりゲート絶縁膜を堆積することで、プロセ
スの低温化を図る試みがなされている。
液晶駆動用素子の製造において、a−Si層に酸素また
は窒素をイオン注入することによりa−Si層の下層に
絶縁膜層を形成し、a−Si層を素子形成層として用
い、絶縁膜層をゲート絶縁層として用いる技術が提案さ
れている。さらに、絶縁膜層を形成した後、熱処理を行
ってa−Si層の再結晶化を図るとともにゲート絶縁層
/素子形成層の界面特性の改善が図られている。
は、絶縁膜形成用ガス雰囲気の反応炉内で基板を熱処理
して基板に絶縁膜を形成する方法において、絶縁膜形成
後に反応炉内を反応性ガス雰囲気とし、絶縁膜を形成し
た基板をその雰囲気内で加熱処理する技術を提案してい
る。
方法で作製したp−SiTFTは高いキャリア移動度が
得られる反面、リーク電流及び閾値電圧に関しては10
00℃以上の高温プロセスで作製したp−SiTFTの
特性に比べて劣っている。これは、レーザー結晶化で作
製したp−Siの膜質及びp−Siに起因するp−Si
/ゲート絶縁膜界面の特性が1000℃以上の高温プロ
セスで作製したp−SiTFTに比べて非常に劣ってい
るためと考えられる。また、この問題はTFTの信頼性
に大きく関わってくるため、高い信頼性が要求されるド
ライバ内蔵を考えた場合、特に重要な課題になってく
る。
で、良好な膜質のp−Siと安定なp−Si/ゲート絶
縁膜の界面特性を得ることで、高性能・高信頼性を有す
る薄膜トランジスタを提供することを目的としている。
め、本発明の第一の薄膜トランジスタの製造方法は、ガ
ラスからなる透光性基板上に非晶質シリコンからなる半
導体層を形成する工程と、非晶質シリコンからなる半導
体層をレーザーアニールすることにより多結晶シリコン
からなる半導体層とする工程と、多結晶シリコンからな
る半導体層上に400〜450℃の堆積温度で常圧CV
D法によりSiO 2 からなる第1の絶縁膜層を堆積によ
り形成する工程とを少なくとも有する薄膜トランジスタ
の製造方法において、第1の絶縁膜層堆積後に、前記第
1の絶縁膜層の堆積温度よりも高い温度で熱アニールを
行い、第1の絶縁膜層をゲート絶縁膜として用いること
を特徴とする。ここで熱アニールとは熱処理をいう。
造方法は、ガラスからなる透光性基板上に非晶質シリコ
ンからなる半導体層を形成する工程と、非晶質シリコン
からなる半導体層をレーザーアニールすることにより多
結晶シリコンからなる半導体層とする工程と、多結晶シ
リコンからなる半導体層上に第1の絶縁膜層を形成する
工程と、第1の絶縁膜層上に所定の形状の電極を形成す
る工程と、多結晶シリコンからなる半導体層に不純物イ
オンを導入する工程と、電極上に第2の絶縁膜層を形成
する工程とを少なくとも有する薄膜トランジスタの製造
方法において、第2の絶縁膜層堆積後に、第1の絶縁膜
層及び第2の絶縁膜層の堆積温度よりも高い温度で熱ア
ニールを行い、第1の絶縁膜層をゲート絶縁膜として用
いることを特徴とする。
を形成するときの堆積温度は450℃以下であることが
好ましい。また前記構成においては、熱アニールの温度
が400℃より高く、700℃以下であることが好まし
い。とくに好ましくは600℃である。
れば、第1の絶縁膜層(ゲート絶縁膜)堆積後に第1の
絶縁膜層(ゲート絶縁膜)の堆積温度よりも高い温度で
熱アニールを行うことで、半導体層(p−Si)の粒内
及び粒界の改質及び安定化と、第1の絶縁膜層(ゲート
絶縁膜)の緻密化が図れると同時に、半導体層(p−S
i)/第1の絶縁膜層(ゲート絶縁膜)の界面特性を良
化させることができる。そしてその結果、先に述べた高
性能・高信頼性を有する薄膜トランジスタを製造するこ
とができる。すなわち、熱アニールによりp−Siの粒
界、粒内の欠陥及びトラップ密度を低減し、p−Si/
ゲート絶縁膜の界面準位を低くするとともにゲート絶縁
膜内のSi−O−Si結合の歪みを解消することが可能
となる。
ば、第2の絶縁膜層堆積後に第1の絶縁膜層(ゲート絶
縁膜)及び第2の絶縁膜層の堆積温度よりも高い温度で
熱アニールを行うことで、上記の発明により得られる効
果に加えて、半導体層(p−Si)に不純物イオンを導
入するイオンドーピングの工程において発生する半導体
層(p−Si)へのダメージを回復させることができる
と同時に、導入した不純物イオンの活性化を行うことが
できる。
が450℃以下である、または熱アニールの温度が40
0℃より高く、700℃以下であるという本発明の好ま
しい例によれば、低温プロセスで高信頼性を確保できる
ので、基板のコストや歩留まりの点からも有利な安価で
大面積のガラス基板を使用することができ、例えば本発
明の薄膜トランジスタを用いた半導体装置をアクティブ
マトリックス型液晶表示装置などに応用した場合に、装
置の大画面化を図ることも可能となる。熱アニール以外
の製造工程の実用的温度範囲は400〜450℃であ
る。
プラズマCVD法、減圧CVD法などで形成される。S
iO2からなる絶縁膜層はSiH4とO2 を用いた常圧C
VD法、減圧CVD法、プラズマCVD法、スパッタリ
ング法などにより形成される。
らなる半導体層に不純物イオンを導入する方法は、公知
のイオンドーピング法、イオン注入法などが用いられ
る。導入する不純物イオンはP+、B+などである。
いて説明する。図1及び図2はそれぞれ実施例1及び実
施例2を説明するための工程順断面図であり、全図を通
して同一符号は同一対象物を示すものとする。
70℃のガラス基板11(サイズ10mm直径、厚さ
1.1mm)上に、下地SiO2 膜12をSiH4とO2
を用いた常圧CVD法にて450℃で膜厚200nm
となるように堆積した後、プラズマCVD法にて半導体
層となるa−Si:Hを270℃で膜厚85nmとなる
ように堆積した。所定の形状にパターニングしたa−S
i:Hに対して450℃、90分の脱水素処理を行った
後、波長308nmのXeClエキシマレーザーを用い
て結晶化を行い、p−Si13とした(図1(a))。
第1の絶縁膜層となるSiO2 からなるゲート絶縁膜1
4を450℃で膜厚85nmとなるように堆積した後、
熱処理装置を用いて600℃、2時間の熱アニールを行
った(図1(b))。さらに、ゲート電極15となるT
a膜を膜厚200nmとなるようにスパッタリングして
所定の形状にパターニングした後、ゲート電極15をマ
スクとしてp−Si13にイオンドーピング法にてPH
3ガスを用いて不純物イオンP+などを注入し、半導体層
にソース・ドレイン領域を形成した(図1(c))。次
に、ゲート電極15上に常圧CVD法にて第2の絶縁膜
層となるSiO2 からなる層間絶縁膜16を450℃で
膜厚200nmとなるように堆積した後、p−Si13
に対して300℃、2時間の水素(H+ )プラズマ処理
を行った(図1(d))。最後に、コンタクト用ホール
を開口後、ソース・ドレイン電極17となるAl膜を膜
厚700nmとなるようにスパッタリングし、所定の形
状にパターニングしてTFTが完成した(図1
(e))。
絶縁膜層となるゲート絶縁膜14堆積後に600℃、2
時間の熱アニールを行うことにより非常に信頼性の高い
TFTを製造することができる。本発明者の確認によれ
ば、ゲート絶縁膜14堆積後に熱アニールを行ったTF
Tは熱アニールを行っていないTFTと比べて1桁以上
TFT寿命が向上した。具体的には、AC(交流)スト
レス7000秒印加後(但し、駆動条件はソース・ドレ
イン電極に対する各電圧が0Vにおいて、ゲート電極に
対して電圧:±16V、周波数:1MHz、デューティ
ー(Duty):50%)の薄膜トランジスタの移動度の変
化率が、従来の方法で製造された薄膜トランジスタでは
34%であったのに対して、本実施例の薄膜トランジス
タでは5%であった。これは熱アニールによりp−Si
の膜質及びp−Si/ゲート絶縁膜の界面特性が大幅に
改善されたと同時に、ゲート絶縁膜の緻密化を図ること
ができたためと推定される。なお、本実施例ではゲート
絶縁膜堆積後の熱アニール時間を2時間としたが、本発
明者の確認実験によれば、24時間の熱アニールでも実
施例1と同様の効果が得られ、さらに、24時間までの
熱アニールでは1〜4時間の熱アニールが最も効果が大
きいことが確認されている。また、ゲート絶縁膜14の
堆積温度以上の温度範囲で、発明者らのアニールで同様
の効果が認められたが、上限に関してはガラス基板の歪
点が関係し、本実施例では700℃弱であった。
は説明は省略する。実施例2では、レーザー照射により
p−Si半導体層13を形成したのち第1の絶縁膜層と
なるSiO2 からなるゲート絶縁膜14を堆積した後、
熱アニールは行わなかった(図2(a))。次に実施例
1と同様にゲート電極15の上からイオンドーピングを
行った後、第2の絶縁膜層となるSiO2 からなる層間
絶縁膜16を450℃で膜厚200nmとなるように堆
積し、熱処理装置を用いて600℃、2時間の熱アニー
ルを行った(図2(b))。続いて、p−Si13に対
して300℃、2時間の水素(H+ )プラズマ処理を行
った(図2(c))。その後、実施例1と同様にTFT
を完成させた。
絶縁膜層となる層間絶縁膜16堆積後に600℃、2時
間の熱アニールを行うことにより非常に信頼性の高いT
FTを製造することができる。本発明者の確認によれ
ば、層間絶縁膜16堆積後に熱アニールを行ったTFT
は熱アニールを行っていないTFTと比べて実施例1と
同様に1桁以上TFT寿命が向上した。これは熱アニー
ルによりp−Siの膜質及びp−Si/ゲート絶縁膜の
界面特性が大幅に改善されたと同時に、ゲート絶縁膜の
緻密化を図ることができたためと推定される。さらに、
半導体層(p−Si)に不純物イオンを注入するイオン
ドーピングの工程において発生する半導体層(p−S
i)へのダメージを回復させることができると同時に、
注入した不純物イオンの活性化を行うこともできる。な
お、本実施例ではゲート絶縁膜堆積後の熱アニール時間
を2時間としたが、実施例1と同様に24時間の熱アニ
ールでも実施例2と同様の効果が得られ、さらに、24
時間までのアニールでは1〜4時間の熱アニールで最も
大きな効果が得られる。なお、以上の実施例では、半導
体層の形成にPCVD法を用いたが、これをLPCVD
法としても同様の効果が認められる。
ランジスタを用いた半導体装置の一例としてアクティブ
マトリックス型液晶表示装置に関する。図3は液晶ディ
スプレイ用アクティブマトリックスアレイの一例を示す
平面構成図である。各絵素は図3(a)に示すようにn
チャネルTFT31を用いて作製されており、これに加
えて走査線駆動回路33及びデータ線駆動回路34は図
3(b)に示すようにnチャネルTFT31及びpチャ
ネルTFT32を組み合わせたC−MOS構造により同
一基板上に作製している。nチャネルTFT31及びp
チャネルTFT32は、すべて図1に示した製造方法を
用いて作製されているので、走査線駆動回路33及びデ
ータ線駆動回路34は高信頼性を確保できる。また、低
温プロセスで高信頼性を確保できるので、安価で大面積
のガラス基板を使用することができ、液晶ディスプレイ
の大画面化を図ることも可能となる。
ランジスタを用いた半導体装置の一例としてアクティブ
マトリックス型液晶表示装置に関する。図4は液晶ディ
スプレイ用アクティブマトリックスアレイの一例を示す
平面構成図である。各絵素は図4(a)に示すようにn
チャネルTFT41を用いて作製されており、これに加
えて走査線駆動回路43及びデータ線駆動回路44は図
4(b)に示すようにnチャネルTFT41及びpチャ
ネルTFT42を組み合わせたC−MOS構造により同
一基板上に作製している。nチャネルTFT41及びp
チャネルTFT42は、すべて図2に示した製造方法を
用いて作製されているので、参考例3と同様の効果を得
ることができる。
内及び粒界の改質及び安定化と、絶縁膜層の緻密化が図
られると同時に、半導体層/絶縁膜層の界面特性を良化
させることができるので、高性能・高信頼性を有する薄
膜トランジスタを製造することができる。また、本発明
の製造方法を用いることにより低温プロセスで高信頼性
を確保できるので、薄膜トランジスタを集積化したアク
ティブマトリックスアレイを用いた液晶表示装置などの
作製に安価で大面積のガラス基板を使用することがで
き、液晶ディスプレイの大画面化を図ることも可能とな
る。
工程順断面図
工程順断面図
構成図
構成図
Claims (4)
- 【請求項1】 ガラスからなる透光性基板上に非晶質シ
リコンからなる半導体層を形成し、前記半導体層をレー
ザーアニールすることにより多結晶シリコンからなる半
導体層とし、前記多結晶シリコンからなる半導体層上に
400〜450℃の堆積温度で常圧CVD法によりSi
O2からなる第1の絶縁膜層を堆積により形成する工程
を少なくとも有する薄膜トランジスタの製造方法におい
て、前記第1の絶縁膜層堆積後に、前記第1の絶縁膜層
の堆積温度よりも高い温度で熱アニールを行い、前記第
1の絶縁膜層をゲート絶縁膜として用いることを特徴と
する薄膜トランジスタの製造方法。 - 【請求項2】 ガラスからなる透光性基板上に非晶質シ
リコンからなる半導体層を形成し、前記半導体層をレー
ザーアニールすることにより多結晶シリコンからなる半
導体層とし、前記多結晶シリコンからなる半導体層上に
SiO2からなる第1の絶縁膜層を堆積により形成し、
前記第1の絶縁膜層上に所定の形状の電極を形成し、前
記多結晶シリコンからなる半導体層に不純物イオンを導
入し、前記電極上にSiO2からなる第2の絶縁膜層を
形成する工程を少なくとも有する薄膜トランジスタの製
造方法において、前記第2の絶縁膜層堆積後に、前記第
1の絶縁膜層及び前記第2の絶縁膜層の堆積温度よりも
高い温度で熱アニールを行い、前記第1の絶縁膜層をゲ
ート絶縁膜として用いることを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項3】 絶縁膜層を形成するときの堆積温度が4
50℃以下である請求項2記載の薄膜トランジスタの製
造方法。 - 【請求項4】 熱アニールの温度が400℃より高く、
700℃以下である請求項1または2記載の薄膜トラン
ジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07211741A JP3109650B2 (ja) | 1995-08-21 | 1995-08-21 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07211741A JP3109650B2 (ja) | 1995-08-21 | 1995-08-21 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0964365A JPH0964365A (ja) | 1997-03-07 |
JP3109650B2 true JP3109650B2 (ja) | 2000-11-20 |
Family
ID=16610823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07211741A Expired - Lifetime JP3109650B2 (ja) | 1995-08-21 | 1995-08-21 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3109650B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998040871A1 (fr) * | 1997-03-12 | 1998-09-17 | Seiko Epson Corporation | Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant |
JP2000260995A (ja) * | 1999-03-10 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
JP2003197632A (ja) * | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
JP6832656B2 (ja) * | 2016-09-14 | 2021-02-24 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
-
1995
- 1995-08-21 JP JP07211741A patent/JP3109650B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0964365A (ja) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9035314B2 (en) | Method for manufacturing an electrooptical device | |
US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
JP2001189458A (ja) | 半導体装置の製造方法 | |
JP4223092B2 (ja) | 半導体装置の作製方法 | |
JP3423108B2 (ja) | 表示装置及び表示装置の製造方法 | |
JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3108331B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2776820B2 (ja) | 半導体装置の製造方法 | |
JPH0974201A (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイ | |
JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH11103070A (ja) | 薄膜トランジスタ | |
JPH10233514A (ja) | 薄膜トランジスタ | |
JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
JP2003273015A (ja) | 半導体装置作製方法 | |
JP2000082821A (ja) | 半導体装置の製造方法及び液晶ディスプレイ | |
JP2000277739A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |