JPH0837307A - 半導体装置の製造方法および液晶ディスプレイ - Google Patents

Abstract

(57)【要約】 【目的】多結晶シリコンＴＦＴを短時間に製造する。 【構成】絶縁基板１上に能動層となるノンドープの多結
晶シリコン膜２、ゲート酸化膜３、ノンドープの多結晶
シリコン膜１１を順次形成する。次に、多結晶シリコン
膜１１上にレジストパターン６を形成し、そのレジスト
パターン６をエッチングマスクとするエッチングによ
り、多結晶シリコン膜４をパターニングしてゲート電極
１２を形成する。続いて、レジストパターン６およびゲ
ート電極１２をマスクとして、多結晶シリコン膜２に不
純物をイオン注入する。そして、レジストパターン６を
除去し、デバイスの全面にＰＳＧ膜５を形成して熱処理
（900℃、30分間）を行う。この熱処理時に、ＰＳＧ膜
５中のリンがゲート電極１２中へ拡散されると共に、多
結晶シリコン膜２に注入された不純物が活性化してソー
ス・ドレイン領域８が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法お
よび液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）に係り、詳しくは、バルクトランジスタおよび薄膜
トランジスタ（ＴＦＴ；Thin Film Transistor）の製造
方法，その薄膜トランジスタを用いるＬＣＤに関するも
のである。

【０００２】

【従来の技術】近年、アクティブマトリクス方式ＬＣＤ
の画素駆動素子（画素駆動用トランジスタ）として、透
明絶縁基板上に形成された多結晶シリコン膜を能動層に
用いた薄膜トランジスタ（以下、多結晶シリコンＴＦＴ
という）の開発が進められている。多結晶シリコンＴＦ
Ｔは、非晶質シリコン膜を能動層に用いた薄膜トランジ
スタ（以下、非晶質シリコンＴＦＴという）に比べ、移
動度が大きく駆動能力が高いという利点がある。そのた
め、多結晶シリコンＴＦＴを用いれば、高性能なＬＣＤ
を実現できる上に、画素部（表示部）だけでなく周辺駆
動回路（ドライバ）までを同一基板上に一体にして形成
することができる。

【０００３】一般に、ＬＳＩを構成するＭＯＳトランジ
スタ（バルクトランジスタ）では、不純物がドーピング
されて低抵抗化された多結晶シリコン膜がゲート電極と
して用いられる。多結晶シリコンＴＦＴでも同様な多結
晶シリコン膜がゲート電極として用いられる。

【０００４】多結晶シリコンＴＦＴの構造としては、通
常、プレーナ型が採用されているが、その一般的な製造
工程を図３に従って説明する。 工程１（図３（ａ）参照）；絶縁基板１上に能動層とな
る多結晶シリコン膜２を形成する。次に、多結晶シリコ
ン膜２上にゲート絶縁膜３を形成する。続いて、ゲート
絶縁膜３上にノンドープの多結晶シリコン膜を形成す
る。そして、多結晶シリコン膜上にＰＳＧ（Phospho-Si
licate Glass）膜５を形成後、熱処理を行う。このＰＳ
Ｇ膜５の形成後の熱処理時にＰＳＧ膜５中のリンが多結
晶シリコン膜中へ拡散され、ノンドープの多結晶シリコ
ン膜はリンドープの多結晶シリコン膜４となる。その結
果、多結晶シリコン膜４はゲート電極として使えるレベ
ルまで低抵抗化される。

【０００５】工程２（図３（ｂ）参照）；ＰＳＧ膜５上
にレジストパターン６を形成し、そのレジストパターン
６をエッチングマスクとして用いたエッチングにより、
多結晶シリコン膜４をパターニングしてゲート電極７を
形成する。

【０００６】工程３（図３（ｃ）参照）；レジストパタ
ーン６，ＰＳＧ膜５，ゲート電極７をマスクとして、多
結晶シリコン膜２に不純物をイオン注入する。そして、
熱処理を行うことでイオン注入した不純物を活性化させ
てソース・ドレイン領域８を形成する。

【０００７】工程４（図３（ｄ）参照）；レジストパタ
ーン６およびＰＳＧ膜５を除去する。その後、デバイス
の全面に層間絶縁膜（図示略）を形成する。そして、ソ
ース・ドレイン領域８とコンタクトするコンタクトホー
ルを層間絶縁膜に形成し、ソース・ドレイン電極（図示
略）を形成して多結晶シリコンＴＦＴが完成する。

【０００８】

【発明が解決しようとする課題】近年、多結晶シリコン
ＴＦＴの製造時間をできるかぎり短縮化してスループッ
トのさらなる向上を達成することが要求されている。ま
た、多結晶シリコンＴＦＴのスループットを向上させる
ことは、その多結晶シリコンＴＦＴを画素駆動素子とし
て用いるＬＣＤのスループットを向上させることにもつ
ながる。また、バルクトランジスタにおいても同様にス
ループットを向上させることが要求されている。

【０００９】本発明は上記要求を満足するためになされ
たものであって、その目的は、半導体装置および液晶デ
ィスプレイの製造に際してスループットを向上させるこ
とにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、半導体層上に形成された不純物を含んだ膜から当該
半導体層へ不純物を拡散させて活性化させる工程を備え
たことをその要旨とする。

【００１１】請求項２に記載の発明は、半導体層上に不
純物を含んだ膜を形成する工程と、熱処理により不純物
を含んだ膜から半導体層へ不純物を拡散させて活性化さ
せる工程とを備えたことをその要旨とする。

【００１２】請求項３に記載の発明は、請求項１または
請求項２に記載の半導体装置の製造方法において、半導
体層を絶縁基板上に形成する工程を備えたことをその要
旨とする。

【００１３】請求項４に記載の発明は、ゲート電極の低
抵抗化と、ソース領域およびドレイン領域の形成とを同
じ熱処理工程で行うことをその要旨とする。請求項５に
記載の発明は、ゲート電極中の不純物の活性化と、ソー
ス領域およびドレイン領域中の不純物の活性化とを同じ
熱処理工程で行うことをその要旨とする。

【００１４】請求項６に記載の発明は、ゲート電極上に
形成された不純物を含んだ膜から当該ゲート電極への不
純物の拡散および活性化と、ソース領域およびドレイン
領域に注入された不純物の活性化とを同じ熱処理工程で
行うことをその要旨とする。

【００１５】請求項７に記載の発明は、シリコン層上に
ゲート絶縁膜を形成する工程と、ゲート絶縁膜上にシリ
コン膜からなるゲート電極を形成する工程と、ゲート電
極を用いた自己整合技術によりシリコン層にソース領域
およびドレイン領域を形成するための不純物を注入する
工程と、ゲート電極の上に不純物を含んだ膜を形成する
工程と、不純物を含んだ膜からゲート電極への不純物の
拡散および活性化と、ソース領域およびドレイン領域に
注入された不純物の活性化とを同じ熱処理で行う工程と
を備えたことをその要旨とする。

【００１６】請求項８に記載の発明は、シリコン層上に
ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に不純
物が添加されたシリコン膜からなるゲート電極を形成す
る工程と、ゲート電極を用いた自己整合技術によりシリ
コン層にソース領域およびドレイン領域を形成するため
の不純物を注入する工程と、ゲート電極中の不純物の活
性化と、ソース領域およびドレイン領域に注入された不
純物の活性化とを同じ熱処理で行う工程とを備えたこと
をその要旨とする。

【００１７】請求項９に記載の発明は、請求項７または
請求項８に記載の半導体装置の製造方法において、シリ
コン層を絶縁基板上に形成する工程を備えたことをその
要旨とする。

【００１８】請求項１０に記載の発明は、請求項９に記
載の半導体装置の製造方法によって製造された半導体装
置を画素駆動素子として用いることをその要旨とする。

【００１９】

【作用】請求項１または請求項２に記載の発明によれ
ば、半導体層への不純物の拡散を簡単かつ容易に行うこ
とができる。

【００２０】請求項３に記載の発明によれば、半導体層
を絶縁基板上に形成することにより、その半導体層を利
用して液晶ディスプレイ，密着型イメージセンサ，スタ
ティックＲＡＭ（ＳＲＡＭ）のメモリセル内の負荷素
子，三次元ＩＣなどを形成することができる。

【００２１】請求項４に記載の発明によれば、ゲート電
極の低抵抗化とソース領域およびドレイン領域の形成と
が１回の熱処理工程で済むため、スループットを向上さ
せることができる。

【００２２】請求項５に記載の発明によれば、ゲート電
極中の不純物の活性化を行うことでゲート電極を低抵抗
化できる。また、ソース領域およびドレイン領域中の不
純物の活性化を行うことでソース領域およびドレイン領
域を形成することができる。そして、ゲート電極の低抵
抗化とソース領域およびドレイン領域の形成とが１回の
熱処理工程で済むため、スループットを向上させること
ができる。

【００２３】請求項６に記載の発明によれば、ゲート電
極上に形成された不純物を含んだ膜から当該ゲート電極
へ不純物を拡散させて活性化させることでゲート電極を
低抵抗化できる。また、ソース領域およびドレイン領域
中の不純物の活性化を行うことでソース領域およびドレ
イン領域を形成することができる。従って、ゲート電極
の低抵抗化とソース領域およびドレイン領域の形成とが
１回の熱処理工程で済むため、スループットを向上させ
ることができる。

【００２４】請求項７に記載の発明によれば、請求項６
に記載の発明と同様の作用によってスループットを向上
させることができる。また、自己整合技術によりソース
領域およびドレイン領域を形成することができる。従っ
て、バルクトランジスタやトップゲート型の薄膜トラン
ジスタを得ることができる。

【００２５】請求項８に記載の発明によれば、請求項５
に記載の発明と同様の作用によってスループットを向上
させることができる。また、自己整合技術によりソース
領域およびドレイン領域を形成することができる。従っ
て、バルクトランジスタやトップゲート型の薄膜トラン
ジスタを得ることができる。

【００２６】請求項９に記載の発明によれば、薄膜トラ
ンジスタを製造することができ、その製造に際してスル
ープットを向上させることができる。請求項１０に記載
の発明によれば、液晶ディスプレイの製造に際してスル
ープットを向上させることができる。

【００２７】

【実施例】以下、本発明をプレーナ型の多結晶シリコン
ＴＦＴに具体化した一実施例の製造方法を図１および図
２に従って説明する。尚、本実施例において、図３に示
した従来例と同じ構成部材については符号を等しくす
る。

【００２８】工程１（図１（ａ）参照）；絶縁基板（石
英ガラス，高耐熱ガラス）１上に能動層となるノンドー
プの多結晶シリコン膜２（膜厚；500 Å）を形成する。
多結晶シリコン膜２の形成方法には以下のものがある。

【００２９】多結晶シリコン膜２を直接形成する方
法；常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，
光励起ＣＶＤ法，蒸着法，ＥＢ（Electron Beam ）蒸着
法，ＭＢＥ（Molecular Beam Epitaxy）法，スパッタ法
などを用いる。

【００３０】この中では、モノシラン（ＳｉＨ₄ ）また
はジシラン（Ｓｉ₂ Ｈ₆ ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜２
を形成することができる。減圧ＣＶＤ法では、処理温度
が550 ℃以下では非晶質、620 ℃以上では多結晶とな
る。

【００３１】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。

【００３２】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜２を形成する方法；固相成長
法や溶融再結晶化法を用いる。固相成長法は、非晶質シ
リコン膜に600 ℃前後で20時間前後の長時間の熱処理を
行うことにより、固体のままで多結晶化させて多結晶シ
リコン膜を得る方法である。

【００３３】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。

【００３４】このように基板温度が600 ℃以上にならな
いようにすれば、絶縁基板１として高耐熱ガラスを用い
ることができる。石英ガラスは大型化に伴って著しく高
価になる上に現在のところ大型化には限りがあるため、
基板の寸法が制約を受ける。そのため、コスト的に見合
うＬＣＤのパネルサイズは２型以下となり、ビデオカメ
ラのビューファインダ用や液晶プロジェクタ用としては
十分に使用できるものの、直視用としてはパネルサイズ
が小さすぎて使用できない。一方、通常のガラス（高耐
熱ガラス）は石英ガラスの約1/10の価格で寸法にも制限
がない。現在、ＬＣＤ用に市販されている高耐熱ガラス
（例えば、米国Corning Inc.製の「7059」）では600 ℃
程度の耐熱温度がある。そこで、絶縁基板１に通常のガ
ラス（高耐熱ガラス）を使えるように、多結晶シリコン
ＴＦＴを600 ℃程度以下の低温の工程（低温プロセスと
呼ばれる）を使って形成することが求められている。
尚、多結晶シリコンＴＦＴを1000℃程度の高温の工程で
形成する場合は、低温プロセスに対して高温プロセスと
呼ばれる。

【００３５】次に、多結晶シリコン膜２上にゲート絶縁
膜３（膜厚；1000Å) を形成する。ゲート絶縁膜３の形
成方法には以下のものがある。 [1] 酸化法を用いてシリコン酸化膜を形成する方法；高
温酸化法（乾燥酸素を用いるドライ酸化法，湿った酸素
を用いるウェット酸化法，水蒸気雰囲気中での酸化
法），低温酸化法（高圧水蒸気雰囲気中での酸化法，酸
素プラズマ中での酸化法），陽極酸化法などを用いる。

【００３６】この中では、900 〜1200℃程度の高温酸化
法が一般的である。 [2] 被着法を用いてシリコン酸化膜，シリコン窒化膜，
シリコン窒酸化膜（ＳｉＯ_x Ｎ_y ）を形成する方法；Ｃ
ＶＤ法やＰＶＤ法を用いる。また、各膜を組み合わせて
多層構造にする方法もある。

【００３７】ＣＶＤ法には常圧ＣＶＤ法，減圧ＣＶＤ
法，プラズマＣＶＤ法，光励起ＣＶＤ法がある。シリコ
ン酸化膜の形成には、モノシランまたはジシランの酸
化，有機オキシシラン（ＴＥＯＳなど）の熱分解，ハロ
ゲン化珪素の加水分解などを用いる。シリコン窒化膜の
形成には、アンモニアおよびジクロルシラン（ＳｉＨ₂
Ｃｌ₂ ），アンモニアおよびモノシラン，窒素およびモ
ノシランなどの熱分解などを用いる。シリコン窒酸化膜
は酸化膜と窒化膜の両膜の特性をもつもので、シリコン
窒化膜の形成の系に酸化窒素（Ｎ₂ Ｏ）を少量導入する
ことで形成できる。

【００３８】ＰＶＤ法には蒸着法，ＥＢ（Electron Bea
m ）蒸着法，ＭＢＥ（Molecular Beam Epitaxy）法，ス
パッタ法などがある。続いて、ゲート絶縁膜３上にゲー
ト電極となるノンドープの多結晶シリコン膜１１（膜
厚；500 Å）を形成する。多結晶シリコン膜１１の形成
方法は、上記した多結晶シリコン膜２の形成方法と同じ
である。

【００３９】工程２（図１（ｂ）参照）；多結晶シリコ
ン膜１１上にレジストパターン６を形成し、そのレジス
トパターン６をエッチングマスクとして用いたエッチン
グにより、多結晶シリコン膜１１をパターニングしてゲ
ート電極１２を形成する。但し、多結晶シリコン膜１１
はノンドープであるためゲート電極１２の抵抗は大き
く、このままでは電極として使用することができない。

【００４０】工程３（図１（ｃ）参照）；自己整合技術
により、レジストパターン６およびゲート電極１２をマ
スクとして多結晶シリコン膜２にソース・ドレイン領域
８を形成する。ソース・ドレイン領域８の形成方法にも
高温プロセスおよび低温プロセスがある。

【００４１】高温プロセスでは、通常、不純物をイオン
注入後に高温の熱処理を行って不純物を活性化させる。
不純物として、Ｎチャネル多結晶シリコンＴＦＴではヒ
素やリン、Ｐチャネル多結晶シリコンＴＦＴではボロン
やフッ化ボロン（ＢＦ₂ ）が用いられる。しかし、本実
施例では、不純物をイオン注入するだけで、熱処理は行
わない。従って、高温プロセスを用いた場合、より正確
には、ソース・ドレイン領域８が完全に形成されるわけ
ではない。

【００４２】一方、低温プロセスでは、不純物およびプ
ロトン（Ｈ₂ ）によるイオンシャワーを照射すること
で、特別な熱処理工程を設けることなく不純物の注入と
活性化とを同時に行う。Ｎチャネル多結晶シリコンＴＦ
Ｔでは、不純物としてホスフィン（ＰＨ₃ ）が用いられ
る。この低温プロセスでは、ソース・ドレイン領域８が
完全に形成される。絶縁基板１に高耐熱ガラスを用いた
場合には、能動層の多結晶シリコン膜２の形成時だけで
なく、ゲート絶縁膜３およびソース・ドレイン領域８の
形成時にも低温プロセスを用いなければならない。

【００４３】工程４（図１（ｄ）参照）；レジストパタ
ーン６を除去する。次に、ゲート電極１２およびゲート
絶縁膜３を含むデバイスの全面にＰＳＧ膜５を形成す
る。ＰＳＧ膜５を形成するには、モノシラン，ホスフィ
ン，酸素系ガスの熱分解を利用する常圧ＣＶＤ法，減圧
ＣＶＤ法，プラズマＣＶＤ法のいずれかを用い、成膜温
度は400 〜450 ℃程度が適当である。ＰＳＧ膜５中のリ
ン濃度は供給するガスの流量比によって変化させること
ができる。

【００４４】続いて、熱処理を行い、ＰＳＧ膜５中のリ
ンをゲート電極１２中へ拡散させて活性化させる。その
結果、ゲート電極１２を構成するノンドープの多結晶シ
リコン膜１１はリンドープとなり、電極として使えるレ
ベルまで低抵抗化される。それと同時に、多結晶シリコ
ン膜２に注入された不純物が活性化されてソース・ドレ
イン領域８が形成される。低温プロセスでは、既に工程
３においてソース・ドレイン領域８が完全に形成されて
いるが、この工程４の熱処理によって活性化が促進され
てより効果的となる。熱処理の条件としては、高温プロ
セスを用いた場合、処理温度は900 ℃前後で処理時間は
30分間程度が適当であり、低温プロセスを用いた場合、
処理温度は600 ℃前後で処理時間は数時間程度が適当で
ある。

【００４５】工程５（図２参照）；デバイスの全面に層
間絶縁膜１３を形成する。層間絶縁膜１３としては、Ｃ
ＶＤ法，プラズマＣＶＤ法，光励起ＣＶＤ法，蒸着法，
スパッタ法などによって形成されたシリコン酸化膜，各
種シリケートガラス，シリコン窒化膜などが用いられ
る。尚、ＰＳＧ膜５をそのまま層間絶縁膜１３として用
いてもよい。

【００４６】その後、ソース・ドレイン領域８とコンタ
クトするコンタクトホール１３ａを層間絶縁膜１３に形
成し、ソース・ドレイン電極１４を形成して多結晶シリ
コンＴＦＴが完成する。

【００４７】このように、本実施例によれば、ＰＳＧ膜
５の形成後の熱処理により、ゲート電極１２中への不純
物の拡散による低抵抗化と、多結晶シリコン膜２に注入
された不純物の活性化によるソース・ドレイン領域８の
形成とを同時に行うことができる。それに対して、従来
例では、ゲート電極７へのリンの拡散による低抵抗化を
行うための熱処理と、多結晶シリコン膜２に注入された
不純物の活性化によるソース・ドレイン領域８の形成の
ための熱処理とを別々に行っている。従って、本実施例
では、熱処理が１回で済む分だけ従来例よりも短時間に
多結晶シリコンＴＦＴを製造することができ、スループ
ットを向上させることが可能になる。

【００４８】そして、このように製造された多結晶シリ
コンＴＦＴを画素駆動素子として用いれば、ＬＣＤのス
ループットを向上させることもできる。ところで、工程
４においては、ＰＳＧ膜５の形成後の熱処理により、Ｐ
ＳＧ膜５中のリンがゲート電極１２中へ拡散されるだけ
でなく、ゲート絶縁膜３へも拡散されることになる。そ
のＰＳＧ膜５中のリンがゲート絶縁膜３を介してソース
・ドレイン領域８へも拡散されると、ソース・ドレイン
領域８の寸法精度が低下すると共に不純物密度が変化
し、多結晶シリコンＴＦＴの素子特性が劣化する。しか
し、多結晶シリコンＴＦＴではゲート絶縁膜３の膜厚が
1000Åと、バルクトランジスタのゲート絶縁膜の膜厚の
100Åと比べてはるかに厚い。そのため、ＰＳＧ膜５中
のリンがゲート絶縁膜３を介してソース・ドレイン領域
８へも拡散される恐れはほとんどない。また、ＰＳＧ膜
５中のリンがソース・ドレイン領域８へ拡散されること
によって素子特性が劣化する度合いは、Ｎチャネル多結
晶シリコンＴＦＴ（ソース・ドレイン領域８がＮ形）よ
りもＰチャネル多結晶シリコンＴＦＴ（ソース・ドレイ
ン領域８がＰ形）の方が大きい。しかし、Ｐチャネル多
結晶シリコンＴＦＴに対しては、Ｎチャネル多結晶シリ
コンＴＦＴほどの高性能は要求されない。従って、もし
ＰＳＧ膜５中のリンがゲート絶縁膜３を介してソース・
ドレイン領域８へ拡散されたとしても、実用上はさした
る問題とはならない。

【００４９】尚、上記実施例は以下のように変更しても
よく、その場合でも同様の作用および効果を得ることが
できる。 （１）ＰＳＧ膜５をＢＳＧ（Boro-Silicate Glass ）膜
に置き代え、ボロンをゲート電極１２中へ拡散させて低
抵抗化を図る。ＢＳＧ膜を形成方法するには、モノシラ
ン，ジボラン（Ｂ₂ Ｈ₆ ），酸素系ガスの熱分解を利用
する常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法の
いずれかを用いる。ＢＳＧ膜中のボロン濃度は供給する
ガスの流量比によって変化させることができる。この場
合、ＰＳＧ膜５を用いる方法よりも、多結晶シリコンＴ
ＦＴの閾値電圧（Ｖth）をさらに正確に制御することが
できる。

【００５０】（２）工程１において、多結晶シリコン膜
２，１１を非晶質シリコン膜に置き代える。この場合、
工程４で900 ℃前後の熱処理を行うことにより、非晶質
シリコン膜は数分間程度で固相成長が完了して多結晶シ
リコン膜となる。

【００５１】（３）工程１において、多結晶シリコン膜
１１をＣＶＤ法で形成する際に、原料ガスに不純物（ヒ
素，リン，ボロン）を添加する。工程２および工程３は
上記と同様に行う。そして、工程４において、ＰＳＧ膜
５を形成せずに熱処理だけを行う。この場合も、ゲート
電極１２中への不純物の拡散による低抵抗化と、多結晶
シリコン膜２に注入された不純物の活性化によるソース
・ドレイン領域８の形成とを、１回の熱処理によって同
時に行うことができる。

【００５２】（４）多結晶シリコンＴＦＴだけでなく、
単結晶シリコン基板上に形成されたバルクトランジスタ
に適用する。バルクトランジスタはゲート絶縁膜３が薄
いため、ＰＳＧ膜５の形成後の熱処理時において、ＰＳ
Ｇ膜５中のリンがゲート絶縁膜３を介してソース・ドレ
イン領域８へも拡散される恐れがある。しかし、その結
果生じる素子特性の劣化が許容範囲内であれば実用上は
問題がなく、多結晶シリコンＴＦＴの使用目的によって
は利用することができる。

【００５３】（５）工程４において、ソース・ドレイン
電極８上のゲート絶縁膜３上にマスクを形成し、そのマ
スク上にＰＳＧ膜５を形成する。この場合、ＰＳＧ膜５
の形成後の熱処理時において、ＰＳＧ膜５から拡散され
るリンがマスクによってストップされる。そのため、ゲ
ート絶縁膜３を薄くしてもソース・ドレイン領域８へリ
ンが拡散される恐れは少なくなり、多結晶シリコンＴＦ
Ｔの素子特性が劣化することはなくなる。従って、上記
（４）においては特に有効となる。

【００５４】（６）多結晶シリコンＴＦＴの製造工程に
おいて、多結晶シリコン膜２の形成後に、水素化処理を
行うことで多結晶シリコンＴＦＴの素子特性を向上させ
る。水素化処理とは、多結晶シリコンの結晶欠陥部分に
水素原子を結合させることにより、欠陥を減らして結晶
構造を安定化させ、電界効果移動度を高める方法であ
る。

【００５５】（７）多結晶シリコン膜２のチャネル領域
に相当する部分に不純物をドーピングして多結晶シリコ
ンＴＦＴの閾値電圧（Ｖth）を制御する。固相成長法で
形成した多結晶シリコンＴＦＴにおいては、Ｎチャネル
トランジスタではディプレッション方向に閾値電圧がシ
フトし、Ｐチャネルトランジスタではエンハンスメント
方向に閾値電圧がシフトする傾向にある。また、上記
６）の水素化処理を行った場合には、その傾向がより顕
著となる。この閾値電圧のシフトを抑えるには、チャネ
ル領域に不純物をドーピングすればよい。

【００５６】（８）プレーナ型だけでなく、スタガ型な
どのあらゆるトップゲート型の多結晶シリコンＴＦＴに
適用する。 （９）多結晶シリコンＴＦＴだけでなく、絶縁ゲート型
半導体素子全般に適用する。また、太陽電池や光センサ
などの光電変換素子，バイポーラトランジスタ，静電誘
導型トランジスタ（ＳＩＴ；Static Induction Transis
tor ）などの多結晶シリコン膜を用いるあらゆる半導体
装置に適用する。

【００５７】（１０）絶縁基板１をセラミックス基板や
シリコン酸化膜などの絶縁層に置き代え、ＬＣＤではな
く密着型イメージセンサや三次元ＩＣなどに適用する。 （１１）多結晶シリコンＴＦＴを、ＬＣＤではなくスタ
ティックＲＡＭ（ＳＲＡＭ）のメモリセル内の負荷素子
などに用いる。

【００５８】以上、各実施例について説明したが、各実
施例から把握できる請求項以外の技術的思想について、
以下にそれらの効果と共に記載する。 （イ）請求項９に記載の半導体装置の製造方法におい
て、シリコン層に水素化処理を施した薄膜トランジスタ
の製造方法。

【００５９】このようにすれば、シリコン層の結晶欠陥
部分に水素原子が結合することにより、欠陥が減って結
晶構造が安定化し、電界効果移動度を高めることができ
る。 （ロ）請求項９に記載の半導体装置の製造方法におい
て、シリコン層のチャネル領域に相当する部分に不純物
をドーピングした薄膜トランジスタの製造方法。

【００６０】このようにすれば、薄膜トランジスタの閾
値電圧を制御することができる。ところで、本明細書に
おいて、発明の構成に係る部材は以下のように定義され
るものとする。

【００６１】（ａ）絶縁基板としては、石英ガラス，高
耐熱ガラス，セラミックスなどのあらゆる絶縁材料によ
る基板を含むだけでなく、表面にシリコン酸化膜などの
絶縁層を設けた金属などの導電性基板をも含むものとす
る。

【００６２】（ｂ）シリコン層としては単結晶シリコン
層だけでなく、多結晶シリコン膜，非晶質シリコン膜，
微結晶を含んだ多結晶シリコン膜と非晶質シリコン膜と
の中間の膜をも含むものとする。

【００６３】

【発明の効果】以上詳述してように本発明によれば、半
導体装置および液晶ディスプレイの製造に際してスルー
プットを向上させることができる。

【図面の簡単な説明】

【図１】本発明を具体化した一実施例の製造工程を説明
するための断面図である。

【図２】一実施例の製造工程を説明するための断面図で
ある。

【図３】従来例の製造工程を説明するための断面図であ
る。

【符号の説明】

１ 絶縁基板 ２ シリコン層としての多結晶シリコン膜 ３ ゲート絶縁膜 ５ 不純物を含んだ膜としてのＰＳＧ膜 ８ ソース領域またはドレイン領域（ソース・ドレイン
領域） １１ ゲート電極となる多結晶シリコン膜 １２ ゲート電極 １３ 層間絶縁膜 １３ａ コンタクトホール １４ ソース電極またはドレイン電極（ソース・ドレイ
ン電極）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/225 Ｑ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体層上に形成された不純物を含んだ
   膜から当該半導体層へ不純物を拡散させて活性化させる
   工程を備えた半導体装置の製造方法。
2. 【請求項２】 半導体層上に不純物を含んだ膜を形成す
   る工程と、熱処理により不純物を含んだ膜から半導体層
   へ不純物を拡散させて活性化させる工程とを備えた半導
   体装置の製造方法。
3. 【請求項３】 請求項１または請求項２に記載の半導体
   装置の製造方法において、半導体層を絶縁基板上に形成
   する工程を備えた半導体装置の製造方法。
4. 【請求項４】 ゲート電極の低抵抗化と、ソース領域お
   よびドレイン領域の形成とを同じ熱処理工程で行う半導
   体装置の製造方法。
5. 【請求項５】 ゲート電極中の不純物の活性化と、ソー
   ス領域およびドレイン領域中の不純物の活性化とを同じ
   熱処理工程で行う半導体装置の製造方法。
6. 【請求項６】 ゲート電極上に形成された不純物を含ん
   だ膜から当該ゲート電極への不純物の拡散および活性化
   と、ソース領域およびドレイン領域に注入された不純物
   の活性化とを同じ熱処理工程で行う半導体装置の製造方
   法。
7. 【請求項７】 シリコン層上にゲート絶縁膜を形成する
   工程と、 ゲート絶縁膜上にシリコン膜からなるゲート電極を形成
   する工程と、 ゲート電極を用いた自己整合技術によりシリコン層にソ
   ース領域およびドレイン領域を形成するための不純物を
   注入する工程と、 ゲート電極の上に不純物を含んだ膜を形成する工程と、 不純物を含んだ膜からゲート電極への不純物の拡散およ
   び活性化と、ソース領域およびドレイン領域に注入され
   た不純物の活性化とを同じ熱処理で行う工程とを備えた
   半導体装置の製造方法。
8. 【請求項８】 シリコン層上にゲート絶縁膜を形成する
   工程と、 ゲート絶縁膜上に不純物が添加されたシリコン膜からな
   るゲート電極を形成する工程と、 ゲート電極を用いた自己整合技術によりシリコン層にソ
   ース領域およびドレイン領域を形成するための不純物を
   注入する工程と、 ゲート電極中の不純物の活性化と、ソース領域およびド
   レイン領域に注入された不純物の活性化とを同じ熱処理
   で行う工程とを備えた半導体装置の製造方法。
9. 【請求項９】 請求項７または請求項８に記載の半導体
   装置の製造方法において、シリコン層を絶縁基板上に形
   成する工程を備えた半導体装置の製造方法。
10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法によって製造された半導体装置を画素駆動素子として
    用いる液晶ディスプレイ。