JPH0945925A - トランジスタの製造方法，薄膜トランジスタの製造方法，表示装置 - Google Patents

Abstract

(57)【要約】 【課題】ソース・ドレイン領域の形成を低温で短時間に
行うことが可能な薄膜トランジスタの簡単な製造方法を
提供する。 【解決手段】多結晶シリコン膜２とコンタクトするコン
タクトホール６を、層間絶縁膜５およびゲート絶縁膜３
に形成する。次に、コンタクトホール６内を含むデバイ
スの全面にアルミ膜を形成して所望の形状にパターニン
グすることで、ソース・ドレイン電極７を形成する。続
いて、透明絶縁基板１の裏面からＲＴＡ法を用いてラン
プ光を照射する。すると、アルミ膜からなるソース・ド
レイン電極７がランプ光を吸収して加熱され、ソース・
ドレイン電極７中のアルミが多結晶シリコン膜２中へ固
相拡散する。その結果、ｐ型不純物であるアルミによっ
て多結晶シリコン膜２中にｐ型のソース・ドレイン領域
８が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はトランジスタの製造
方法，薄膜トランジスタの製造方法，表示装置に関する
ものである。

【０００２】

【従来の技術】近年、アクティブマトリクス方式の液晶
ディスプレイ（ＬＣＤ；Liquid Crystal Display）が高
画質な表示装置として注目されている。そのアクティブ
マトリクス方式ＬＣＤの画素駆動素子（画素駆動用トラ
ンジスタ）として、透明絶縁基板上に形成された多結晶
シリコン膜を能動層に用いた薄膜トランジスタ（以下、
多結晶シリコンＴＦＴ（Thin Film Transistor）とい
う）の開発が進められている。

【０００３】多結晶シリコンＴＦＴは、非晶質シリコン
膜を能動層に用いたＴＦＴ（以下、非晶質シリコンＴＦ
Ｔという）に比べ、移動度が大きく駆動能力が高いとい
う利点がある。そのため、多結晶シリコンＴＦＴを用い
れば、高性能なＬＣＤを実現できる上に、画素部（表示
部）だけでなく周辺駆動回路（ドライバ）までも同一基
板上に一体にして形成することができる。

【０００４】従来の多結晶シリコンＴＦＴは、1000℃程
度の高温の工程（高温プロセスと呼ばれる）を使って形
成されていた。高温プロセスは長年に渡る十分な技術的
蓄積のあるＬＳＩ技術を踏襲したものである。そのた
め、高温プロセスで形成された多結晶シリコンＴＦＴ
（高温多結晶シリコンＴＦＴと呼ばれる）は、素子特
性，信頼性，再現性に優れている。しかし、高温プロセ
スはプロセス温度が高いため、基板には石英ガラスを使
わざるを得ない。石英ガラスは大型化に伴って著しく高
価になる上に現在のところ大型化には限りがあるため、
基板の寸法が制限を受ける。そのため、コスト的に見合
うＬＣＤのパネルサイズは数インチ以下となり、ビデオ
カメラのビューファインダ用や液晶プロジェクタ用とし
ては十分に使用できるものの、直視用としてはパネルサ
イズの大きさが十分とはいえない。

【０００５】一方、非晶質シリコンＴＦＴは、400 ℃以
下の低温の工程を使って形成可能なため、基板に通常の
ガラスを使うことができる。通常のガラスは石英ガラス
の約1/10の価格で寸法にも制限がないが、ＬＣＤ用に市
販されている高耐熱ガラス（例えば、米国Corning Inc.
製の「7059」）でも600 ℃程度の耐熱温度しかない。

【０００６】そこで、基板に通常のガラス（高耐熱ガラ
ス）を使用できるように、多結晶シリコンＴＦＴを600
℃程度以下の低温の工程（低温プロセスと呼ばれる）を
使って形成することが求められている。低温プロセスで
形成された多結晶シリコンＴＦＴは低温多結晶シリコン
ＴＦＴと呼ばれる。低温多結晶シリコンＴＦＴで問題と
なるのは、能動層となる多結晶シリコン膜の形成方法、
ゲート絶縁膜の形成方法、ソース・ドレイン領域の形成
方法などである。

【０００７】プレーナ型の多結晶シリコンＴＦＴの従来
の製造方法を、図５に従って説明する。 工程１（図５（ａ）参照）；透明絶縁基板２０１上に、
多結晶シリコンＴＦＴの能動層となるノンドープの多結
晶シリコン膜２０２を形成する。ここで、透明絶縁基板
２０１に石英ガラスを用いる場合には、多結晶シリコン
膜２０２を高温プロセスで形成すればよい。また、透明
絶縁基板２０１に高耐熱ガラスを用いる場合には、多結
晶シリコン膜２０２を低温プロセスで形成しなければな
らない。次に、フォトリソグラフィ技術を用い、デバイ
ス全面にレジストパターン２０３を形成する。

【０００８】工程２（図５（ｂ）参照）；レジストパタ
ーン２０３をマスクとして用い、多結晶シリコン膜２０
２にソース・ドレイン領域２０４を形成する。ソース・
ドレイン領域の形成方法にも高温プロセスおよび低温プ
ロセスがある。高温プロセスでは、ｎ型またはｐ型不純
物をイオン注入後に高温の熱処理を行って不純物を活性
化させる。低温プロセスでは、ホスフィンガス（Ｐ
Ｈ₃ ）またはジボランガス（Ｂ₂ Ｈ₆ ）と水素ガスとの
混合ガスによるイオンシャワーを照射することで、特別
な熱処理工程を設けることなく不純物の注入と活性化を
同時に行う。尚、低温プロセスでは、不純物をイオン注
入後に600 ℃程度以下の低温で数時間〜数十時間の熱処
理を行うことで不純物を活性化させる方法もある。

【０００９】工程３（図５（ｃ）参照）；多結晶シリコ
ン膜２０２上にゲート絶縁膜２０５を形成し、ゲート絶
縁膜２０５上にゲート電極２０６を形成する。尚、上記
工程２と工程３とを反対に行う場合もある。すなわち、
まず、ゲート絶縁膜２０５およびゲート電極２０６を形
成し、次に、デバイス全面にレジストパターン２０３を
形成し、続いて、ソース・ドレイン領域２０４を形成す
る。

【００１０】

【発明が解決しようとする課題】従来の製造方法では、
ソース・ドレイン領域２０４を低温プロセスで形成する
に際して以下の問題がある。

【００１１】イオンシャワーを用いる場合；イオンシ
ャワーは現在のところ実験室段階の技術であって量産に
結び付けるには問題が多く、スループットを向上させる
のが難しい。また、イオンシャワーを行う装置を量産ラ
インに新たに導入する必要があり、製造コストが増大す
る。

【００１２】不純物をイオン注入後に低温で長時間の
熱処理を行う場合；ソース・ドレイン領域２０４の形成
だけで数時間〜数十時間も要するため、ＴＡＴ（Turn A
round Time）が増大する。

【００１３】レジストパターン２０３の形成工程が必
要であるため、その分だけ製造工程が複雑化する。本発
明は上記問題点を解決するためになされたものであっ
て、以下の目的を有するものである。

【００１４】１〕ソース・ドレイン領域の形成を低温で
短時間に行うことが可能なトランジスタの簡単な製造方
法を提供する。 ２〕ソース・ドレイン領域の形成を低温で短時間に行う
ことが可能な薄膜トランジスタの簡単な製造方法を提供
する。

【００１５】３〕上記２〕の製造方法を用いて製造され
た薄膜トランジスタを画素駆動素子として用いる表示装
置を提供する。

【００１６】

【課題を解決するための手段】請求項１に記載の発明
は、ソースまたはドレイン電極中の不純物の固相拡散を
利用してソースまたはドレイン領域を形成する工程を備
えたことをその要旨とする。

【００１７】請求項２に記載の発明は、半導体層に接す
るソースまたはドレイン電極を形成する工程と、そのソ
ースまたはドレイン電極を加熱することで、ソースまた
はドレイン電極中の不純物を半導体層中へ固相拡散させ
てソースまたはドレイン領域を形成する工程とを備えた
ことをその要旨とする。

【００１８】請求項３に記載の発明は、透明絶縁基板上
にシリコン膜を形成する工程と、そのシリコン膜に接す
るソースまたはドレイン電極を形成する工程と、ＲＴＡ
法を用い、透明絶縁基板を介してソースまたはドレイン
電極にランプ光を照射してソースまたはドレイン電極を
加熱することで、ソースまたはドレイン電極中の不純物
をシリコン膜中へ固相拡散させてソースまたはドレイン
領域を形成する工程とを備えたことをその要旨とする。

【００１９】請求項４に記載の発明は、透明絶縁基板上
にシリコン膜を形成する工程と、そのシリコン膜に接す
るソースまたはドレイン電極を形成する工程と、レーザ
アニール法を用い、透明絶縁基板を介してソースまたは
ドレイン電極にレーザ光を照射してソースまたはドレイ
ン電極を加熱することで、ソースまたはドレイン電極中
の不純物をシリコン膜中へ固相拡散させてソースまたは
ドレイン領域を形成する工程とを備えたことをその要旨
とする。

【００２０】請求項５に記載の発明は、請求項３または
請求項４に記載の薄膜トランジスタの製造方法によって
製造された薄膜トランジスタを画素駆動素子として用い
ることをその要旨とする。

【００２１】

【発明の実施の形態】以下、本発明をプレーナ型のｐチ
ャネル多結晶シリコンＴＦＴに具体化した一実施形態の
製造方法を図１および図２に従って説明する。

【００２２】工程１（図１（ａ）参照）；透明絶縁基板
１（石英ガラス，高耐熱ガラス）上にノンドープの多結
晶シリコン膜２（膜厚；500 Å）を形成する。多結晶シ
リコン膜２の形成方法には以下のものがある。

【００２３】多結晶シリコン膜２を直接形成する方
法；ＣＶＤ法またはＰＶＤ法を用いる。ＣＶＤ法には常
圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，光励起
ＣＶＤ法などがある。また、ＰＶＤ法には蒸着法，ＥＢ
（Electron Beam ）蒸着法，ＭＢＥ（Molecular Beam E
pitaxy）法，スパッタ法などがある。

【００２４】この中では、モノシラン（ＳｉＨ₄ ）また
はジシラン（Ｓｉ₂ Ｈ₆ ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜２
を形成することができる。減圧ＣＶＤ法では、処理温度
が550 ℃以下では非晶質、620 ℃以上では多結晶とな
る。

【００２５】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。

【００２６】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜２を形成する方法；固相成長
法または溶融再結晶化法を用いる。固相成長法は、非晶
質シリコン膜に600 ℃前後で20時間前後の長時間の熱処
理を行うことにより、固体のままで多結晶化させて多結
晶シリコン膜を得る方法である。

【００２７】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。

【００２８】このように、固相成長法または溶融再結晶
化法を用いて基板温度が600 ℃以上にならないようにす
れば、透明絶縁基板１として高耐熱ガラスを用いること
ができる。

【００２９】次に、多結晶シリコン膜２上にゲート絶縁
膜３（膜厚；1000Å) を形成する。ゲート絶縁膜３の形
成方法には以下のものがある。 [1] 酸化法を用いてシリコン酸化膜を形成する方法；高
温酸化法（乾燥酸素を用いるドライ酸化法，湿った酸素
を用いるウェット酸化法，水蒸気雰囲気中での酸化
法），低温酸化法（高圧水蒸気雰囲気中での酸化法，酸
素プラズマ中での酸化法），陽極酸化法などを用いる。

【００３０】[2] 被着法を用いてシリコン酸化膜，シリ
コン窒化膜，シリコン窒酸化膜（ＳｉＯ_x Ｎ_y ）を形成
する方法；ＣＶＤ法やＰＶＤ法を用いる。また、各膜を
組み合わせて多層構造にする方法もある。

【００３１】ＣＶＤ法によるシリコン酸化膜の形成に
は、モノシランまたはジシランの熱分解，有機オキシシ
ラン（ＴＥＯＳなど）の熱分解，ハロゲン化珪素の加水
分解などを用いる。ＣＶＤ法によるシリコン窒化膜の形
成には、アンモニアおよびジクロルシラン（ＳｉＨ₂ Ｃ
ｌ₂ ），アンモニアおよびモノシラン，窒素およびモノ
シランなどの熱分解などを用いる。シリコン窒酸化膜は
酸化膜と窒化膜の両膜の特性をもつもので、ＣＶＤ法に
よるシリコン窒化膜の形成の系に酸化窒素（Ｎ₂Ｏ）を
少量導入することで形成できる。

【００３２】尚、ゲート絶縁膜３の形成方法にも高温プ
ロセスおよび低温プロセスがある。高温プロセスでは、
一般に前記した高温酸化法が用いられる。一方、低温プ
ロセスでは、一般に前記した酸素プラズマ中での酸化法
や被着法などが用いられ、処理温度が600 ℃程度以下に
抑えられる。

【００３３】続いて、ゲート絶縁膜３上にゲート電極４
を形成して所望の形状にパターニングする。ゲート電極
４の材質としては、不純物がドープされた多結晶シリコ
ン（ドープドポリシリコン），金属シリサイド，ポリサ
イド，高融点金属単体，その他の金属などが用いられ、
その形成にはＣＶＤ法またはＰＶＤ法が用いられる。

【００３４】工程２（図１（ｂ）参照）；デバイスの全
面に層間絶縁膜５を形成する。層間絶縁膜５の材質とし
ては、シリコン酸化膜，シリケートガラス，シリコン窒
化膜などが用いられ、その形成にはＣＶＤ法またはＰＶ
Ｄ法が用いられる。

【００３５】次に、多結晶シリコン膜２とコンタクトす
るコンタクトホール６を、層間絶縁膜５およびゲート絶
縁膜３に形成する。続いて、コンタクトホール６内を含
むデバイスの全面にアルミ膜を形成して所望の形状にパ
ターニングすることで、ソース・ドレイン電極７を形成
する。

【００３６】工程３（図１（ｃ）参照）；透明絶縁基板
１の裏面からＲＴＡ法を用いてランプ光を照射する。す
ると、アルミ膜からなるソース・ドレイン電極７がラン
プ光を吸収して加熱され、ソース・ドレイン電極７中の
アルミが多結晶シリコン膜２中へ固相拡散する。その結
果、ｐ型不純物であるアルミによって多結晶シリコン膜
２中にｐ型のソース・ドレイン領域８が形成される。

【００３７】このとき、ソース・ドレイン電極７以外の
各部材（透明絶縁基板１、多結晶シリコン膜２、ゲート
絶縁膜３、ゲート電極４、層間絶縁膜５）のランプ光の
吸収率はソース・ドレイン電極７のそれに比べて低いた
め、ソース・ドレイン電極７のみが加熱される。従っ
て、透明絶縁基板１の温度上昇が抑えられ、透明絶縁基
板１として高耐熱ガラスを用いることができる。また、
ソース・ドレイン電極７以外の各部材が加熱されること
による悪影響が生じる恐れもない。

【００３８】このようにして、ｐチャネル多結晶シリコ
ンＴＦＴ１０６が完成する。上記したｐチャネル多結晶
シリコンＴＦＴ１０６の製造方法によれば、以下の作用
および効果を得ることができる。

【００３９】ソース・ドレイン領域８を低温プロセス
で形成することができる。 ソース・ドレイン電極７に対してソース・ドレイン領
域８を自己整合的に形成することができる。

【００４０】ソース・ドレイン領域８が短時間で形成
されるため、ＴＡＴを短縮することができる。 ソース・ドレイン領域８の形成に際してレジストパタ
ーンの形成は必要でないため、その分だけ製造工程を簡
略化することができる。

【００４１】そして、本実施形態において、全工程に低
温プロセスを採用すれば、透明絶縁基板１に高耐熱ガラ
スを用いてパネルサイズの大きなＬＣＤを安価に提供す
ることができる。

【００４２】次に、上記のように製造された多結晶シリ
コンＴＦＴ１０６を画素駆動素子として用いた透過型構
成をとるＬＣＤの画素部の製造方法を図２に従って説明
する。

【００４３】工程一；ソース・ドレイン領域８の延出し
た部分を、後記する補助容量の蓄積電極９とする。層間
絶縁膜５を介して蓄積電極９の上に、後記する補助容量
の共通電極１０を形成する。

【００４４】工程二；デバイスの全面に絶縁膜１１を形
成する。絶縁膜１１の材質としては、シリコン酸化膜，
シリケートガラス，シリコン窒化膜などが用いられ、そ
の形成にはＣＶＤ法またはＰＶＤ法が用いられる。次
に、絶縁膜１１にソース・ドレイン電極１０とコンタク
トするためのコンタクトホールを形成し、スパッタ法に
より、そのコンタクトホールを含むデバイスの全面にイ
ンジウム錫酸化物（ＩＴＯ；Indium Tin Oxide）膜を形
成し、そのＩＴＯ膜をパターニングして表示電極１２を
形成する。

【００４５】工程三；多結晶シリコンＴＦＴ１０６が形
成された透明絶縁基板１と、後記する共通電極１３が形
成された透明絶縁基板１４とを相対向させ、各基板１，
１４の間に液晶を封入して液晶層１５を形成する。その
結果、後記するＬＣＤの画素部が完成する。

【００４６】図３に、本実施形態のアクティブマトリッ
クス方式ＬＣＤのブロック構成を示す。画素部１０１に
は各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各
データ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが
配置されている。各ゲート配線と各ドレイン配線とはそ
れぞれ直交し、その直交部分に画素１０２が設けられて
いる。そして、各ゲート配線はゲートドライバ１０３に
接続され、ゲート信号（走査信号）が印加されるように
なっている。また、各ドレイン配線はドレインドライバ
（データドライバ）１０４に接続され、データ信号（ビ
デオ信号）が印加されるようになっている。これらのド
ライバ１０３，１０４によって周辺駆動回路部１０５が
構成されている。そして、各ドライバ１０３，１０４の
うち少なくともいずれか一方を画素部１０１と同一基板
上に形成したＬＣＤは、一般にドライバ一体型（ドライ
バ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０
３が、画素部１０１の両側に設けられている場合もあ
る。また、ドレインドライバ１０４が、画素部１０１の
両側に設けられている場合もある。

【００４７】図４に、ゲート配線Ｇn とドレイン配線Ｄ
n との直交部分に設けられている画素１０２の等価回路
を示す。画素１０２は、画素駆動素子としてのＴＦＴ１
０６、液晶セルＬＣ、補助容量ＣS から構成される。ゲ
ート配線Ｇn にはＴＦＴ１０６のゲートが接続され、ド
レイン配線Ｄn にはＴＦＴ１０６のドレインが接続され
ている。そして、ＴＦＴ１０６のソースには、液晶セル
ＬＣの表示電極（画素電極）と補助容量（蓄積容量また
は付加容量）ＣS とが接続されている。この液晶セルＬ
Ｃと補助容量ＣSとにより、前記信号蓄積素子が構成さ
れる。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴ１０６のソースと接続される側の
電極の反対側の電極には定電圧ＶRが印加されている。
この液晶セルＬＣの共通電極は、文字どおり全ての画素
１０２に対して共通した電極となっている。そして、液
晶セルＬＣの表示電極と共通電極との間には静電容量が
形成されている。尚、補助容量ＣS において、ＴＦＴ１
０６のソースと接続される側の電極の反対側の電極は、
隣のゲート配線Ｇn+1と接続されている場合もある。

【００４８】このように構成された画素１０２におい
て、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲー
トに正電圧を印加すると、ＴＦＴ１０６がオンとなる。
すると、ドレイン配線Ｄn に印加されたデータ信号で、
液晶セルＬＣの静電容量と補助容量ＣS とが充電され
る。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０
６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフ
となり、その時点でドレイン配線Ｄn に印加されていた
電圧が、液晶セルＬＣの静電容量と補助容量ＣS とによ
って保持される。このように、画素１０２へ書き込みた
いデータ信号をドレイン配線に与えてゲート配線の電圧
を制御することにより、画素１０２に任意のデータ信号
を保持させておくことができる。その画素１０２の保持
しているデータ信号に応じて液晶セルＬＣの透過率が変
化し、画像が表示される。

【００４９】ここで、画素１０２の特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素部１０１の仕様から定め
られた単位時間内に、信号蓄積素子（液晶セルＬＣおよ
び補助容量ＣS ）に対して所望のビデオ信号電圧を十分
に書き込むことができるかどうかという点である。ま
た、保持特性に対して要求されるのは、信号蓄積素子に
一旦書き込んだビデオ信号電圧を必要な時間だけ保持す
ることができるかどうかという点である。

【００５０】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。

【００５１】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 （１）透明絶縁基板１の裏面からＲＴＡ法を用いてラン
プ光を照射する代わりに、レーザアニール法を用いてレ
ーザ光を照射する。すると、アルミ膜からなるソース・
ドレイン電極７がレーザ光を吸収して加熱され、ソース
・ドレイン電極７中のアルミが多結晶シリコン膜２中へ
固相拡散する。この場合、レーザ光をソース・ドレイン
電極７だけにスポット照射すれば、ソース・ドレイン電
極７だけを確実に加熱することが可能になり、より効果
的となる。

【００５２】（２）ソース・ドレイン電極７の材質をア
ルミ以外のｐ型不純物を含む導電材料（例えば、ボロン
ドープドポリシリコンなど）に置き代える。

【００５３】（３）ソース・ドレイン電極７の材質をｎ
型不純物を含む導電材料（例えば、リンドープドポリシ
リコン、ヒ素ドープドポリシリコンなど）に置き代え
る。

【００５４】（４）ソース・ドレイン電極７において、
少なくとも多結晶シリコン膜２と接する部分だけをｐ型
不純物またはｎ型不純物を含む導電材料で構成する。例
えば、ソース・ドレイン電極７において、多結晶シリコ
ン膜２と接する部分だけをドープドポリシリコンで形成
し、その他の部分を不純物を含まない適宜な導電材料
（金属シリサイド，ポリサイド，高融点金属単体，その
他の金属など）で形成する。

【００５５】（５）多結晶シリコン膜２の形成後に、水
素化処理を行うことで多結晶シリコンＴＦＴ１０６の素
子特性を向上させる。水素化処理とは、多結晶シリコン
の結晶欠陥部分に水素原子を結合させることにより、欠
陥を減らして結晶構造を安定化させ、電界効果移動度を
高める方法である。

【００５６】（６）多結晶シリコン膜２におけるソース
・ドレイン領域８間のチャネル領域に相当する部分に不
純物をドーピングして多結晶シリコンＴＦＴの閾値電圧
（Ｖth）を制御する。固相成長法で形成された多結晶シ
リコンＴＦＴにおいては、ｎチャネルトランジスタでは
ディプレッション方向に閾値電圧がシフトし、ｐチャネ
ルトランジスタではエンハンスメント方向に閾値電圧が
シフトする傾向にある。特に、水素化処理を行った場合
には、その傾向がより顕著となる。この閾値電圧のシフ
トを抑えるには、チャネル領域に不純物をドーピングす
ればよい。

【００５７】（７）多結晶シリコンＴＦＴではなく非晶
質シリコンＴＦＴに適用する。 （８）プレーナ型だけでなく、逆プレーナ型，スタガ
型，逆スタガ型などあらゆる構造のＴＦＴに適用する。

【００５８】（９）ＴＦＴだけでなく、絶縁ゲート型半
導体素子全般に適用する。また、太陽電池や光センサな
どの光電変換素子，バイポーラトランジスタ，静電誘導
型トランジスタ（ＳＩＴ；Static Induction Transisto
r ）などのシリコン膜を用いるあらゆる半導体装置に適
用する。

【００５９】（１０）透明絶縁基板１をセラミックス基
板やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤで
はなく密着型イメージセンサや三次元ＩＣなどに適用す
る。 （１１）ＴＦＴを、ダイナミックＲＡＭ（ＤＲＡＭ）の
メモリセル内の電荷転送素子やスタティックＲＡＭ（Ｓ
ＲＡＭ）のメモリセル内の負荷素子などに用いる。

【００６０】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項３または請求項４に記載の薄膜トランジス
タの製造方法において、シリコン膜に水素化処理を施し
た薄膜トランジスタの製造方法。

【００６１】このようにすれば、シリコン膜に多結晶シ
リコン膜を用いた場合、その結晶欠陥部分に水素原子が
結合することにより、欠陥が減って結晶構造が安定化
し、電界効果移動度を高めることができる。

【００６２】（ロ）請求項３または請求項４に記載の薄
膜トランジスタの製造方法において、シリコン膜のチャ
ネル領域に相当する部分に不純物をドーピングした薄膜
トランジスタの製造方法。

【００６３】このようにすれば、薄膜トランジスタの閾
値電圧を制御することができる。ところで、本明細書に
おいて、発明の構成に係る部材は以下のように定義され
るものとする。

【００６４】（ａ）絶縁基板としては、石英ガラス，高
耐熱ガラス，高耐熱樹脂，セラミックスなどのあらゆる
絶縁材料による基板を含むだけでなく、表面にシリコン
酸化膜などの絶縁層を設けた金属などの導電性基板をも
含むものとする。

【００６５】（ｂ）シリコン膜としては、多結晶シリコ
ン膜だけでなく、非晶質シリコン膜をも含むものとす
る。

【００６６】

【発明の効果】

１〕ソース・ドレイン領域の形成を低温で短時間に行う
ことが可能なトランジスタの簡単な製造方法を提供する
ことができる。

【００６７】２〕ソース・ドレイン領域の形成を低温で
短時間に行うことが可能な薄膜トランジスタの簡単な製
造方法を提供することができる。 ３〕上記２〕の製造方法を用いて製造された薄膜トラン
ジスタを画素駆動素子として用いる表示装置を提供する
ことができる。

【図面の簡単な説明】

【図１】一実施形態の製造工程を説明するための概略断
面図。

【図２】ＬＣＤの画素部の製造方法を説明するための概
略断面図。

【図３】アクティブマトリックス方式ＬＣＤのブロック
構成図。

【図４】画素の等価回路図。

【図５】従来例の製造工程を説明するための概略断面
図。

【符号の説明】 １…透明絶縁基板 ２…多結晶シリコン膜 ７…ソースまたはドレイン電極（ソース・ドレイン電
極） ８…ソースまたはドレイン領域（ソース・ドレイン領
域）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/26 Ｈ０１Ｌ 29/78 ６１６Ｊ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ソースまたはドレイン電極中の不純物の
   固相拡散を利用してソースまたはドレイン領域を形成す
   る工程を備えたトランジスタの製造方法。
2. 【請求項２】 半導体層に接するソースまたはドレイン
   電極を形成する工程と、そのソースまたはドレイン電極
   を加熱することで、ソースまたはドレイン電極中の不純
   物を半導体層中へ固相拡散させてソースまたはドレイン
   領域を形成する工程とを備えたトランジスタの製造方
   法。
3. 【請求項３】 透明絶縁基板上にシリコン膜を形成する
   工程と、 そのシリコン膜に接するソースまたはドレイン電極を形
   成する工程と、 ＲＴＡ法を用い、透明絶縁基板を介してソースまたはド
   レイン電極にランプ光を照射してソースまたはドレイン
   電極を加熱することで、ソースまたはドレイン電極中の
   不純物をシリコン膜中へ固相拡散させてソースまたはド
   レイン領域を形成する工程とを備えた薄膜トランジスタ
   の製造方法。
4. 【請求項４】 透明絶縁基板上にシリコン膜を形成する
   工程と、 そのシリコン膜に接するソースまたはドレイン電極を形
   成する工程と、 レーザアニール法を用い、透明絶縁基板を介してソース
   またはドレイン電極にレーザ光を照射してソースまたは
   ドレイン電極を加熱することで、ソースまたはドレイン
   電極中の不純物をシリコン膜中へ固相拡散させてソース
   またはドレイン領域を形成する工程とを備えた薄膜トラ
   ンジスタの製造方法。
5. 【請求項５】 請求項３または請求項４に記載の薄膜ト
   ランジスタの製造方法によって製造された薄膜トランジ
   スタを画素駆動素子として用いる表示装置。