JPH08195494A - 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置 - Google Patents

Abstract

(57)【要約】 【目的】低温で形成可能で界面準位の小さなゲート絶縁
膜を備えた半導体装置の製造方法を提供する。 【構成】透明絶縁基板１上に多結晶シリコン膜２を形成
する。ＵＶ−Ｏ₃ 照射，水蒸気中での酸化，酸化性ガス
雰囲気中でのＲＴＡ処理などにより、多結晶シリコン膜
２上に50〜100 Å程度の極めて薄い酸化膜３を形成す
る。酸化膜３上にシリコン酸化膜やシリコン窒化膜など
の絶縁膜４を形成する。酸化膜３と絶縁膜４とでゲート
絶縁膜５が構成される。ＲＴＡ法により、デバイスの全
面に一括して光を照射する。このＲＴＡ法により、多結
晶シリコン膜２と酸化膜３との界面準位の低減、絶縁膜
４の膜質の改善、多結晶シリコン膜２の結晶性の向上を
図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置，半導体装置
の製造方法，薄膜トランジスタ（ＴＦＴ；Thin Film Tr
ansistor），薄膜トランジスタの製造方法，表示装置に
関するものである。

【０００２】

【従来の技術】近年、アクティブマトリクス方式の液晶
ディスプレイ（ＬＣＤ；Liquid Crystal Display）が高
画質な表示装置として注目されている。そのアクティブ
マトリクス方式ＬＣＤの画素駆動素子（画素駆動用トラ
ンジスタ）として、透明絶縁基板上に形成された多結晶
シリコン膜を能動層に用いた薄膜トランジスタ（以下、
多結晶シリコンＴＦＴという）の開発が進められてい
る。

【０００３】多結晶シリコンＴＦＴは、非晶質シリコン
膜を能動層に用いた薄膜トランジスタ（以下、非晶質シ
リコンＴＦＴという）に比べ、移動度が大きく駆動能力
が高いという利点がある。そのため、多結晶シリコンＴ
ＦＴを用いれば、高性能なＬＣＤを実現できる上に、画
素部（表示部）だけでなく周辺駆動回路（ドライバ）ま
でも同一基板上に一体にして形成することができる。

【０００４】従来の多結晶シリコンＴＦＴは、1000℃程
度の高温の工程（高温プロセスと呼ばれる）を使って形
成されていた。高温プロセスは長年に渡る十分な技術的
蓄積のあるＬＳＩ技術を踏襲したものである。そのた
め、高温プロセスで形成された多結晶シリコンＴＦＴ
（高温多結晶シリコンＴＦＴと呼ばれる）は、素子特
性，信頼性，再現性に優れている。しかし、高温プロセ
スはプロセス温度が高いため、基板には石英ガラスを使
わざるを得ない。石英ガラスは大型化に伴って著しく高
価になる上に現在のところ大型化には限りがあるため、
基板の寸法が制限を受ける。そのため、コスト的に見合
うＬＣＤのパネルサイズは２型以下となり、ビデオカメ
ラのビューファインダ用や液晶プロジェクタ用としては
十分に使用できるものの、直視用としてはパネルサイズ
が小さすぎて使用できない。

【０００５】一方、非晶質シリコンＴＦＴは、400 ℃以
下の低温の工程を使って形成可能なため、基板に通常の
ガラスを使うことができる。通常のガラスは石英ガラス
の約1/10の価格で寸法にも制限がないが、ＬＣＤ用に市
販されている高耐熱ガラス（例えば、米国Corning Inc.
製の「7059」）でも600 ℃程度の耐熱温度しかない。

【０００６】そこで、基板に通常のガラス（高耐熱ガラ
ス）を使用できるように、多結晶シリコンＴＦＴを600
℃程度以下の低温の工程（低温プロセスと呼ばれる）を
使って形成することが求められている。低温プロセスで
形成された多結晶シリコンＴＦＴは低温多結晶シリコン
ＴＦＴと呼ばれる。低温多結晶シリコンＴＦＴで問題と
なるのは、能動層となる多結晶シリコン膜の形成方法、
ゲート絶縁膜の形成方法、ソース・ドレイン領域の形成
方法などである。

【０００７】単結晶シリコン基板上に形成される通常の
ＭＯＳトランジスタ（バルクトランジスタ）では、ゲー
ト絶縁膜として高温酸化法で形成された熱酸化膜が用い
られる。単結晶シリコン基板上に形成された熱酸化膜
は、膜質が均一で欠陥が少なく耐圧が高いことに加え、
界面準位密度（シリコン基板と熱酸化膜との界面のトラ
ップ密度）が小さいため、ゲート絶縁膜として求められ
る諸条件を満たしている。

【０００８】しかし、熱酸化膜は600 ℃以下で形成する
ことができないため、低温多結晶シリコンＴＦＴではゲ
ート絶縁膜として熱酸化膜を用いることはできない。ま
た、多結晶シリコン膜は単結晶シリコン基板のように表
面が平坦ではなく荒れており、その酸化は面方位によっ
て規定されるため、多結晶シリコン膜上に形成された熱
酸化膜の表面も荒れたものになる。ゲート絶縁膜の表面
が荒れており、その凹凸が大きいと、多結晶シリコンＴ
ＦＴの素子特性が悪化してしまう。従って、低温多結晶
シリコンＴＦＴだけでなく高温多結晶シリコンＴＦＴに
おいても、ゲート絶縁膜として熱酸化膜を用いることは
望ましくない。

【０００９】そこで、多結晶シリコンＴＦＴでは、ゲー
ト絶縁膜として被着法で形成されたシリコン酸化膜が用
いられる。被着法にはスパッタ法，常圧ＣＶＤ法，減圧
ＣＶＤ法，ＥＣＲ（Electron Cyclotron Resonance）プ
ラズマＣＶＤ法などがある。

【００１０】スパッタ法は、真空中に基板とターゲット
を配置し、アルゴンプラズマなどによってターゲット中
の材料をたたき出して基板上に堆積させる方法である。
スパッタ法には、反応性スパッタ法と非反応性スパッタ
法とがある。反応性スパッタ法では、ターゲットとして
シリコンが用いられ、そのターゲットからたたき出され
たシリコンが基板に被着する間にガス中の酸素と反応し
て酸化シリコンが形成される。一方、非反応性スパッタ
法では、ターゲットとしてニ酸化シリコンが用いられ、
そのターゲットからたたき出されたニ酸化シリコンが基
板に直接被着する。

【００１１】常圧ＣＶＤ法や減圧ＣＶＤ法は、チャンバ
内に材料ガスを導入し、材料ガスの化学反応によってで
きた生成物を基板上に堆積させる方法である。ＥＣＲプ
ラズマＣＶＤ法は、チャンバ内に材料ガスを導入し、そ
の材料ガスをＥＣＲ現象を利用して反応させ、その反応
によってできた生成物を基板上に堆積させる方法であ
る。

【００１２】

【発明が解決しようとする課題】スパッタ法，常圧ＣＶ
Ｄ法，減圧ＣＶＤ法によって多結晶シリコン膜上に形成
されたシリコン酸化膜は、耐圧は高いものの、界面準位
密度（多結晶シリコン膜とシリコン酸化膜との界面のト
ラップ密度）が大きいという欠点がある。ゲート絶縁膜
の界面準位密度が大きくなると、多結晶シリコンＴＦＴ
の素子特性が悪化してしまう。多結晶シリコンＴＦＴの
素子特性が悪化すると、ＬＣＤの画質が劣化することに
なる。

【００１３】一方、ＥＣＲプラズマＣＶＤ法では、プラ
ズマの発生と膜の生成とが装置内の別々の領域で行われ
るため、基板が直接プラズマにさらされることはなく、
基板がダメージを受けることはない。そのため、ＥＣＲ
プラズマＣＶＤ法によって多結晶シリコン膜上に形成さ
れたシリコン酸化膜は、界面準位密度が小さくなる。加
えて、ＥＣＲプラズマＣＶＤ法ではＥＣＲ現象を利用す
ることで低温でも材料ガスの完全な反応を起こすことが
できるため、生成されたシリコン酸化膜の膜質は均一に
なって欠陥が少なくなり耐圧が高くなる。しかし、ＥＣ
ＲプラズマＣＶＤ法は現在のところ実験室段階の技術で
あって量産に結び付けるには問題が多く、スループット
を向上させるのが困難であるという欠点がある。

【００１４】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 １〕界面準位密度の小さな半導体装置およびその製造方
法を提供する。

【００１５】２〕優れたゲート絶縁膜を備えた薄膜トラ
ンジスタおよびその製造方法を提供する。 ３〕高性能な薄膜トランジスタを画素駆動素子として用
いる優れた表示装置を提供する。

【００１６】

【課題を解決するための手段】請求項１に記載の発明
は、酸化膜と絶縁膜とから成る少なくとも２層構造の絶
縁膜を備えたことをその要旨とする。

【００１７】請求項２に記載の発明は、シリコン層を酸
化させて形成された酸化膜と、その上に形成された絶縁
膜とから成る少なくとも２層構造の絶縁膜を備えたこと
をその要旨とする。

【００１８】請求項３に記載の発明は、能動層としての
シリコン層を酸化させて形成された酸化膜と、その上に
形成された絶縁膜とから成る少なくとも２層構造の絶縁
膜を備えたことをその要旨とする。

【００１９】請求項４に記載の発明は、能動層としての
シリコン層を酸化させて形成された酸化膜と、その上に
被着法で形成された絶縁膜とから成る少なくとも２層構
造のゲート絶縁膜を備えたことをその要旨とする。

【００２０】請求項５に記載の発明は、能動層としての
多結晶シリコン膜を酸化させて形成された酸化膜と、そ
の上に被着法で形成された絶縁膜とから成る少なくとも
２層構造のゲート絶縁膜を備えたことをその要旨とす
る。

【００２１】請求項６に記載の発明は、シリコン層を酸
化させて酸化膜を形成する工程と、その酸化膜上に被着
法によって絶縁膜を堆積させる工程とを備えたことをそ
の要旨とする。

【００２２】請求項７に記載の発明は、ＲＴＡ法により
酸化性ガス雰囲気中でシリコン膜にランプ光を照射する
ことでシリコン膜を酸化させて酸化膜を形成する工程
と、その酸化膜上に被着法によって絶縁膜を堆積させる
工程とを備えたことをその要旨とする。

【００２３】請求項８に記載の発明は、ＲＴＡ法により
酸化性ガス雰囲気中でシリコン膜にランプ光を走査させ
て照射することでシリコン膜を酸化させて酸化膜を形成
する工程と、その酸化膜上に被着法によって絶縁膜を堆
積させる工程とを備えたことをその要旨とする。

【００２４】請求項９に記載の発明は、ＵＶ−Ｏ₃ 照射
による酸化法によりシリコン膜を酸化させて酸化膜を形
成する工程と、その酸化膜上に被着法によって絶縁膜を
堆積させる工程とを備えたことをその要旨とする。

【００２５】請求項１０に記載の発明は、請求項６〜９
のいずれか１項に記載の半導体装置の製造方法におい
て、前記酸化膜および絶縁膜に熱処理を行う工程を備え
たことをその要旨とする。

【００２６】請求項１１に記載の発明は、請求項６〜９
のいずれか１項に記載の半導体装置の製造方法におい
て、ＲＴＡ法により前記絶縁膜の表面にランプ光を照射
する工程を備えたことをその要旨とする。

【００２７】請求項１２に記載の発明は、請求項６〜９
のいずれか１項に記載の半導体装置の製造方法におい
て、ＲＴＡ法により前記絶縁膜の表面にランプ光を一括
して照射する工程を備えたことをその要旨とする。

【００２８】請求項１３に記載の発明は、絶縁基板上に
シリコン膜を形成する工程と、請求項６〜１２のいずれ
か１項に記載の半導体装置の製造方法により、シリコン
膜上に少なくとも２層構造のゲート絶縁膜を形成する工
程と、そのゲート絶縁膜上にゲート配線を形成する工程
と、そのゲート配線を用いた自己整合技術により、シリ
コン膜にソース領域およびドレイン領域を形成する工程
とを備えたことをその要旨とする。

【００２９】請求項１４に記載の発明は、絶縁基板上に
シリコン膜を形成する工程と、ＲＴＡ法により酸化性ガ
ス雰囲気中でシリコン膜にランプ光を照射することでシ
リコン膜を酸化させてゲート絶縁膜を形成する工程と、
そのゲート絶縁膜上にゲート配線を形成する工程と、そ
のゲート配線を用いた自己整合技術により、シリコン膜
にソース領域およびドレイン領域を形成する工程とを備
えたことをその要旨とする。

【００３０】請求項１５に記載の発明は、請求項１３ま
たは請求項１４に記載の薄膜トランジスタの製造方法に
おいて、前記シリコン膜は多結晶シリコン膜または非晶
質シリコン膜であることをその要旨とする。

【００３１】請求項１６に記載の発明は、請求項１３ま
たは請求項１４に記載の薄膜トランジスタの製造方法に
おいて、前記シリコン膜は固相成長法または溶融再結晶
化法によって形成された多結晶シリコン膜であることを
その要旨とする。

【００３２】請求項１７に記載の発明は、請求項１３〜
１６のいずれか１項に記載の薄膜トランジスタの製造方
法において、デバイスの全面に層間絶縁膜を形成する工
程と、その層間絶縁膜にソース領域およびドレイン領域
とコンタクトするコンタクトホールを形成する工程と、
ソース電極およびドレイン電極を形成する工程とを備え
た薄膜トランジスタの製造方法。

【００３３】請求項１８に記載の発明は、請求項５に記
載の薄膜トランジスタを画素駆動素子として用いる表示
装置。請求項１９に記載の発明は、請求項１３〜１７の
いずれか１項に記載の薄膜トランジスタの製造方法によ
って製造された薄膜トランジスタを画素駆動素子として
用いる表示装置。

【００３４】

【作用】請求項１に記載の発明によれば、２層構造の絶
縁膜を得ることができる。請求項２に記載の発明によれ
ば、酸化膜とシリコン層との界面準位密度が小さくなる
ために、シリコン層と多層構造の絶縁膜との界面準位密
度を小さくすることができる。

【００３５】請求項３に記載の発明によれば、能動層と
多層構造の絶縁膜との界面準位密度を小さくすることが
できる。請求項４に記載の発明によれば、被着法で形成
された絶縁膜と能動層としてのシリコン層との間に当該
シリコン層を酸化させて形成された酸化膜を設けること
により、能動層と多層構造の絶縁膜との界面準位密度を
小さくすることができる。

【００３６】請求項５に記載の発明によれば、被着法で
形成された絶縁膜と能動層としての多結晶シリコン膜と
の間に当該シリコン膜を酸化させて形成された酸化膜を
設けることにより、能動層と多層構造の絶縁膜との界面
準位密度を小さくすることができる。

【００３７】請求項６に記載の発明によれば、酸化膜と
シリコン層との界面準位密度が小さくなるために、シリ
コン層と多層構造の絶縁膜との界面準位密度を小さくす
ることができる。

【００３８】請求項７に記載の発明によれば、ＲＴＡ法
により酸化性ガス雰囲気中でシリコン膜にランプ光を照
射することで、シリコン膜だけを加熱してその表面を酸
化させて酸化膜を形成することができる。従って、ラン
プ光の出力を調整すれば、シリコン膜の下層にある部材
が熱によって影響を受けることはない。

【００３９】請求項８に記載の発明によれば、ＲＴＡ法
により酸化性ガス雰囲気中でシリコン膜にランプ光を走
査させて照射することで、シリコン膜だけを加熱してそ
の表面を酸化させて酸化膜を形成することができる。従
って、ランプ光の出力および走査速度を調整すれば、シ
リコン膜の下層にある部材が熱によって影響を受けるこ
とはない。

【００４０】請求項９に記載の発明によれば、ＵＶ−Ｏ
₃ 照射によってシリコン膜の下層にある部材に影響を与
えることなく酸化膜を形成することができる。請求項１
０に記載の発明によれば、酸化膜および絶縁膜に熱処理
を行うことにより、シリコン層（膜）と酸化膜との界面
準位密度の低減、絶縁膜の膜質の改善、シリコン層
（膜）の結晶性の向上を図ることができる。

【００４１】請求項１１に記載の発明によれば、ＲＴＡ
法により絶縁膜の表面にランプ光を照射することによ
り、酸化膜および絶縁膜に熱処理が施される。その結
果、シリコン層（膜）と酸化膜との界面準位密度の低
減、絶縁膜の膜質の改善、シリコン層（膜）の結晶性の
向上を図ることができる。また、ランプ光の出力を調整
すれば、シリコン膜の下層にある部材が熱によって影響
を受けることはない。

【００４２】請求項１２に記載の発明によれば、請求項
１１に記載の発明と同様の作用および効果を得ることが
できる。加えて、ランプ光を一括して照射することによ
り、デバイス全体にわたって効率的な熱処理を行うこと
ができる。

【００４３】請求項１３に記載の発明によれば、請求項
６〜１２のいずれか１項に記載の発明の作用および効果
により、優れたゲート絶縁膜を備えた薄膜トランジスタ
を形成することができる。

【００４４】請求項１４に記載の発明によれば、ランプ
光の出力を調整することにより、絶縁基板に影響を与え
ることなくゲート絶縁膜を形成することができ、薄膜ト
ランジスタを形成することができる。

【００４５】請求項１５に記載の発明によれば、多結晶
シリコン膜を能動層とする薄膜トランジスタまたは非晶
質シリコン膜を能動層とする薄膜トランジスタを得るこ
とができる。

【００４６】請求項１６に記載の発明によれば、多結晶
シリコン膜を低温で形成することができる。請求項１７
に記載の発明によれば、薄膜トランジスタを完成させる
ことができる。

【００４７】請求項１８または請求項１９に記載の発明
によれば、高性能な薄膜トランジスタを画素駆動素子と
して用いることにより、優れた表示装置を得ることがで
きる。また、薄膜トランジスタの製造に係る全工程を低
温プロセス化すれば、基板に耐熱温度の低い材料を用い
ることができ、安価で大面積な表示装置を得ることがで
きる。

【００４８】

【実施例】以下、本発明をプレーナ型の多結晶シリコン
ＴＦＴに具体化した一実施例の製造方法を図１〜図３に
従って説明する。

【００４９】工程１（図１（ａ）参照）；透明絶縁基板
１（石英ガラス，高耐熱ガラス）上にノンドープの多結
晶シリコン膜２（膜厚；500 Å）を形成する。多結晶シ
リコン膜２の形成方法には以下のものがある。

【００５０】多結晶シリコン膜２を直接形成する方
法；ＣＶＤ法またはＰＶＤ法を用いる。ＣＶＤ法には常
圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，光励起
ＣＶＤ法などがある。また、ＰＶＤ法には蒸着法，ＥＢ
（Electron Beam ）蒸着法，ＭＢＥ（Molecular Beam E
pitaxy）法，スパッタ法などがある。

【００５１】この中では、モノシラン（ＳｉＨ₄ ）また
はジシラン（Ｓｉ₂ Ｈ₆ ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜２
を形成することができる。減圧ＣＶＤ法では、処理温度
が550 ℃以下では非晶質、620 ℃以上では多結晶とな
る。

【００５２】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。

【００５３】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜２を形成する方法；固相成長
法または溶融再結晶化法を用いる。固相成長法は、非晶
質シリコン膜に600 ℃前後で20時間前後の長時間の熱処
理を行うことにより、固体のままで多結晶化させて多結
晶シリコン膜を得る方法である。

【００５４】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。

【００５５】このように、固相成長法または溶融再結晶
化法を用いて基板温度が600 ℃以上にならないようにす
れば、透明絶縁基板１として高耐熱ガラスを用いること
ができる。

【００５６】工程２（図１（ｂ）参照）；多結晶シリコ
ン膜２の表面を酸化させて酸化膜３（膜厚；100 Å）を
形成する。酸化膜３の形成方法には以下のものがある。 (1) ＵＶ−Ｏ₃ 照射による酸化法，高温酸化法（水蒸気
雰囲気中での酸化法），低温酸化法（高圧水蒸気雰囲気
中での酸化法，酸素プラズマ中での酸化法）などを用い
る。

【００５７】ＵＶ−Ｏ₃ 照射による酸化法とは、酸素雰
囲気中で紫外線を照射することによって発生する活性な
オゾンを用いて低温で酸化を行う方法である。高温酸化
法では酸化膜３を600 ℃以下で形成することができない
が、酸化膜３の膜厚が100 Å程度と薄い場合には、透明
絶縁基板１として高耐熱ガラスを用いることができる。
ところで、高温酸化法には、乾燥酸素を用いるドライ酸
化法，湿った酸素を用いるウェット酸化法などもある
が、できるだけ低温で効率の良い酸化を行うには水蒸気
雰囲気中での酸化法が適している。

【００５８】尚、ＵＶ−Ｏ₃ 照射による酸化法または低
温酸化法によって形成された酸化膜３の界面準位密度
は、高温酸化法によって形成された熱酸化膜と同等で、
スパッタ法，常圧ＣＶＤ法，減圧ＣＶＤ法などによって
形成されたシリコン酸化膜に比べて１桁以上小さくな
る。また、ＵＶ−Ｏ₃ 照射による酸化法または低温酸化
法によって形成された酸化膜３の膜質は均一で欠陥が少
なく、その耐圧は高温酸化法によって形成された熱酸化
膜と同等になる。

【００５９】(2) 酸素，オゾン，水蒸気などの酸化性ガ
ス雰囲気中でＲＴＡ処理を行う。このＲＴＡ処理で用い
るＲＴＡ装置を図３に示す。このＲＴＡ装置１１は、予
備加熱室Ａ，処理室Ｂ，冷却室Ｃを備えている。各室Ａ
〜Ｃにまたがってステージ１２が設けられ、そのステー
ジ１２上をＲＴＡ処理されるサンプル（基板１）が移動
する。予備加熱室Ａ内では基板１が予備加熱される。処
理室Ｂ内には、円柱状のランプ（タングステンランプま
たはキセノンランプ）１３と反射板１４（集光光学系）
とが備えられており、前記酸化性ガス雰囲気で満たされ
ている。ランプ１３から照射された光は反射板１４で反
射し、基板１表面に線状に集光される（図示Ｓ）。基板
１はステージ１２上を一定速度で掃引されるため、基板
１表面に線状に集光した光Ｓもステージ１２の速度に応
じて掃引される。冷却室Ｃ内では基板１が冷却される。

【００６０】このＲＴＡ処理において、多結晶シリコン
膜２は線状に集光した光Ｓを吸収し、温度が上昇する。
その結果、酸化性ガス雰囲気中で高温になった多結晶シ
リコン膜２の表面が熱酸化し、酸化膜３が形成される。
このとき、透明絶縁基板１は光を透過して吸収しないた
め光Ｓによる直接の温度上昇はなく、多結晶シリコン膜
２からの熱伝導によって温度が上昇するだけである。従
って、ランプ１３の出力やステージ１２の掃引速度を調
整することにより、透明絶縁基板１の温度を一定値内に
抑えたままで、多結晶シリコン膜２の温度を高めること
ができる。従って、透明絶縁基板１として高耐熱ガラス
を用いることができる。

【００６１】尚、ＲＴＡ処理で形成された酸化膜３の膜
質は均一で欠陥が少なく、その界面準位密度および耐圧
は、高温酸化法によって形成された熱酸化膜と同等にな
る。また、酸素＜水蒸気＜オゾンの順で酸化性が高くな
るため、酸化性ガスとしてはオゾンを用いた場合に最も
効率良く酸化膜３を形成することができる。

【００６２】工程３（図１（ｃ）参照）；被着法によ
り、酸化膜３上に絶縁膜４（膜厚；900 Å) を形成す
る。被着法にはＰＶＤ法またはＣＶＤ法がある。ＣＶＤ
法には常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ
法，ＥＣＲプラズマＣＶＤ法，光励起ＣＶＤ法などがあ
る。また、ＰＶＤ法には蒸着法，ＥＢ（Electron Beam
）蒸着法，ＭＢＥ（Molecular Beam Epitaxy）法，ス
パッタ法などがある。そして、絶縁膜４の材質としては
シリコン酸化膜，シリコン窒化膜，シリコン窒酸化膜
（ＳｉＯ_x Ｎ_y ）が用いられ、各膜を組み合わせて多層
構造にする方法もある。

【００６３】スパッタ法では200 ℃以下の低温で緻密な
絶縁膜４を成膜することが可能である上に、成膜速度も
速いためスループットを向上させることができる。尚、
スパッタ法ではデバイスがプラズマ中にさらされるが、
酸化膜３が設けられているため、多結晶シリコン膜２が
ダメージを受けることはない。

【００６４】ＣＶＤ法によるシリコン酸化膜の形成に
は、モノシランまたはジシランの熱分解，有機オキシシ
ラン（ＴＥＯＳなど）の熱分解，ハロゲン化珪素の加水
分解などを用いる。ＣＶＤ法によるシリコン窒化膜の形
成には、アンモニアおよびジクロルシラン（ＳｉＨ₂ Ｃ
ｌ₂ ），アンモニアおよびモノシラン，窒素およびモノ
シランなどの熱分解などを用いる。シリコン窒酸化膜は
酸化膜と窒化膜の両膜の特性をもつもので、ＣＶＤ法に
よるシリコン窒化膜の形成の系に酸化窒素（Ｎ₂Ｏ）を
少量導入することで形成できる。

【００６５】尚、ＣＶＤ法を用いた場合は、スパッタ法
を用いた場合に比べて成膜温度が高くなる上に成膜速度
が遅くなり、形成された絶縁膜４の緻密性が劣るという
欠点がある。

【００６６】このように形成された絶縁膜４と酸化膜３
とでゲート絶縁膜５が形成される。次に、ＲＴＡ処理に
より、デバイスの全面に一括して光を照射する。この場
合のＲＴＡ処理は、前記した酸化膜３の形成時のＲＴＡ
処理とは異なり、酸化性ガス雰囲気中で行う必要はな
く、基板１上に光を線状に集光させる必要やその光を掃
引する必要もない。すなわち、デバイスの全面に一括し
て光を照射することにより、各膜２〜４全体を一括して
加熱することができる。その結果、多結晶シリコン膜２
と酸化膜３との界面準位密度の低減、絶縁膜４の膜質の
改善、多結晶シリコン膜２の結晶性の向上を図ることが
できる。

【００６７】工程４（図１（ｄ）参照）；ゲート絶縁膜
５上にゲート電極６を形成して所望の形状にパターニン
グする。ゲート電極６の材質としては、不純物がドープ
された多結晶シリコン（ドープドポリシリコン），金属
シリサイド，ポリサイド，高融点金属単体，その他の金
属などが用いられ、その形成にはＣＶＤ法またはＰＶＤ
法が用いられる。

【００６８】工程５（図２参照）；自己整合技術によ
り、ゲート電極６をマスクとして多結晶シリコン膜２に
ソース・ドレイン領域７を形成する。ソース・ドレイン
領域７の形成方法にも高温プロセスおよび低温プロセス
がある。高温プロセスでは、不純物をイオン注入後に高
温の熱処理を行って不純物を活性化させる。低温プロセ
スでは、ホスフィンガス（ＰＨ₃ ）またはジボランガス
（Ｂ₂ Ｈ₆ ）と水素ガスとの混合ガスによるイオンシャ
ワーを照射することで、特別な熱処理工程を設けること
なく不純物の注入と活性化を同時に行う。尚、低温プロ
セスでは、不純物をイオン注入後に600 ℃程度以下の低
温で数時間〜数十時間の熱処理を行うことで不純物を活
性化させる方法もある。

【００６９】尚、透明絶縁基板１に高耐熱ガラスを用い
た場合には、多結晶シリコン膜２の形成時だけでなく、
ゲート絶縁膜５の形成時およびソース・ドレイン領域７
の形成時にも低温プロセスを用いなければならない。

【００７０】次に、デバイスの全面に層間絶縁膜８を形
成する。層間絶縁膜８の材質としては、シリコン酸化
膜，シリケートガラス，シリコン窒化膜などが用いら
れ、その形成にはＣＶＤ法またはＰＶＤ法が用いられ
る。続いて、ソース・ドレイン領域７とコンタクトする
コンタクトホール９が層間絶縁膜８に形成され、ソース
・ドレイン電極１０が形成されて多結晶シリコンＴＦＴ
１０６が完成する。

【００７１】このように、本実施例においては、多結晶
シリコン膜２上に形成された酸化膜３と、その上に形成
された絶縁膜４とでゲート絶縁膜５が構成されている。
ゲート絶縁膜５の界面準位を規定するのは、多結晶シリ
コン膜２と接する酸化膜３である。ここで、酸化膜３の
界面準位密度は小さいため、ゲート絶縁膜５全体として
の界面準位密度も小さくなる。従って、本実施例によれ
ば、多結晶シリコンＴＦＴ１０６の素子特性を向上させ
ることができる。

【００７２】但し、多結晶シリコン膜２は単結晶シリコ
ン基板のように表面が平坦ではなく、多結晶シリコン膜
２の酸化は面方位によって規定されるため、酸化膜３の
表面も荒れたものになる。しかし、酸化膜３の膜厚が薄
い場合には、酸化膜３の表面の凹凸を小さくすることが
できる。従って、酸化膜３の膜厚は50〜100 Åが適当で
ある。酸化膜３の膜厚がこの範囲より厚くなると、酸化
膜３の表面の凹凸が大きくなり、多結晶シリコンＴＦＴ
１０６の素子特性が悪化する傾向がある。反対に、酸化
膜３の膜厚がこの範囲より薄くなると、ゲート絶縁膜５
全体としての界面準位密度が大きくなり、やはり多結晶
シリコンＴＦＴ１０６の素子特性が悪化する傾向があ
る。

【００７３】また、本実施例において、絶縁膜４の形成
にスパッタ法を用いた場合には、ゲート絶縁膜５を低温
プロセスによって高いスループットで形成することがで
きる。

【００７４】さらに、ゲート絶縁膜５の形成後にＲＴＡ
処理を行うことにより、多結晶シリコンＴＦＴ１０６の
素子特性をさらに向上させることができる。そして、こ
のように形成された高性能の多結晶シリコンＴＦＴをア
クティブマトリクス方式ＬＣＤの画素駆動素子として用
いれば、高画質なＬＣＤを得ることができる。また、本
実施例において、全工程に低温プロセスを採用すれば、
透明絶縁基板１に高耐熱ガラスを用いてパネルサイズの
大きなＬＣＤを安価に提供することができる。

【００７５】次に、上記のように製造された多結晶シリ
コンＴＦＴ１０６を画素駆動素子として用いた透過型構
成をとるＬＣＤの画素部の製造方法を図４に従って説明
する。

【００７６】工程一；層間絶縁膜８の形成に先立ち、ス
パッタ法により、透明絶縁基板１の画素部領域上にイン
ジウム錫酸化物（ＩＴＯ；Indium Tin Oxide）等からな
る補助容量の蓄積電極５１を形成する。

【００７７】工程二；デバイスの全面に絶縁膜５２を形
成する。絶縁膜５２の材質としては、シリコン酸化膜，
シリケートガラス，シリコン窒化膜などが用いられ、そ
の形成にはＣＶＤ法またはＰＶＤ法が用いられる。次
に、絶縁膜５２にソース・ドレイン電極１０とコンタク
トするためのコンタクトホールを形成し、スパッタ法に
より、そのコンタクトホールを含むデバイスの全面にＩ
ＴＯ膜を形成し、そのＩＴＯ膜をパターニングして表示
電極５３を形成する。

【００７８】工程三；多結晶シリコンＴＦＴ１０６が形
成された透明絶縁基板１と、表面に共通電極５４が形成
された透明絶縁基板５５とを相対向させ、各基板１，５
５の間に液晶を封入して液晶層５６を形成する。その結
果、ＬＣＤの画素部が完成する。

【００７９】図５に、本実施例のアクティブマトリック
ス方式ＬＣＤのブロック構成を示す。画素部１０１には
各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デ
ータ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素１０２が設けられてい
る。そして、各ゲート配線はゲートドライバ１０３に接
続され、ゲート信号（走査信号）が印加されるようにな
っている。また、各ドレイン配線はドレインドライバ
（データドライバ）１０４に接続され、データ信号（ビ
デオ信号）が印加されるようになっている。これらのド
ライバ１０３，１０４によって周辺駆動回路部１０５が
構成されている。そして、各ドライバ１０３，１０４の
うち少なくともいずれか一方を画素部１０１と同一基板
上に形成したＬＣＤは、一般にドライバ一体型（ドライ
バ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０
３が、画素部１０１の両側に設けられている場合もあ
る。また、ドレインドライバ１０４が、画素部１０１の
両側に設けられている場合もある。

【００８０】図６に、ゲート配線Ｇn とドレイン配線Ｄ
n との直交部分に設けられている画素１０２の等価回路
を示す。画素１０２は、画素駆動素子としてのＴＦＴ１
０６、液晶セルＬＣ、補助容量ＣS から構成される。ゲ
ート配線Ｇn にはＴＦＴ１０６のゲートが接続され、ド
レイン配線Ｄn にはＴＦＴ１０６のドレインが接続され
ている。そして、ＴＦＴ１０６のソースには、液晶セル
ＬＣの表示電極（画素電極）と補助容量（蓄積容量また
は付加容量）ＣS とが接続されている。この液晶セルＬ
Ｃと補助容量ＣSとにより、前記信号蓄積素子が構成さ
れる。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴ１０６のソースと接続される側の
電極の反対側の電極には定電圧ＶRが印加されている。
この液晶セルＬＣの共通電極は、文字どおり全ての画素
１０２に対して共通した電極となっている。そして、液
晶セルＬＣの表示電極と共通電極との間には静電容量が
形成されている。尚、補助容量ＣS において、ＴＦＴ１
０６のソースと接続される側の電極の反対側の電極は、
隣のゲート配線Ｇn+1と接続されている場合もある。

【００８１】このように構成された画素１０２におい
て、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲー
トに正電圧を印加すると、ＴＦＴ１０６がオンとなる。
すると、ドレイン配線Ｄn に印加されたデータ信号で、
液晶セルＬＣの静電容量と補助容量ＣS とが充電され
る。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０
６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフ
となり、その時点でドレイン配線Ｄn に印加されていた
電圧が、液晶セルＬＣの静電容量と補助容量ＣS とによ
って保持される。このように、画素１０２へ書き込みた
いデータ信号をドレイン配線に与えてゲート配線の電圧
を制御することにより、画素１０２に任意のデータ信号
を保持させておくことができる。その画素１０２の保持
しているデータ信号に応じて液晶セルＬＣの透過率が変
化し、画像が表示される。

【００８２】ここで、画素１０２の特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素部１０１の仕様から定め
られた単位時間内に、信号蓄積素子（液晶セルＬＣおよ
び補助容量ＣS ）に対して所望のビデオ信号電圧を十分
に書き込むことができるかどうかという点である。ま
た、保持特性に対して要求されるのは、信号蓄積素子に
一旦書き込んだビデオ信号電圧を必要な時間だけ保持す
ることができるかどうかという点である。

【００８３】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。

【００８４】図７に、酸化膜３の膜厚を変化させた場合
における多結晶シリコンＴＦＴ１０６の移動度および耐
圧の変化を示す。多結晶シリコンＴＦＴ１０６をアクテ
ィブマトリクス方式ＬＣＤの画素駆動素子として用いる
場合、その耐圧が低いと多結晶シリコンＴＦＴ１０６が
動作不良を起こす。具体的には、多結晶シリコンＴＦＴ
１０６の耐圧は７ＭＶ／ｃｍ以上は必要である。

【００８５】また、ドライバ一体型ＬＣＤにおいて、多
結晶シリコンＴＦＴ１０６でアクティブマトリクス方式
ＬＣＤの周辺駆動回路部１０５を構成する場合、その移
動度が低いと周辺駆動回路部の性能が低下し、高画質な
ＬＣＤを得ることができなくなる。移動度が低い多結晶
シリコンＴＦＴで周辺駆動回路部１０５を構成した上で
高画質なＬＣＤを得るとなると、周辺駆動回路部１０５
の回路規模が大きくなり過ぎてしまう。具体的には、多
結晶シリコンＴＦＴ１０６の移動度は６０ｃｍ ² ／Ｖ・
Ｓ以上は必要である。

【００８６】従って、酸化膜３の膜厚は30〜130 Åが適
当であり、望ましくは50〜100 Åである。尚、上記各実
施例は以下のように変更してもよく、その場合でも同様
の作用および効果を得ることができる。 （１）多結晶シリコン膜２を非晶質シリコン膜に置き代
え、その非晶質シリコン膜上に酸化膜３と絶縁膜４とを
順次形成する。そして、工程３のＲＴＡ処理により、そ
の非晶質シリコン膜を加熱溶融させて多結晶シリコン膜
２を形成する。

【００８７】（２）酸化膜３をＲＴＡ処理で形成した場
合、工程３のＲＴＡ処理を省く。この場合には、上記実
施例に比べてゲート絶縁膜５の界面準位密度の低減効果
が劣る上に、絶縁膜４の膜質の改善および多結晶シリコ
ン膜２の結晶性の向上を図ることができなくなる反面、
製造工程を簡略化することができる。

【００８８】（３）多結晶シリコンＴＦＴの製造工程に
おいて、多結晶シリコン膜２の形成後に、水素化処理を
行うことで多結晶シリコンＴＦＴの素子特性を向上させ
る。水素化処理とは、多結晶シリコンの結晶欠陥部分に
水素原子を結合させることにより、欠陥を減らして結晶
構造を安定化させ、電界効果移動度を高める方法であ
る。

【００８９】（４）多結晶シリコン膜２におけるソース
・ドレイン領域７間のチャネル領域に相当する部分に不
純物をドーピングして多結晶シリコンＴＦＴの閾値電圧
（Ｖth）を制御する。固相成長法で形成された多結晶シ
リコンＴＦＴにおいては、ｎチャネルトランジスタでは
ディプレッション方向に閾値電圧がシフトし、ｐチャネ
ルトランジスタではエンハンスメント方向に閾値電圧が
シフトする傾向にある。特に、水素化処理を行った場合
には、その傾向がより顕著となる。この閾値電圧のシフ
トを抑えるには、チャネル領域に不純物をドーピングす
ればよい。

【００９０】（５）多結晶シリコンＴＦＴが小型化して
ゲート絶縁膜の膜厚が薄くなった場合には、絶縁膜４を
省いて酸化膜３のみでゲート絶縁膜５を構成してもよ
い。 （６）多結晶シリコンＴＦＴではなく非晶質シリコンＴ
ＦＴに適用する。

【００９１】（７）プレーナ型だけでなく、逆プレーナ
型，スタガ型，逆スタガ型などあらゆる構造のＴＦＴに
適用する。 （８）ＴＦＴだけでなく、絶縁ゲート型半導体素子全般
に適用する。また、太陽電池や光センサなどの光電変換
素子，バイポーラトランジスタ，静電誘導型トランジス
タ（ＳＩＴ；Static Induction Transistor ）などのシ
リコン膜を用いるあらゆる半導体装置に適用する。

【００９２】（９）透明絶縁基板１をセラミックス基板
やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤでは
なく密着型イメージセンサや三次元ＩＣなどに適用す
る。 （１０）ＴＦＴを、ダイナミックＲＡＭ（ＤＲＡＭ）の
メモリセル内の電荷転送素子やスタティックＲＡＭ（Ｓ
ＲＡＭ）のメモリセル内の負荷素子などに用いる。

【００９３】以上、各実施例について説明したが、各実
施例から把握できる請求項以外の技術的思想について、
以下にそれらの効果と共に記載する。 （イ）請求項１３〜１７のいずれか１項に記載の薄膜ト
ランジスタの製造方法において、シリコン膜に水素化処
理を施した薄膜トランジスタの製造方法。

【００９４】このようにすれば、シリコン膜に多結晶シ
リコン膜を用いた場合、その結晶欠陥部分に水素原子が
結合することにより、欠陥が減って結晶構造が安定化
し、電界効果移動度を高めることができる。

【００９５】（ロ）請求項１３〜１７のいずれか１項に
記載の薄膜トランジスタの製造方法において、シリコン
膜のチャネル領域に相当する部分に不純物をドーピング
した薄膜トランジスタの製造方法。

【００９６】このようにすれば、薄膜トランジスタの閾
値電圧を制御することができる。ところで、本明細書に
おいて、発明の構成に係る部材は以下のように定義され
るものとする。

【００９７】（ａ）絶縁基板としては、石英ガラス，高
耐熱ガラス，高耐熱樹脂，セラミックスなどのあらゆる
絶縁材料による基板を含むだけでなく、表面にシリコン
酸化膜などの絶縁層を設けた金属などの導電性基板をも
含むものとする。

【００９８】（ｂ）酸化性ガスとしては、酸素だけでな
く、オゾンや水蒸気などのあらゆる酸化性ガスをも含む
ものとする。

【００９９】

【発明の効果】

１〕界面準位密度の小さな半導体装置およびその製造方
法を提供することができる。

【０１００】２〕優れたゲート絶縁膜を備えた薄膜トラ
ンジスタおよびその製造方法を提供することができる。 ３〕高性能な薄膜トランジスタを画素駆動素子として用
いる優れた表示装置を提供することができる。

【図面の簡単な説明】

【図１】一実施例の製造工程を説明するための概略断面
図。

【図２】一実施例の製造工程を説明するための概略断面
図。

【図３】一実施例の製造装置の概略構成図。

【図４】ＬＣＤの画素部の製造方法を説明するための概
略断面図。

【図５】アクティブマトリックス方式ＬＣＤのブロック
構成図。

【図６】画素の等価回路図。

【図７】一実施例の作用を説明するための特性図。

【符号の説明】 １ 透明絶縁基板 ２ 多結晶シリコン膜 ３ 酸化膜 ４ 絶縁膜 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース領域およびドレイン領域（ソース・ドレイン
領域） ８ 層間絶縁膜 ９ コンタクトホール １０ ソース電極およびドレイン電極（ソース・ドレイ
ン電極）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｍ 21/336 Ｈ０１Ｌ 29/78 ６２７ Ｇ (72)発明者 瀬川 泰生 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (19)

【特許請求の範囲】
1. 【請求項１】 酸化膜と絶縁膜とから成る少なくとも２
   層構造の絶縁膜を備えた半導体装置。
2. 【請求項２】 シリコン層を酸化させて形成された酸化
   膜と、その上に形成された絶縁膜とから成る少なくとも
   ２層構造の絶縁膜を備えた半導体装置。
3. 【請求項３】 能動層としてのシリコン層を酸化させて
   形成された酸化膜と、その上に形成された絶縁膜とから
   成る少なくとも２層構造の絶縁膜を備えた半導体装置。
4. 【請求項４】 能動層としてのシリコン層を酸化させて
   形成された酸化膜と、その上に被着法で形成された絶縁
   膜とから成る少なくとも２層構造のゲート絶縁膜を備え
   た半導体装置。
5. 【請求項５】 能動層としての多結晶シリコン膜を酸化
   させて形成された酸化膜と、その上に被着法で形成され
   た絶縁膜とから成る少なくとも２層構造のゲート絶縁膜
   を備えた薄膜トランジスタ。
6. 【請求項６】 シリコン層を酸化させて酸化膜を形成す
   る工程と、その酸化膜上に被着法によって絶縁膜を堆積
   させる工程とを備えた半導体装置の製造方法。
7. 【請求項７】 ＲＴＡ法により酸化性ガス雰囲気中でシ
   リコン膜にランプ光を照射することでシリコン膜を酸化
   させて酸化膜を形成する工程と、 その酸化膜上に被着法によって絶縁膜を堆積させる工程
   とを備えた半導体装置の製造方法。
8. 【請求項８】 ＲＴＡ法により酸化性ガス雰囲気中でシ
   リコン膜にランプ光を走査させて照射することでシリコ
   ン膜を酸化させて酸化膜を形成する工程と、 その酸化膜上に被着法によって絶縁膜を堆積させる工程
   とを備えた半導体装置の製造方法。
9. 【請求項９】 ＵＶ−Ｏ₃ 照射による酸化法によりシリ
   コン膜を酸化させて酸化膜を形成する工程と、 その酸化膜上に被着法によって絶縁膜を堆積させる工程
   とを備えた半導体装置の製造方法。
10. 【請求項１０】 請求項６〜９のいずれか１項に記載の
    半導体装置の製造方法において、前記酸化膜および絶縁
    膜に熱処理を行う工程を備えた半導体装置の製造方法。
11. 【請求項１１】 請求項６〜９のいずれか１項に記載の
    半導体装置の製造方法において、ＲＴＡ法により前記絶
    縁膜の表面にランプ光を照射する工程を備えた半導体装
    置の製造方法。
12. 【請求項１２】 請求項６〜９のいずれか１項に記載の
    半導体装置の製造方法において、ＲＴＡ法により前記絶
    縁膜の表面にランプ光を一括して照射する工程を備えた
    半導体装置の製造方法。
13. 【請求項１３】 絶縁基板上にシリコン膜を形成する工
    程と、 請求項６〜１２のいずれか１項に記載の半導体装置の製
    造方法により、シリコン膜上に少なくとも２層構造のゲ
    ート絶縁膜を形成する工程と、 そのゲート絶縁膜上にゲート配線を形成する工程と、 そのゲート配線を用いた自己整合技術により、シリコン
    膜にソース領域およびドレイン領域を形成する工程とを
    備えた薄膜トランジスタの製造方法。
14. 【請求項１４】 絶縁基板上にシリコン膜を形成する工
    程と、 ＲＴＡ法により酸化性ガス雰囲気中でシリコン膜にラン
    プ光を照射することでシリコン膜を酸化させてゲート絶
    縁膜を形成する工程と、 そのゲート絶縁膜上にゲート配線を形成する工程と、 そのゲート配線を用いた自己整合技術により、シリコン
    膜にソース領域およびドレイン領域を形成する工程とを
    備えた薄膜トランジスタの製造方法。
15. 【請求項１５】 請求項１３または請求項１４に記載の
    薄膜トランジスタの製造方法において、前記シリコン膜
    は多結晶シリコン膜または非晶質シリコン膜である薄膜
    トランジスタの製造方法。
16. 【請求項１６】 請求項１３または請求項１４に記載の
    薄膜トランジスタの製造方法において、前記シリコン膜
    は固相成長法または溶融再結晶化法によって形成された
    多結晶シリコン膜である薄膜トランジスタの製造方法。
17. 【請求項１７】 請求項１３〜１６のいずれか１項に記
    載の薄膜トランジスタの製造方法において、 デバイスの全面に層間絶縁膜を形成する工程と、 その層間絶縁膜にソース領域およびドレイン領域とコン
    タクトするコンタクトホールを形成する工程と、 ソース電極およびドレイン電極を形成する工程とを備え
    た薄膜トランジスタの製造方法。
18. 【請求項１８】 請求項５に記載の薄膜トランジスタを
    画素駆動素子として用いる表示装置。
19. 【請求項１９】 請求項１３〜１７のいずれか１項に記
    載の薄膜トランジスタの製造方法によって製造された薄
    膜トランジスタを画素駆動素子として用いる表示装置。