JP3357038B2 - 薄膜トランジスタの製造方法と液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法と液晶表示装置の製造方法Info
- Publication number
- JP3357038B2 JP3357038B2 JP2001145765A JP2001145765A JP3357038B2 JP 3357038 B2 JP3357038 B2 JP 3357038B2 JP 2001145765 A JP2001145765 A JP 2001145765A JP 2001145765 A JP2001145765 A JP 2001145765A JP 3357038 B2 JP3357038 B2 JP 3357038B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- hydrogen
- insulating film
- manufacturing
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リックス型液晶表示装置等に用いられ、多結晶シリコン
薄膜を活性層に用いた薄膜トランジスタの製造方法と液
晶表示装置の製造方法に関するものである。
リックス型液晶表示装置等に用いられ、多結晶シリコン
薄膜を活性層に用いた薄膜トランジスタの製造方法と液
晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタを集積化した液
晶表示装置やイメージセンサでは、高密度化の技術トレ
ンドとともに低コスト化への要望が強く、従来の非晶質
シリコン薄膜を活性層に用いた薄膜トランジスタから、
多結晶シリコン薄膜を活性層に用いた薄膜トランジスタ
の開発が活発化している。多結晶シリコン薄膜トランジ
スタは、非晶質シリコン薄膜トランジスタに比べて電子
移動度が２桁以上大きく、素子の微細化や駆動回路を同
一基板上に集積可能である等の利点を有している。
晶表示装置やイメージセンサでは、高密度化の技術トレ
ンドとともに低コスト化への要望が強く、従来の非晶質
シリコン薄膜を活性層に用いた薄膜トランジスタから、
多結晶シリコン薄膜を活性層に用いた薄膜トランジスタ
の開発が活発化している。多結晶シリコン薄膜トランジ
スタは、非晶質シリコン薄膜トランジスタに比べて電子
移動度が２桁以上大きく、素子の微細化や駆動回路を同
一基板上に集積可能である等の利点を有している。
【０００３】以下、図４を参照しながら従来の薄膜トラ
ンジスタの製造方法について説明する。図４は従来の薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こではアクティブマトリックス型液晶表示装置に用いら
れているトップゲート型多結晶シリコン薄膜トランジス
タアレイの１画素部の工程断面図を示す。
ンジスタの製造方法について説明する。図４は従来の薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こではアクティブマトリックス型液晶表示装置に用いら
れているトップゲート型多結晶シリコン薄膜トランジス
タアレイの１画素部の工程断面図を示す。
【０００４】まず、図４（ａ）に示すように、ガラス基
板等の透光性基板１１上に多結晶シリコン薄膜１３を形
成し、多結晶シリコン薄膜１３を島状に加工した後、酸
化シリコン膜からなるゲート絶縁膜１４を形成する。つ
ぎに、ゲート絶縁膜１４上にゲート電極１５を形成す
る。その後、ソース・ドレイン領域形成のため不純物の
イオン注入を行い、導入した不純物の活性化処理を行
う。
板等の透光性基板１１上に多結晶シリコン薄膜１３を形
成し、多結晶シリコン薄膜１３を島状に加工した後、酸
化シリコン膜からなるゲート絶縁膜１４を形成する。つ
ぎに、ゲート絶縁膜１４上にゲート電極１５を形成す
る。その後、ソース・ドレイン領域形成のため不純物の
イオン注入を行い、導入した不純物の活性化処理を行
う。
【０００５】つぎに、図４（ｂ）に示すように、酸化シ
リコン膜からなる層間絶縁膜１８を形成し、ソース・ド
レイン領域上の層間絶縁膜１８を部分的に除去してコン
タクトホール１９を開口する。その後、活性層の多結晶
シリコン薄膜１３中の未結合手（ダングリングボンド）
を補償して薄膜トランジスタの特性を向上するための水
素プラズマ処理を行う。
リコン膜からなる層間絶縁膜１８を形成し、ソース・ド
レイン領域上の層間絶縁膜１８を部分的に除去してコン
タクトホール１９を開口する。その後、活性層の多結晶
シリコン薄膜１３中の未結合手（ダングリングボンド）
を補償して薄膜トランジスタの特性を向上するための水
素プラズマ処理を行う。
【０００６】水素プラズマ処理後、図４（ｃ）に示すよ
うに、ＩＴＯ(Indium Tin oxide)膜からなる表示電極２
０ａおよびドレイン電極２０ｂを形成する。その後、Ｔ
ｉ膜とＡｌ膜の積層膜からなるソース電極配線２１を形
成する。
うに、ＩＴＯ(Indium Tin oxide)膜からなる表示電極２
０ａおよびドレイン電極２０ｂを形成する。その後、Ｔ
ｉ膜とＡｌ膜の積層膜からなるソース電極配線２１を形
成する。
【０００７】つぎに、図４（ｄ）に示すように、窒化シ
リコン膜からなる保護絶縁膜２２を形成して薄膜トラン
ジスタが完成する。なお、この後、図示しないが、画素
電極２０ａ上を開口するように保護絶縁膜２２の一部を
除去して、液晶表示装置の薄膜トランジスタアレイが完
成する。
リコン膜からなる保護絶縁膜２２を形成して薄膜トラン
ジスタが完成する。なお、この後、図示しないが、画素
電極２０ａ上を開口するように保護絶縁膜２２の一部を
除去して、液晶表示装置の薄膜トランジスタアレイが完
成する。
【０００８】この従来の製造方法では、活性層の多結晶
シリコン薄膜１３中に多数の未結合手を有すると、その
未結合手がシリコンの価電子帯と伝導帯との間に準位を
生成し、薄膜トランジスタの特性を劣化させるため、多
結晶シリコン薄膜１３中の未結合手を補償する手法とし
て、一般的な水素プラズマ処理を行っている。
シリコン薄膜１３中に多数の未結合手を有すると、その
未結合手がシリコンの価電子帯と伝導帯との間に準位を
生成し、薄膜トランジスタの特性を劣化させるため、多
結晶シリコン薄膜１３中の未結合手を補償する手法とし
て、一般的な水素プラズマ処理を行っている。
【０００９】この水素プラズマ処理により多結晶シリコ
ン薄膜１３の未結合手を補償した水素は、４００℃以上
の熱処理により再脱離するため、水素プラズマ処理工程
は、不純物注入後の活性化処理等の高温プロセスの後に
実施しなければならない。
ン薄膜１３の未結合手を補償した水素は、４００℃以上
の熱処理により再脱離するため、水素プラズマ処理工程
は、不純物注入後の活性化処理等の高温プロセスの後に
実施しなければならない。
【００１０】さらに、保護絶縁膜２２である窒化シリコ
ン膜は、水素の透過率が小さいため、保護絶縁膜２２の
形成後に水素プラズマ処理を行うと、プラズマ中の水素
ラジカルの窒化シリコン中での拡散係数が小さく、水素
プラズマ処理工程に多大な時間がかかるため、保護絶縁
膜２２の形成前に水素プラズマ処理を行わなければなら
ない。
ン膜は、水素の透過率が小さいため、保護絶縁膜２２の
形成後に水素プラズマ処理を行うと、プラズマ中の水素
ラジカルの窒化シリコン中での拡散係数が小さく、水素
プラズマ処理工程に多大な時間がかかるため、保護絶縁
膜２２の形成前に水素プラズマ処理を行わなければなら
ない。
【００１１】さらに、この図４のように液晶表示装置の
薄膜トランジスタアレイに用いた場合、表示電極２０ａ
となるＩＴＯ膜が露出した状態で水素プラズマ処理を行
うと、ＩＴＯ膜表面が還元・黒化されるため、水素プラ
ズマ処理工程はＩＴＯ膜の形成前に実施しなければなら
ない。
薄膜トランジスタアレイに用いた場合、表示電極２０ａ
となるＩＴＯ膜が露出した状態で水素プラズマ処理を行
うと、ＩＴＯ膜表面が還元・黒化されるため、水素プラ
ズマ処理工程はＩＴＯ膜の形成前に実施しなければなら
ない。
【００１２】
【発明が解決しようとする課題】上記従来の製造方法で
は、水素プラズマ処理により、多結晶シリコン薄膜１３
中の未結合手を補償して、薄膜トランジスタの特性を向
上させているが、水素プラズマ処理は、薄膜トランジス
タ特性が安定化するまでには数時間〜数十時間を要し、
薄膜トランジスタの製造工程の中では極めて処理時間が
長く、スループットを低下させる最大要因となってい
る。
は、水素プラズマ処理により、多結晶シリコン薄膜１３
中の未結合手を補償して、薄膜トランジスタの特性を向
上させているが、水素プラズマ処理は、薄膜トランジス
タ特性が安定化するまでには数時間〜数十時間を要し、
薄膜トランジスタの製造工程の中では極めて処理時間が
長く、スループットを低下させる最大要因となってい
る。
【００１３】さらに、一般的に水素プラズマ処理には平
行平板型プラズマ装置が用いられることが多いが、平行
平板型プラズマ装置ではバッチ方式への対応が困難であ
り、１枚当たりの処理時間の短縮が困難である。
行平板型プラズマ装置が用いられることが多いが、平行
平板型プラズマ装置ではバッチ方式への対応が困難であ
り、１枚当たりの処理時間の短縮が困難である。
【００１４】このように水素プラズマ処理を用いて薄膜
トランジスタの特性の向上を図る従来の製造方法では、
製造時間が長くなり、生産性が悪いという問題があっ
た。
トランジスタの特性の向上を図る従来の製造方法では、
製造時間が長くなり、生産性が悪いという問題があっ
た。
【００１５】この発明の目的は、多結晶シリコン薄膜の
未結合手を補償して特性の向上を図るとともに、製造時
間を短縮し生産性を向上することのできる薄膜トランジ
スタの製造方法を提供することである。
未結合手を補償して特性の向上を図るとともに、製造時
間を短縮し生産性を向上することのできる薄膜トランジ
スタの製造方法を提供することである。
【００１６】また、この発明の他の目的は、薄膜トラン
ジスタの多結晶シリコン薄膜の未結合手を補償して特性
の向上を図るとともに、製造時間を短縮し生産性を向上
することのできる液晶表示装置の製造方法を提供するこ
とである。
ジスタの多結晶シリコン薄膜の未結合手を補償して特性
の向上を図るとともに、製造時間を短縮し生産性を向上
することのできる液晶表示装置の製造方法を提供するこ
とである。
【００１７】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタの製造方法は、透光性基板の上に多結晶シリコ
ン薄膜を形成する多結晶シリコン薄膜形成工程と、多結
晶シリコン薄膜上にゲート絶縁膜を形成するゲート絶縁
膜形成工程と、ゲート絶縁膜上にゲート電極を形成する
ゲート電極形成工程と、ゲート絶縁膜およびゲート電極
に水素を導入する水素導入工程と、水素導入工程後、窒
化シリコン膜からなる絶縁膜を形成する絶縁膜形成工程
と、絶縁膜形成工程後、ゲート絶縁膜およびゲート電極
に導入された水素を多結晶シリコン薄膜に拡散させるた
めに、３００℃以上５００℃以下の処理温度で熱処理を
行う熱処理工程と、を備える。
ンジスタの製造方法は、透光性基板の上に多結晶シリコ
ン薄膜を形成する多結晶シリコン薄膜形成工程と、多結
晶シリコン薄膜上にゲート絶縁膜を形成するゲート絶縁
膜形成工程と、ゲート絶縁膜上にゲート電極を形成する
ゲート電極形成工程と、ゲート絶縁膜およびゲート電極
に水素を導入する水素導入工程と、水素導入工程後、窒
化シリコン膜からなる絶縁膜を形成する絶縁膜形成工程
と、絶縁膜形成工程後、ゲート絶縁膜およびゲート電極
に導入された水素を多結晶シリコン薄膜に拡散させるた
めに、３００℃以上５００℃以下の処理温度で熱処理を
行う熱処理工程と、を備える。
【００１８】この製造方法によれば、ゲート絶縁膜およ
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜に拡散させることにより、多結晶シリコン薄膜のチ
ャネル領域の未結合手を補償するのに必要な水素の拡散
距離を短くし、水素化の効率を向上することができる。
また、従来の数時間〜十数時間を要した水素プラズマ処
理に比べ、水素を拡散させるための熱処理は２時間程度
ですみ、製造時間を短縮し、生産性を向上することがで
きる。
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜に拡散させることにより、多結晶シリコン薄膜のチ
ャネル領域の未結合手を補償するのに必要な水素の拡散
距離を短くし、水素化の効率を向上することができる。
また、従来の数時間〜十数時間を要した水素プラズマ処
理に比べ、水素を拡散させるための熱処理は２時間程度
ですみ、製造時間を短縮し、生産性を向上することがで
きる。
【００１９】また、熱処理工程での熱処理温度を、３０
０℃以上５００℃以下とすることにより水素化の効率を
向上することができる。
０℃以上５００℃以下とすることにより水素化の効率を
向上することができる。
【００２０】
【００２１】
【００２２】また、絶縁膜に窒化シリコン膜を用いるこ
とにより、窒化シリコン膜は水素の透過率が小さいた
め、水素が絶縁膜の方へは拡散しにくく多結晶シリコン
薄膜の方へ拡散し、水素化の効率を向上することができ
る。
とにより、窒化シリコン膜は水素の透過率が小さいた
め、水素が絶縁膜の方へは拡散しにくく多結晶シリコン
薄膜の方へ拡散し、水素化の効率を向上することができ
る。
【００２３】請求項２記載の薄膜トランジスタの製造方
法は、請求項１記載の薄膜トランジスタの製造方法にお
いて、窒化シリコン膜を、水素，窒素，アンモニアおよ
びシランの混合ガスを用いたプラズマＣＶＤ法にて形成
する。このようなプラズマＣＶＤ法にて形成した窒化シ
リコン膜は、多くの水素を膜中に含有しているため、水
素が絶縁膜の方へはより拡散しにくくなり、多結晶シリ
コン薄膜の方へより拡散し、水素化の効率をより向上す
ることができる。
法は、請求項１記載の薄膜トランジスタの製造方法にお
いて、窒化シリコン膜を、水素，窒素，アンモニアおよ
びシランの混合ガスを用いたプラズマＣＶＤ法にて形成
する。このようなプラズマＣＶＤ法にて形成した窒化シ
リコン膜は、多くの水素を膜中に含有しているため、水
素が絶縁膜の方へはより拡散しにくくなり、多結晶シリ
コン薄膜の方へより拡散し、水素化の効率をより向上す
ることができる。
【００２４】請求項３記載の薄膜トランジスタの製造方
法は、請求項１または２に記載の薄膜トランジスタの製
造方法において、熱処理工程を、水素および窒素のうち
少なくとも一方を含む雰囲気で行う。
法は、請求項１または２に記載の薄膜トランジスタの製
造方法において、熱処理工程を、水素および窒素のうち
少なくとも一方を含む雰囲気で行う。
【００２５】請求項４記載の薄膜トランジスタの製造方
法は、請求項１〜３のいずれかに記載の薄膜トランジス
タの製造方法において、多結晶シリコン薄膜に不純物を
導入する不純物導入工程を備え、この不純物導入工程に
おいて、不純物の水素希釈ガスをプラズマ分解して形成
したイオンを質量分離せず注入することにより、不純物
導入工程とゲート絶縁膜およびゲート電極への水素導入
工程とを同時に行う。このように、ゲート絶縁膜および
ゲート電極への水素の導入を、多結晶シリコン薄膜への
不純物の導入と同時に行うことにより、製造時間をより
短縮することができる。
法は、請求項１〜３のいずれかに記載の薄膜トランジス
タの製造方法において、多結晶シリコン薄膜に不純物を
導入する不純物導入工程を備え、この不純物導入工程に
おいて、不純物の水素希釈ガスをプラズマ分解して形成
したイオンを質量分離せず注入することにより、不純物
導入工程とゲート絶縁膜およびゲート電極への水素導入
工程とを同時に行う。このように、ゲート絶縁膜および
ゲート電極への水素の導入を、多結晶シリコン薄膜への
不純物の導入と同時に行うことにより、製造時間をより
短縮することができる。
【００２６】請求項５記載の薄膜トランジスタの製造方
法は、請求項１〜４のいずれかに記載の薄膜トランジス
タの製造方法において、水素導入工程は、ゲート絶縁膜
およびゲート電極のうち少なくとも一方の水素濃度が１
０19ｃｍ-3以上となるように水素を導入する。これによ
り、多結晶シリコン薄膜の未結合手を補償するのに十分
な水素がゲート絶縁膜およびゲート電極へ導入される。
請求項６記載の液晶表示装置の製造方法は、請求項１〜
５のいずれかに記載の薄膜トランジスタの製造方法を備
える。
法は、請求項１〜４のいずれかに記載の薄膜トランジス
タの製造方法において、水素導入工程は、ゲート絶縁膜
およびゲート電極のうち少なくとも一方の水素濃度が１
０19ｃｍ-3以上となるように水素を導入する。これによ
り、多結晶シリコン薄膜の未結合手を補償するのに十分
な水素がゲート絶縁膜およびゲート電極へ導入される。
請求項６記載の液晶表示装置の製造方法は、請求項１〜
５のいずれかに記載の薄膜トランジスタの製造方法を備
える。
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。図１はこの発明の実施の形態における薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こでは、従来例同様、アクティブマトリックス型液晶表
示装置に用いられているトップゲート型多結晶シリコン
薄膜トランジスタアレイの１画素部の工程断面図を示
す。
いて説明する。図１はこの発明の実施の形態における薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こでは、従来例同様、アクティブマトリックス型液晶表
示装置に用いられているトップゲート型多結晶シリコン
薄膜トランジスタアレイの１画素部の工程断面図を示
す。
【００３５】まず、図１（ａ）に示すように、透光性基
板であるガラス基板１１上にバッファ層１２となる酸化
シリコン膜を３０００Å形成する。このバッファ層１２
上にプラズマＣＶＤ法を用いて非晶質シリコン（ａ−Ｓ
ｉ）薄膜を８５０Å堆積する。この後、ａ−Ｓｉ薄膜中
の水素を低減するため、１Torrの減圧窒素雰囲気下で４
５０℃，９０分の熱処理を行う。この熱処理の後、エキ
シマレーザアニールにてａ−Ｓｉ薄膜を結晶化して多結
晶シリコン薄膜１３を形成する。エキシマレーザアニー
ルは、波長３０８ｎｍのＸｅＣｌエキシマレーザを用
い、照射は真空中で行い、エネルギー密度は第１ステッ
プ２６０mJ/cm2、第２ステップ３９０mJ/cm2の２ステッ
プ照射にて結晶化を行った。平均照射数は第１，第２ス
テップとも１６shot/pointである。
板であるガラス基板１１上にバッファ層１２となる酸化
シリコン膜を３０００Å形成する。このバッファ層１２
上にプラズマＣＶＤ法を用いて非晶質シリコン（ａ−Ｓ
ｉ）薄膜を８５０Å堆積する。この後、ａ−Ｓｉ薄膜中
の水素を低減するため、１Torrの減圧窒素雰囲気下で４
５０℃，９０分の熱処理を行う。この熱処理の後、エキ
シマレーザアニールにてａ−Ｓｉ薄膜を結晶化して多結
晶シリコン薄膜１３を形成する。エキシマレーザアニー
ルは、波長３０８ｎｍのＸｅＣｌエキシマレーザを用
い、照射は真空中で行い、エネルギー密度は第１ステッ
プ２６０mJ/cm2、第２ステップ３９０mJ/cm2の２ステッ
プ照射にて結晶化を行った。平均照射数は第１，第２ス
テップとも１６shot/pointである。
【００３６】このようにａ−Ｓｉ薄膜を結晶化して多結
晶シリコン薄膜１３を形成した後、多結晶シリコン薄膜
１３を島状に加工し、つぎに、ゲート絶縁膜１４となる
酸化シリコン膜を８５０Å形成する。この酸化シリコン
膜（ゲート絶縁膜１４）は、シラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤ法により基板温度４
５０℃にて形成した。このゲート絶縁膜１４の形成温度
が本プロセス中での最高温度である。ゲート絶縁膜１４
の形成後、Ａｌ−Ｚｒ合金（Ｚｒ濃度１０％）を３００
０Å堆積してゲート電極１５の形状に加工する。
晶シリコン薄膜１３を形成した後、多結晶シリコン薄膜
１３を島状に加工し、つぎに、ゲート絶縁膜１４となる
酸化シリコン膜を８５０Å形成する。この酸化シリコン
膜（ゲート絶縁膜１４）は、シラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤ法により基板温度４
５０℃にて形成した。このゲート絶縁膜１４の形成温度
が本プロセス中での最高温度である。ゲート絶縁膜１４
の形成後、Ａｌ−Ｚｒ合金（Ｚｒ濃度１０％）を３００
０Å堆積してゲート電極１５の形状に加工する。
【００３７】Ａｌ−Ｚｒ合金にてゲート電極１５を形成
後、多結晶シリコン薄膜１３にソース・ドレイン領域を
形成するためにゲート電極１５をマスクとして燐イオン
を注入する。この燐イオンの注入には、イオンドーピン
グ法を用い、水素ベース１０％のホスフィン（ＰＨ3 ）
を高周波プラズマにより分解・イオン化したものを加速
電圧８０ｋＶ，ドーズ量１×１０15ｃｍ-2にて注入し
た。イオンドーピング法は、水素ベース１０％のホスフ
ィン（ＰＨ3 ）を高周波プラズマにより分解したイオン
を、質量分離を行わずに加速して注入するため、燐
（Ｐ）イオン以外に、水素（Ｈx ；ｘ＝１，２）イオン
と燐の水素化（ＰＨx ；ｘ＝１〜３）イオンとが同時に
生成され注入される。また、薄膜トランジスタのソース
・ドレイン領域以外にもマスクとなるゲート電極１５お
よびゲート絶縁膜１４中にも同様にＨx（ｘ＝１，２）
イオンとＰＨx （ｘ＝０〜３）イオンとが注入される
が、水素イオンは燐イオンに比較して質量数が小さいた
め、同一の加速電圧にて注入した場合にはより深い領域
まで注入され、ゲート電極１５の下部およびゲート絶縁
膜１４中に多量の水素イオンが注入される。
後、多結晶シリコン薄膜１３にソース・ドレイン領域を
形成するためにゲート電極１５をマスクとして燐イオン
を注入する。この燐イオンの注入には、イオンドーピン
グ法を用い、水素ベース１０％のホスフィン（ＰＨ3 ）
を高周波プラズマにより分解・イオン化したものを加速
電圧８０ｋＶ，ドーズ量１×１０15ｃｍ-2にて注入し
た。イオンドーピング法は、水素ベース１０％のホスフ
ィン（ＰＨ3 ）を高周波プラズマにより分解したイオン
を、質量分離を行わずに加速して注入するため、燐
（Ｐ）イオン以外に、水素（Ｈx ；ｘ＝１，２）イオン
と燐の水素化（ＰＨx ；ｘ＝１〜３）イオンとが同時に
生成され注入される。また、薄膜トランジスタのソース
・ドレイン領域以外にもマスクとなるゲート電極１５お
よびゲート絶縁膜１４中にも同様にＨx（ｘ＝１，２）
イオンとＰＨx （ｘ＝０〜３）イオンとが注入される
が、水素イオンは燐イオンに比較して質量数が小さいた
め、同一の加速電圧にて注入した場合にはより深い領域
まで注入され、ゲート電極１５の下部およびゲート絶縁
膜１４中に多量の水素イオンが注入される。
【００３８】不純物注入後、図１（ｂ）に示すように、
４０００Åの酸化シリコン膜からなる層間絶縁膜１８を
形成する。層間絶縁膜１８はシラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤにより基板温度４０
０℃にて形成した。この層間絶縁膜１８の形成時に、４
００℃，３０分程度の熱履歴が加わるため、この熱工程
により先に注入した燐イオンの活性化処理を同時に行っ
ている。層間絶縁膜１８の形成後、ソース・ドレイン領
域上の層間絶縁膜１８を部分的に除去してコンタクトホ
ール１９を開口する。
４０００Åの酸化シリコン膜からなる層間絶縁膜１８を
形成する。層間絶縁膜１８はシラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤにより基板温度４０
０℃にて形成した。この層間絶縁膜１８の形成時に、４
００℃，３０分程度の熱履歴が加わるため、この熱工程
により先に注入した燐イオンの活性化処理を同時に行っ
ている。層間絶縁膜１８の形成後、ソース・ドレイン領
域上の層間絶縁膜１８を部分的に除去してコンタクトホ
ール１９を開口する。
【００３９】つぎに、図１（ｃ）に示すように、ＩＴＯ
膜からなる表示電極である画素電極２０ａおよびドレイ
ン電極２０ｂを形成し、その後、１０００ÅのＴｉ膜お
よび７０００ÅのＡｌ膜の積層膜からなるソース電極配
線２１を形成する。
膜からなる表示電極である画素電極２０ａおよびドレイ
ン電極２０ｂを形成し、その後、１０００ÅのＴｉ膜お
よび７０００ÅのＡｌ膜の積層膜からなるソース電極配
線２１を形成する。
【００４０】つぎに、図１（ｄ）に示すように、水素，
窒素，アンモニアおよびシランの混合ガスを用いたプラ
ズマＣＶＤ法により窒化シリコン膜を形成して保護絶縁
膜２２とする。その後、水素雰囲気（１Torr）にて３５
０℃，１２０分のアニール処理を行い、薄膜トランジス
タが完成する。なお、この後、図示しないが、画素電極
２０ａ上を開口するように保護絶縁膜２２の一部を除去
して、液晶表示装置の薄膜トランジスタアレイが完成す
る。
窒素，アンモニアおよびシランの混合ガスを用いたプラ
ズマＣＶＤ法により窒化シリコン膜を形成して保護絶縁
膜２２とする。その後、水素雰囲気（１Torr）にて３５
０℃，１２０分のアニール処理を行い、薄膜トランジス
タが完成する。なお、この後、図示しないが、画素電極
２０ａ上を開口するように保護絶縁膜２２の一部を除去
して、液晶表示装置の薄膜トランジスタアレイが完成す
る。
【００４１】図２はイオンドーピング法にてソース・ド
レイン領域に燐イオンを注入した後のゲート電極１５／
ゲート絶縁膜１４／多結晶シリコン薄膜１３中における
水素濃度を二次イオン質量分析法（ＳＩＭＳ）により測
定した結果であり、図１（ａ）のＡ−Ｂ線上の水素濃度
を示す。
レイン領域に燐イオンを注入した後のゲート電極１５／
ゲート絶縁膜１４／多結晶シリコン薄膜１３中における
水素濃度を二次イオン質量分析法（ＳＩＭＳ）により測
定した結果であり、図１（ａ）のＡ−Ｂ線上の水素濃度
を示す。
【００４２】この実施の形態のように、イオンドーピン
グ法にて水素ベース１０％のホスフィン（ＰＨ3 ）をプ
ラズマ分解したイオンを質量分離することなく注入する
ことにより、図２に示すように、イオンドーピング後の
ゲート絶縁膜１４あるいはゲート電極１５中の水素濃度
が１０20ｃｍ-3以上となる。
グ法にて水素ベース１０％のホスフィン（ＰＨ3 ）をプ
ラズマ分解したイオンを質量分離することなく注入する
ことにより、図２に示すように、イオンドーピング後の
ゲート絶縁膜１４あるいはゲート電極１５中の水素濃度
が１０20ｃｍ-3以上となる。
【００４３】なお、不純物注入にイオン注入法を用いた
場合には、注入不純物の質量分離を行っているため、所
定のイオン以外の不純物はゲート電極１５およびゲート
絶縁膜１４中に注入されないが、この実施の形態のよう
にイオンドーピング法を用いる場合には、所定のイオン
（燐イオン）以外に多量の水素イオンを同時にゲート電
極１５およびゲート絶縁膜１４中に注入できる（図
２）。この水素イオンが、保護絶縁膜２２を形成した後
の熱処理により、多結晶シリコン薄膜１３のチャネル領
域（ゲート電極１５がマスクとなり燐イオンが注入され
ていない多結晶シリコン薄膜１３の領域）に拡散し、こ
のチャネル領域の未結合手を効果的に補償する。なお、
この実施の形態では、図２に示すように、ゲート絶縁膜
１４あるいはゲート電極１５中の水素濃度が１０20ｃｍ
-3以上となるようにしたが、これはゲート絶縁膜１４あ
るいはゲート電極１５中の水素濃度が１０19ｃｍ-3以上
であれば、チャネル領域の未結合手を効果的に補償する
ことができる。
場合には、注入不純物の質量分離を行っているため、所
定のイオン以外の不純物はゲート電極１５およびゲート
絶縁膜１４中に注入されないが、この実施の形態のよう
にイオンドーピング法を用いる場合には、所定のイオン
（燐イオン）以外に多量の水素イオンを同時にゲート電
極１５およびゲート絶縁膜１４中に注入できる（図
２）。この水素イオンが、保護絶縁膜２２を形成した後
の熱処理により、多結晶シリコン薄膜１３のチャネル領
域（ゲート電極１５がマスクとなり燐イオンが注入され
ていない多結晶シリコン薄膜１３の領域）に拡散し、こ
のチャネル領域の未結合手を効果的に補償する。なお、
この実施の形態では、図２に示すように、ゲート絶縁膜
１４あるいはゲート電極１５中の水素濃度が１０20ｃｍ
-3以上となるようにしたが、これはゲート絶縁膜１４あ
るいはゲート電極１５中の水素濃度が１０19ｃｍ-3以上
であれば、チャネル領域の未結合手を効果的に補償する
ことができる。
【００４４】図３（ａ）は保護絶縁膜２２形成後の水素
雰囲気下での熱処理（アニール）のＴＦＴ特性に与える
効果を示す図であり、縦軸をＴＦＴのドレイン電流Ｉｄ
とし、横軸をゲート電圧Ｖｇとして、Ｉｄ−Ｖｇ特性を
示している。なお、図３（ａ）の縦軸の目盛りの例えば
「１Ｅ−０８」は、１×１０-8を示す。測定系の概略図
を図３（ｂ）に示す。測定したＴＦＴのサイズはチャネ
ル幅Ｗ＝１２μｍ、チャネル長Ｌ＝１２μｍである。ド
レイン電流Ｉｄの測定は、ドレイン電圧Ｖｄを１０Ｖで
一定にして、ゲート電圧Ｖｇを変化させて行った。
雰囲気下での熱処理（アニール）のＴＦＴ特性に与える
効果を示す図であり、縦軸をＴＦＴのドレイン電流Ｉｄ
とし、横軸をゲート電圧Ｖｇとして、Ｉｄ−Ｖｇ特性を
示している。なお、図３（ａ）の縦軸の目盛りの例えば
「１Ｅ−０８」は、１×１０-8を示す。測定系の概略図
を図３（ｂ）に示す。測定したＴＦＴのサイズはチャネ
ル幅Ｗ＝１２μｍ、チャネル長Ｌ＝１２μｍである。ド
レイン電流Ｉｄの測定は、ドレイン電圧Ｖｄを１０Ｖで
一定にして、ゲート電圧Ｖｇを変化させて行った。
【００４５】図３（ａ）の破線で示すように、保護絶縁
膜２２を形成した熱処理前の状態では、ＴＦＴ特性は不
十分であり、Ｉｄ−Ｖｇ特性の立ち上がり領域の傾きも
小さく、移動度は４０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値電
圧は１２Ｖであった。これに対し、図３（ａ）の実線で
示すように、熱処理後の状態では、Ｉｄ−Ｖｇ特性の立
ち上がり領域の傾きは急峻となり、移動度は１００ｃｍ
2 ／Ｖ・ｓｅｃ、しきい値電圧は１．８Ｖとなり、大幅
にＴＦＴ特性が向上した。
膜２２を形成した熱処理前の状態では、ＴＦＴ特性は不
十分であり、Ｉｄ−Ｖｇ特性の立ち上がり領域の傾きも
小さく、移動度は４０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値電
圧は１２Ｖであった。これに対し、図３（ａ）の実線で
示すように、熱処理後の状態では、Ｉｄ−Ｖｇ特性の立
ち上がり領域の傾きは急峻となり、移動度は１００ｃｍ
2 ／Ｖ・ｓｅｃ、しきい値電圧は１．８Ｖとなり、大幅
にＴＦＴ特性が向上した。
【００４６】以上のようにこの実施の形態によれば、従
来のように水素プラズマ処理を行うことなく、イオンド
ーピング法により不純物導入と同時にゲート絶縁膜１４
およびゲート電極１５に水素を導入し、熱処理により多
結晶シリコン薄膜１３のチャネル領域に拡散させること
により、チャネル領域の未結合手を補償するのに必要な
水素の拡散距離を短くし、水素化の効率を向上し、薄膜
トランジスタの特性の向上を図るとともに、従来の数時
間〜十数時間を要した水素プラズマ処理に比べ、この実
施の形態における水素を拡散させるための熱処理は２時
間程度ですみ、製造時間を短縮し、生産性を向上するこ
とができる。延いては、この実施の形態のように液晶表
示装置に用いる薄膜トランジスタアレイの生産性を向上
することができる。
来のように水素プラズマ処理を行うことなく、イオンド
ーピング法により不純物導入と同時にゲート絶縁膜１４
およびゲート電極１５に水素を導入し、熱処理により多
結晶シリコン薄膜１３のチャネル領域に拡散させること
により、チャネル領域の未結合手を補償するのに必要な
水素の拡散距離を短くし、水素化の効率を向上し、薄膜
トランジスタの特性の向上を図るとともに、従来の数時
間〜十数時間を要した水素プラズマ処理に比べ、この実
施の形態における水素を拡散させるための熱処理は２時
間程度ですみ、製造時間を短縮し、生産性を向上するこ
とができる。延いては、この実施の形態のように液晶表
示装置に用いる薄膜トランジスタアレイの生産性を向上
することができる。
【００４７】また、保護絶縁膜２２として窒化シリコン
膜を用いることにより、窒化シリコン膜は水素の透過率
が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ法
にて形成することにより膜中に多くの水素を含むため、
ゲート絶縁膜１４およびゲート電極１５中の水素が保護
絶縁膜２２の方へは拡散しにくく、多結晶シリコン薄膜
１３の方へ優先的に拡散し、水素化の効率がより向上
し、多結晶シリコン薄膜１３のチャネル領域の未結合手
を効果的に補償でき、薄膜トランジスタの特性向上をよ
り図ることができる。
膜を用いることにより、窒化シリコン膜は水素の透過率
が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ法
にて形成することにより膜中に多くの水素を含むため、
ゲート絶縁膜１４およびゲート電極１５中の水素が保護
絶縁膜２２の方へは拡散しにくく、多結晶シリコン薄膜
１３の方へ優先的に拡散し、水素化の効率がより向上
し、多結晶シリコン薄膜１３のチャネル領域の未結合手
を効果的に補償でき、薄膜トランジスタの特性向上をよ
り図ることができる。
【００４８】また、従来必要であった水素プラズマ処理
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。
【００４９】なお、この実施の形態では、質量分離工程
を行わないイオンドーピング法により、不純物の導入と
同時にゲート絶縁膜１４およびゲート電極１５への水素
を導入しているため、製造時間を短縮する上で大きな効
果が得られるが、質量分離工程を含み特定のイオンのみ
を注入するイオン注入法により不純物の導入と水素の導
入とを別々に行っても効果はある。
を行わないイオンドーピング法により、不純物の導入と
同時にゲート絶縁膜１４およびゲート電極１５への水素
を導入しているため、製造時間を短縮する上で大きな効
果が得られるが、質量分離工程を含み特定のイオンのみ
を注入するイオン注入法により不純物の導入と水素の導
入とを別々に行っても効果はある。
【００５０】なお、この実施の形態では、保護絶縁膜２
２形成後の熱処理として、水素雰囲気でのアニールを実
施したが、窒素雰囲気・常圧下でのアニールを実施すれ
ば、生産性をより向上させることができる。これは、窒
素雰囲気・常圧下で行うことにより、アニール装置に真
空排気系が不要となり、装置コストを大幅に低減し、真
空排気・大気開放サイクルが不要となるためより生産性
が向上する。また、水素雰囲気の場合、安全性の点から
大気圧で使用するとしても、防爆構造が必要となるが、
窒素雰囲気の場合には不要である。
２形成後の熱処理として、水素雰囲気でのアニールを実
施したが、窒素雰囲気・常圧下でのアニールを実施すれ
ば、生産性をより向上させることができる。これは、窒
素雰囲気・常圧下で行うことにより、アニール装置に真
空排気系が不要となり、装置コストを大幅に低減し、真
空排気・大気開放サイクルが不要となるためより生産性
が向上する。また、水素雰囲気の場合、安全性の点から
大気圧で使用するとしても、防爆構造が必要となるが、
窒素雰囲気の場合には不要である。
【００５１】また、保護絶縁膜２２形成後の熱処理は、
水素および窒素のうち少なくとも一方を含む熱処理雰囲
気で、処理温度３００℃以上５００℃以下で行う。これ
は、ゲート絶縁膜１４あるいはゲート電極１５中の水素
がチャネル領域に拡散するためには３００℃以上の温度
が必要であり、また、５００℃を超えればチャネル領域
の未結合手を補償していた水素が再脱離して特性が劣化
するためである。
水素および窒素のうち少なくとも一方を含む熱処理雰囲
気で、処理温度３００℃以上５００℃以下で行う。これ
は、ゲート絶縁膜１４あるいはゲート電極１５中の水素
がチャネル領域に拡散するためには３００℃以上の温度
が必要であり、また、５００℃を超えればチャネル領域
の未結合手を補償していた水素が再脱離して特性が劣化
するためである。
【００５２】なお、この実施の形態では、ゲート絶縁膜
１４として常圧ＣＶＤ法にて形成した酸化シリコン膜を
用いたが、プラズマＣＶＤ法にて形成した酸化シリコン
膜を用いてもよい。また、多結晶シリコン薄膜１３上に
常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成した酸化
シリコン膜と、プラズマＣＶＤ法にて形成した窒化シリ
コン膜またはスパッタ法にて形成した酸化タンタル膜と
を積層した積層膜を、ゲート絶縁膜１４として用いるこ
とにより、より効果的に多結晶シリコン薄膜１３の未結
合手を補償することが可能となる。これは、プラズマＣ
ＶＤ法にて形成した酸化シリコン膜，窒化シリコン膜は
膜中に多くの水素を含んでいるためである。なお、多結
晶シリコン薄膜１３と接して配置する絶縁膜としては、
酸化シリコン膜が界面準位が少なく良好な特性を示す。
１４として常圧ＣＶＤ法にて形成した酸化シリコン膜を
用いたが、プラズマＣＶＤ法にて形成した酸化シリコン
膜を用いてもよい。また、多結晶シリコン薄膜１３上に
常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成した酸化
シリコン膜と、プラズマＣＶＤ法にて形成した窒化シリ
コン膜またはスパッタ法にて形成した酸化タンタル膜と
を積層した積層膜を、ゲート絶縁膜１４として用いるこ
とにより、より効果的に多結晶シリコン薄膜１３の未結
合手を補償することが可能となる。これは、プラズマＣ
ＶＤ法にて形成した酸化シリコン膜，窒化シリコン膜は
膜中に多くの水素を含んでいるためである。なお、多結
晶シリコン薄膜１３と接して配置する絶縁膜としては、
酸化シリコン膜が界面準位が少なく良好な特性を示す。
【００５３】なお、上記実施の形態では、ソース・ドレ
イン領域形成のための不純物として燐を導入したが、こ
れはｎチャネルの薄膜トランジスタを作製する場合には
砒素などドナーとして働くものなら何でもよく、ｐチャ
ネルの薄膜トランジスタを作製する場合にはほう素など
アクセプタとして働くものならば何でもよい。
イン領域形成のための不純物として燐を導入したが、こ
れはｎチャネルの薄膜トランジスタを作製する場合には
砒素などドナーとして働くものなら何でもよく、ｐチャ
ネルの薄膜トランジスタを作製する場合にはほう素など
アクセプタとして働くものならば何でもよい。
【００５４】
【発明の効果】この発明の薄膜トランジスタの製造方法
によれば、多結晶シリコン薄膜のチャネル領域の未結合
手を補償するのに必要な水素の拡散距離を短くして水素
化の効率を向上させ、薄膜トランジスタの特性の向上を
図るとともに、従来の水素プラズマ処理の処理時間に比
べ、水素を拡散させるための熱処理時間を短縮し、生産
性を向上することができる。
によれば、多結晶シリコン薄膜のチャネル領域の未結合
手を補償するのに必要な水素の拡散距離を短くして水素
化の効率を向上させ、薄膜トランジスタの特性の向上を
図るとともに、従来の水素プラズマ処理の処理時間に比
べ、水素を拡散させるための熱処理時間を短縮し、生産
性を向上することができる。
【００５５】また、この発明の液晶表示装置の製造方法
は、この発明の薄膜トランジスタの製造方法を用いるこ
とにより、薄膜トランジスタの多結晶シリコン薄膜の未
結合手を補償して特性の向上を図るとともに、製造時間
を短縮し生産性を向上することができる。
は、この発明の薄膜トランジスタの製造方法を用いるこ
とにより、薄膜トランジスタの多結晶シリコン薄膜の未
結合手を補償して特性の向上を図るとともに、製造時間
を短縮し生産性を向上することができる。
【図１】この発明の実施の形態における薄膜トランジス
タの製造方法を示す工程断面図である。
タの製造方法を示す工程断面図である。
【図２】この発明の実施の形態におけるイオンドーピン
グにて燐を注入した場合のゲート電極下での水素の深さ
方向プロファイルを示す図である。
グにて燐を注入した場合のゲート電極下での水素の深さ
方向プロファイルを示す図である。
【図３】この発明の実施の形態における薄膜トランジス
タの電流−電圧特性およびその測定系を示す図である。
タの電流−電圧特性およびその測定系を示す図である。
【図４】従来の薄膜トランジスタの製造方法を示す工程
断面図である。
断面図である。
１１ ガラス基板 １２ バッファ層 １３ 多結晶シリコン薄膜 １４ ゲート絶縁膜 １５ ゲート電極 １８ 層間絶縁膜 １９ コンタクトホール ２０ａ 画素電極 ２０ｂ ドレイン電極 ２１ ソース電極配線 ２２ 保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−252135（ＪＰ，Ａ) 特開 平４−313240（ＪＰ，Ａ) 特開 平７−142473（ＪＰ，Ａ) 特開 平７−326768（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/318 G02F 1/1368
Claims (6)
- 【請求項１】 透光性基板の上に多結晶シリコン薄膜を
形成する多結晶シリコン薄膜形成工程と、 前記多結晶シリコン薄膜上にゲート絶縁膜を形成するゲ
ート絶縁膜形成工程と、 前記ゲート絶縁膜上にゲート電極を形成するゲート電極
形成工程と、 前記ゲート絶縁膜およびゲート電極に水素を導入する水
素導入工程と、 前記水素導入工程後、窒化シリコン膜からなる絶縁膜を
形成する絶縁膜形成工程と、 前記絶縁膜形成工程後、前記ゲート絶縁膜およびゲート
電極に導入された前記水素を前記多結晶シリコン薄膜に
拡散させるために、３００℃以上５００℃以下の処理温
度で熱処理を行う熱処理工程と、を備える薄膜トランジ
スタの製造方法。 - 【請求項２】 前記窒化シリコン膜を、水素，窒素，ア
ンモニアおよびシランの混合ガスを用いたプラズマＣＶ
Ｄ法にて形成する請求項１記載の薄膜トランジスタの製
造方法。 - 【請求項３】 前記熱処理工程を、水素および窒素のう
ち少なくとも一方を含む雰囲気で行う請求項１または２
に記載の薄膜トランジスタの製造方法。 - 【請求項４】 多結晶シリコン薄膜に不純物を導入する
不純物導入工程を備え、この不純物導入工程において、
前記不純物の水素希釈ガスをプラズマ分解して形成した
イオンを質量分離せず注入することにより、前記不純物
導入工程とゲート絶縁膜およびゲート電極への水素導入
工程とを同時に行う請求項１〜３のいずれかに記載の薄
膜トランジスタの製造方法。 - 【請求項５】 前記水素導入工程は、ゲート絶縁膜およ
びゲート電極のうち少なくとも一方の水素濃度が１０19
ｃｍ-3となるように水素を導入する請求項１〜４のいず
れかに記載の薄膜トランジスタの製造方法。 - 【請求項６】 請求項１〜５のいずれかに記載の薄膜ト
ランジスタの製造方法を備える液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145765A JP3357038B2 (ja) | 2001-05-16 | 2001-05-16 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145765A JP3357038B2 (ja) | 2001-05-16 | 2001-05-16 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5891796A Division JP3210568B2 (ja) | 1996-03-15 | 1996-03-15 | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231026A Division JP3461348B2 (ja) | 2002-08-08 | 2002-08-08 | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043330A JP2002043330A (ja) | 2002-02-08 |
| JP3357038B2 true JP3357038B2 (ja) | 2002-12-16 |
Family
ID=18991521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145765A Expired - Lifetime JP3357038B2 (ja) | 2001-05-16 | 2001-05-16 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357038B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4382375B2 (ja) * | 2003-03-13 | 2009-12-09 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
-
2001
- 2001-05-16 JP JP2001145765A patent/JP3357038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043330A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| EP1722403B1 (en) | Fabrication method for a thin film semiconductor device | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US5946560A (en) | Transistor and method of forming the same | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| US20050186721A1 (en) | Manufacturing process of semi-conductor device | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11284199A (ja) | 半導体装置およびその作製方法 | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 | |
| JP2002170960A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JPH09246558A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 | |
| JP3055201B2 (ja) | 半導体装置の製造方法 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JP3133861B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |