JP2003273015A - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JP2003273015A JP2003273015A JP2002116842A JP2002116842A JP2003273015A JP 2003273015 A JP2003273015 A JP 2003273015A JP 2002116842 A JP2002116842 A JP 2002116842A JP 2002116842 A JP2002116842 A JP 2002116842A JP 2003273015 A JP2003273015 A JP 2003273015A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- polycrystalline silicon
- thin film
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】プラスチック或いはガラス基板上の薄膜トラン
ジスタにおいて、基板全体を加熱することなく半導体装
置のみを加熱することで熱耐性のない基板の使用を可能
にし、更には加熱炉アニール工程によって生じる基板の
形状変形や、基板からの不純物の拡散をなくし、微細加
工精度、そして薄膜トランジスタの特性及び信頼性を向
上させることを目的とする。 【解決手段】本発明では透明基板と多結晶シリコン膜間
にあるアンダーコート膜をレーザ光に対して光吸収性の
ものとする。これにより基板加熱なしでもレーザアニー
ルの際にアンダーコート膜はレーザ光を吸収して高温に
なり、それによりシリコン膜からの熱流出は抑えられ、
シリコン膜が高温に保てる時間は従来と比べて格段と長
くなり、アニールの効力が顕著に現れるようになる。
ジスタにおいて、基板全体を加熱することなく半導体装
置のみを加熱することで熱耐性のない基板の使用を可能
にし、更には加熱炉アニール工程によって生じる基板の
形状変形や、基板からの不純物の拡散をなくし、微細加
工精度、そして薄膜トランジスタの特性及び信頼性を向
上させることを目的とする。 【解決手段】本発明では透明基板と多結晶シリコン膜間
にあるアンダーコート膜をレーザ光に対して光吸収性の
ものとする。これにより基板加熱なしでもレーザアニー
ルの際にアンダーコート膜はレーザ光を吸収して高温に
なり、それによりシリコン膜からの熱流出は抑えられ、
シリコン膜が高温に保てる時間は従来と比べて格段と長
くなり、アニールの効力が顕著に現れるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶薄膜トランジス
タの製造方法に関する。
タの製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタをスイッチング素子と
して用いたアクティブマトリクス型液晶表示装置は、現
在デジタルスチルカメラやデジタルビデオカメラ、そし
てカーナビやノートパソコン等に広く用いられている。
して用いたアクティブマトリクス型液晶表示装置は、現
在デジタルスチルカメラやデジタルビデオカメラ、そし
てカーナビやノートパソコン等に広く用いられている。
【０００３】特に近年では、アモルファスシリコンより
も移動度の大きい多結晶シリコンを半導体層とする多結
晶シリコン薄膜トランジスタの開発が盛んである。多結
晶シリコン薄膜トランジスタは、半導体層にアモルファ
スシリコンを用いたアモルファスシリコン薄膜トランジ
スタよりもはるかに移動度が大きいため、液晶のスイッ
チングに用いる画素トランジスタのみならず、画素トラ
ンジスタを駆動する駆動回路をもガラス基板上に形成す
ることが可能となる。しかし、一方では軟化点の低いガ
ラス基板、更にはプラスチック基板を用いるため、シリ
コン基板上のＭＯＳトランジスタのように、活性化やド
ーピングダメージの除去を行う１０００℃以上の高温処
理をすることができないという欠点を持っている。しか
しながら活性化や上記ダメージの除去が不充分だとトラ
ンジスタ特性の劣化や信頼性の低下が生じるため、でき
るだけ高温でアニールしてやる必要がある。そこで、従
来はガラス基板については軟化点ぎりぎりの６００℃程
度で長時間の加熱炉アニールを行っていた。
も移動度の大きい多結晶シリコンを半導体層とする多結
晶シリコン薄膜トランジスタの開発が盛んである。多結
晶シリコン薄膜トランジスタは、半導体層にアモルファ
スシリコンを用いたアモルファスシリコン薄膜トランジ
スタよりもはるかに移動度が大きいため、液晶のスイッ
チングに用いる画素トランジスタのみならず、画素トラ
ンジスタを駆動する駆動回路をもガラス基板上に形成す
ることが可能となる。しかし、一方では軟化点の低いガ
ラス基板、更にはプラスチック基板を用いるため、シリ
コン基板上のＭＯＳトランジスタのように、活性化やド
ーピングダメージの除去を行う１０００℃以上の高温処
理をすることができないという欠点を持っている。しか
しながら活性化や上記ダメージの除去が不充分だとトラ
ンジスタ特性の劣化や信頼性の低下が生じるため、でき
るだけ高温でアニールしてやる必要がある。そこで、従
来はガラス基板については軟化点ぎりぎりの６００℃程
度で長時間の加熱炉アニールを行っていた。
【０００４】
【本発明が解決しようとする課題】加熱炉による６００
℃程度のアニールによって、ドーピングによるダメージ
やプラズマダメージをある程度除去できる。またドーピ
ングの活性化もできる。また低温堆積したゲート絶縁膜
の緻密化と絶縁膜／シリコン膜間界面順位の低減にもつ
ながる。しかし、熱耐性のないプラスチック基板などを
用いた場合では、この方法は使用できない。室温でシリ
コン膜のみを高温にする方法として唯一レーザアニール
法があるが、高温に維持できる時間は１マイクロセカン
ド程度と短い故に十分なアニール効果は得られない。
℃程度のアニールによって、ドーピングによるダメージ
やプラズマダメージをある程度除去できる。またドーピ
ングの活性化もできる。また低温堆積したゲート絶縁膜
の緻密化と絶縁膜／シリコン膜間界面順位の低減にもつ
ながる。しかし、熱耐性のないプラスチック基板などを
用いた場合では、この方法は使用できない。室温でシリ
コン膜のみを高温にする方法として唯一レーザアニール
法があるが、高温に維持できる時間は１マイクロセカン
ド程度と短い故に十分なアニール効果は得られない。
【０００５】そこで本発明の課題は、レーザアニール法
を用いてシリコン膜を従来より長い時間高温に維持する
ことで、ドーピングによるダメージやプラズマダメージ
の除去、ドーパントの活性化、更には多結晶シリコン膜
及び多結晶シリコンとゲート絶縁膜との界面改質をおこ
ない、トランジスタ特性及び信頼性の向上した薄膜トラ
ンジスタの製造方法を提供することにある。
を用いてシリコン膜を従来より長い時間高温に維持する
ことで、ドーピングによるダメージやプラズマダメージ
の除去、ドーパントの活性化、更には多結晶シリコン膜
及び多結晶シリコンとゲート絶縁膜との界面改質をおこ
ない、トランジスタ特性及び信頼性の向上した薄膜トラ
ンジスタの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明では透明基板と多
結晶シリコン膜間にあるアンダーコート膜をレーザ光に
対して光吸収性のものとする。これによりレーザアニー
ルの際にアンダーコート膜はレーザ光を吸収して高温に
なり、それによりシリコン膜からの熱流出は抑えられ、
シリコン膜が高温に保てる時間は従来と比べて格段と長
くなり、アニール効果が顕著に現れるようになる。
結晶シリコン膜間にあるアンダーコート膜をレーザ光に
対して光吸収性のものとする。これによりレーザアニー
ルの際にアンダーコート膜はレーザ光を吸収して高温に
なり、それによりシリコン膜からの熱流出は抑えられ、
シリコン膜が高温に保てる時間は従来と比べて格段と長
くなり、アニール効果が顕著に現れるようになる。
【０００７】シリコン膜が高温に保てる時間が従来と比
べて格段と長くなることで、十分なアニール時間が得ら
れ、ドーピングによるダメージやプラズマダメージを除
去できる。またドーパントの活性化ができる。また多結
晶シリコン膜の結晶性が向上する。また、多結晶半導体
と絶縁膜との界面が改質され、界面順位が減少する。こ
れらの変化の結果として、オン電流増加、オフ電流減
少、そしてサブスレッショルド特性の向上といったトラ
ンジスタの改善が実現され、更に電気ストレスに対する
信頼性も向上する。更に、基板は軟化点より低い温度に
保たれているために基板の形状変化が起こらず、微細加
工精度が向上する。
べて格段と長くなることで、十分なアニール時間が得ら
れ、ドーピングによるダメージやプラズマダメージを除
去できる。またドーパントの活性化ができる。また多結
晶シリコン膜の結晶性が向上する。また、多結晶半導体
と絶縁膜との界面が改質され、界面順位が減少する。こ
れらの変化の結果として、オン電流増加、オフ電流減
少、そしてサブスレッショルド特性の向上といったトラ
ンジスタの改善が実現され、更に電気ストレスに対する
信頼性も向上する。更に、基板は軟化点より低い温度に
保たれているために基板の形状変化が起こらず、微細加
工精度が向上する。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１と図２を用いて説明する。
て、図１と図２を用いて説明する。
【０００９】本発明にかかる実施例１を第１図を用いて
説明する。ガラス基板１０上に光吸収性アンダーコート
膜２０として照射するＸｅＣｌエキシマレーザ光１００
に対して吸収係数が約１２０００ｃｍ−１となるＳｉＯ
Ｎ膜をＰＥＣＶＤ法で８０００Å堆積する。その上にバ
ッファー膜２５としてＳｉＯ２膜をＰＥＣＶＤで１００
０Å堆積し、そしてその上にＣＶＤ法でアモルファスシ
リコン膜を８００Å堆積する。シリコン膜をパターニン
グした後ゲート絶縁膜４０としてＳｉＯ２を１０００Å
程度ＣＶＤ法によって堆積する。そして基板裏面からの
ＸｅＣｌエキシマレーザ光照射によって結晶化を行い、
良質な多結晶シリコン膜３０を形成する。次にゲート電
極５０として例えばＴａを２０００Åスパッタリング法
によって形成し、パターニングを行う。ゲート電極５０
を形成した後、ＰやＢなどの不純物のドーピングを行
い、自己整合的にソース領域３０ａとドレイン領域３０
ｂを形成する。層間絶縁膜６０としてＳｉＯ２をＣＶＤ
法によって堆積した後、コンタクトホールを開口し、ソ
ース電極７０とドレイン電極８０を形成し、その上にア
ンダーコート膜９０としてＳｉＮｘを３０００Å程度堆
積する。
説明する。ガラス基板１０上に光吸収性アンダーコート
膜２０として照射するＸｅＣｌエキシマレーザ光１００
に対して吸収係数が約１２０００ｃｍ−１となるＳｉＯ
Ｎ膜をＰＥＣＶＤ法で８０００Å堆積する。その上にバ
ッファー膜２５としてＳｉＯ２膜をＰＥＣＶＤで１００
０Å堆積し、そしてその上にＣＶＤ法でアモルファスシ
リコン膜を８００Å堆積する。シリコン膜をパターニン
グした後ゲート絶縁膜４０としてＳｉＯ２を１０００Å
程度ＣＶＤ法によって堆積する。そして基板裏面からの
ＸｅＣｌエキシマレーザ光照射によって結晶化を行い、
良質な多結晶シリコン膜３０を形成する。次にゲート電
極５０として例えばＴａを２０００Åスパッタリング法
によって形成し、パターニングを行う。ゲート電極５０
を形成した後、ＰやＢなどの不純物のドーピングを行
い、自己整合的にソース領域３０ａとドレイン領域３０
ｂを形成する。層間絶縁膜６０としてＳｉＯ２をＣＶＤ
法によって堆積した後、コンタクトホールを開口し、ソ
ース電極７０とドレイン電極８０を形成し、その上にア
ンダーコート膜９０としてＳｉＮｘを３０００Å程度堆
積する。
【００１０】そして最後に再度基板裏面からＸｅＣｌエ
キシマレーザアニールを行う。レーザ光強度はシリコン
膜が完全溶融しない程度とし、照射回数はすくなくとも
１回とした。これによってドーピングによるダメージや
絶縁膜成膜時のプラズマダメージが回復する。また多結
晶シリコンが高温でアニールされることによって、多結
晶シリコンそのものの改質と共に多結晶シリコンとゲー
ト絶縁膜４０との界面も改質され界面準位が減少する。
この結果、オン電流の増加、オフ電流の減少、そしてサ
ブスレッショルド特性の向上といったトランジスタ特性
の改善が実現される。さらに、電気ストレスに対する耐
性も上がり信頼性が向上する。エキシマレーザアニール
においては基板１０は殆ど室温に保ちながら多結晶シリ
コン膜３０を高温でアニールするため、基板１０から不
純物が拡散することもなく、トランジスタ特性の劣化や
信頼性の低下は起こらない。
キシマレーザアニールを行う。レーザ光強度はシリコン
膜が完全溶融しない程度とし、照射回数はすくなくとも
１回とした。これによってドーピングによるダメージや
絶縁膜成膜時のプラズマダメージが回復する。また多結
晶シリコンが高温でアニールされることによって、多結
晶シリコンそのものの改質と共に多結晶シリコンとゲー
ト絶縁膜４０との界面も改質され界面準位が減少する。
この結果、オン電流の増加、オフ電流の減少、そしてサ
ブスレッショルド特性の向上といったトランジスタ特性
の改善が実現される。さらに、電気ストレスに対する耐
性も上がり信頼性が向上する。エキシマレーザアニール
においては基板１０は殆ど室温に保ちながら多結晶シリ
コン膜３０を高温でアニールするため、基板１０から不
純物が拡散することもなく、トランジスタ特性の劣化や
信頼性の低下は起こらない。
【００１１】なお、本実施例では窒素雰囲気中でランプ
アニールを行ったが、水素やアンモニアなど他のガス雰
囲気中でも同様の効果が得られる。
アニールを行ったが、水素やアンモニアなど他のガス雰
囲気中でも同様の効果が得られる。
【００１２】（実施例２）本発明にかかる実施例２を第
２図を用いて説明する。実施例１と同様にしてゲート電
極５０形成まで行う。そしてゲート電極５０をマスクと
して不純物のドーピングを行い、自己整合的にソース領
域３０ａとドレイン領域３０ｂを形成する。その後実施
例１と同様に基板裏面よりレーザアニールを行う。ただ
し、レーザアニールは水素雰囲気中で行う。水素雰囲気
中でレーザアニールすると、水素ガスが不対結合手をタ
ーミネートするため、レーザアニールによる不対結合手
の増加を防ぐことができる。これによって多結晶薄膜ト
ランジスタのトランジスタ特性及び信頼性が向上する。
なお、本実施例では不純物のドーピング後にレーザアニ
ールを行ったが、層間絶縁膜形成後に行ってもよいし、
ガスは不対結合手をターミネートするものであれば何で
もよい。
２図を用いて説明する。実施例１と同様にしてゲート電
極５０形成まで行う。そしてゲート電極５０をマスクと
して不純物のドーピングを行い、自己整合的にソース領
域３０ａとドレイン領域３０ｂを形成する。その後実施
例１と同様に基板裏面よりレーザアニールを行う。ただ
し、レーザアニールは水素雰囲気中で行う。水素雰囲気
中でレーザアニールすると、水素ガスが不対結合手をタ
ーミネートするため、レーザアニールによる不対結合手
の増加を防ぐことができる。これによって多結晶薄膜ト
ランジスタのトランジスタ特性及び信頼性が向上する。
なお、本実施例では不純物のドーピング後にレーザアニ
ールを行ったが、層間絶縁膜形成後に行ってもよいし、
ガスは不対結合手をターミネートするものであれば何で
もよい。
【００１３】また、窒素や不活性ガス、もしくは真空中
でレーザアニールした場合は、レーザアニールの後工程
で水素プラズマ処理を行うことによってレーザアニール
によって増加した多結晶シリコン中の不対結合手をター
ミネートすることができる。
でレーザアニールした場合は、レーザアニールの後工程
で水素プラズマ処理を行うことによってレーザアニール
によって増加した多結晶シリコン中の不対結合手をター
ミネートすることができる。
【００１４】なお、以上の説明では、多結晶薄膜トラン
ジスタの構造としてｎｏｎＬＤＤ構造を例にして説明し
たが、ＬＤＤ構造やＧＯＬＤ構造など他の構造について
も同様に実施可能である。
ジスタの構造としてｎｏｎＬＤＤ構造を例にして説明し
たが、ＬＤＤ構造やＧＯＬＤ構造など他の構造について
も同様に実施可能である。
【００１５】
【発明の効果】以上のように、本発明によれば、アンダ
ーコート膜と多結晶シリコン膜、或いはアンダーコート
膜のみを選択的に加熱することによって、基板の形状変
形及び基板からの不純物の拡散を生じることなく、多結
晶シリコン膜の改質及び多結晶シリコン膜と絶縁膜との
界面の改質を行うことができ、微細加工精度、そして薄
膜トランジスタのトランジスタ特性及びその信頼性が向
上するという有利な効果が得られる。
ーコート膜と多結晶シリコン膜、或いはアンダーコート
膜のみを選択的に加熱することによって、基板の形状変
形及び基板からの不純物の拡散を生じることなく、多結
晶シリコン膜の改質及び多結晶シリコン膜と絶縁膜との
界面の改質を行うことができ、微細加工精度、そして薄
膜トランジスタのトランジスタ特性及びその信頼性が向
上するという有利な効果が得られる。
【図１】本発明の実施の形態１を説明するための図
【図２】本発明の実施の形態２を説明するための図
１０ガラス基板
２０光吸収性アンダーコート膜
２５バッファー膜
３０多結晶シリコン膜
３０ａソース領域
３０ｂドレイン領域
４０ゲート絶縁膜
５０ゲート電極
６０層間絶縁膜
７０ソース電極
８０ドレイン電極
９０パシベーション膜
１００レーザ光
フロントページの続き
Ｆターム(参考） 5F052 AA02 BB07 DA02 DB01 EA11
EA12 HA01 HA07 JA01
5F110 AA17 BB01 CC02 DD02 DD13
DD15 DD17 EE04 EE44 FF02
FF29 FF36 GG02 GG13 GG25
GG44 HJ01 HJ12 HJ23 HM13
HM15 NN02 NN03 NN04 NN23
NN24 NN33 NN35 PP02 PP03
PP13 PP26 PP27 PP29 PP40
QQ11 QQ24 QQ25
Claims (2)
- 【請求項１】アンダーコート膜を間に挟んだ透明基板上
のトップゲート型多結晶シリコン薄膜トランジスタの製
造方法において、レーザアニールする際にアンダーコー
ト膜が加熱されるようアンダーコート膜を前記レーザ光
に対して光吸収性にすることを特徴とする多結晶シリコ
ン薄膜トランジスタ製造方法 - 【請求項２】アンダーコート膜を間に挟んだ透明基板上
のトップゲート型多結晶シリコン薄膜トランジスタの構
造において、レーザアニールする際にアンダーコート膜
が加熱されるようアンダーコート膜を前記レーザ光に対
して光吸収性にすることを特徴とする多結晶シリコン薄
膜トランジスタ構造
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116842A JP2003273015A (ja) | 2002-03-14 | 2002-03-14 | 半導体装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116842A JP2003273015A (ja) | 2002-03-14 | 2002-03-14 | 半導体装置作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273015A true JP2003273015A (ja) | 2003-09-26 |
Family
ID=29207787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116842A Pending JP2003273015A (ja) | 2002-03-14 | 2002-03-14 | 半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324368A (ja) * | 2005-05-18 | 2006-11-30 | Dainippon Printing Co Ltd | 薄膜トランジスタ搭載パネル及びその製造方法 |
| CN112768354A (zh) * | 2020-12-30 | 2021-05-07 | 济南晶正电子科技有限公司 | 一种退火方法、复合薄膜及电子元件 |
-
2002
- 2002-03-14 JP JP2002116842A patent/JP2003273015A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324368A (ja) * | 2005-05-18 | 2006-11-30 | Dainippon Printing Co Ltd | 薄膜トランジスタ搭載パネル及びその製造方法 |
| CN112768354A (zh) * | 2020-12-30 | 2021-05-07 | 济南晶正电子科技有限公司 | 一种退火方法、复合薄膜及电子元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| JP3974229B2 (ja) | 半導体装置の作製方法 | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US20070290210A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| JP2003318194A (ja) | 半導体装置およびその製造方法 | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| JP3579316B2 (ja) | 半導体装置の製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0974201A (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイ | |
| JP2003273015A (ja) | 半導体装置作製方法 | |
| JPH0927624A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び液晶ディスプレイ | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000252212A (ja) | 半導体装置の作製方法 | |
| JP2000277739A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07235498A (ja) | 結晶シリコン膜の形成方法 | |
| JP5078201B2 (ja) | 半導体装置の作製方法 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP2003060210A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2004103841A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 |