JP2007081414A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007081414A JP2007081414A JP2006276090A JP2006276090A JP2007081414A JP 2007081414 A JP2007081414 A JP 2007081414A JP 2006276090 A JP2006276090 A JP 2006276090A JP 2006276090 A JP2006276090 A JP 2006276090A JP 2007081414 A JP2007081414 A JP 2007081414A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- semiconductor device
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板1上に半導体層2を形成した後、プラズマCVD法によって第1のゲート酸化膜3を薄く生成する。次に、第1のゲート酸化膜3を形成したときよりも基板温度をより高くした状態で、第1のゲート酸化膜3の上に第2のゲート酸化膜4を形成する。基板温度が比較的低い状態で生成した第1のゲート酸化膜は、MOS界面の界面準位がより低減されており、基板温度が比較的高い状態で生成した第2のゲート酸化膜は、その酸化膜中の欠陥が低減されているから、結果的に、第1及び第2のゲート酸化膜3及び4からなるゲート酸化膜は、MOS界面の界面準位が低減され、且つゲート酸化膜中の欠陥が低減されたゲート酸化膜となり、良質なゲート酸化膜を形成することができる。
【選択図】図1
Description
また、上記半導体装置の製造方法において、前記熱処理工程は、水蒸気雰囲気下で行う熱処理であることが好ましい。
また、上記半導体装置の製造方法において、前記絶縁膜の形成過程において前記熱処理を行うことが好ましい。
また、上記半導体装置の製造方法において、前記絶縁膜形成工程では、形成された絶縁膜の厚みが第1の厚みである期間は、前記絶縁膜の厚みが前記第1の厚みよりも大きい第2の厚みである期間よりも低温で前記絶縁膜を形成することが好ましい。
また、上記半導体装置の製造方法において、前記絶縁膜形成工程では、高周波を用いてプラズマを発生させるCVD法を用いて前記絶縁膜を形成することが好ましい。
また、上記半導体装置の製造方法において、前記絶縁膜形成工程では、形成された絶縁膜の厚みが第1の厚みである期間は、前記絶縁膜の厚みが前記第1の厚みよりも大きい第2の厚みである期間よりも前記高周波電源の出力電力をより低出力にして前記絶縁膜を形成することが好ましい。
さらに、上記半導体装置の製造方法において、絶縁基板上に前記半導体層を形成する工程をさらに備えることが好ましい。
まず、本発明の第1の実施の形態を説明する。
図1は本発明による半導体装置の製造方法を用いてMOS構造の薄膜トランジスタを製造する場合の製造工程を示す部分断面図である。
まず、ガラス基板1上に半導体層2を形成し、フォトリソグラフィー及びエッチングによって素子分離を行う(図1(a))。この素子分離工程は単結晶シリコンを用いたトランジスタの製造工程では、いわゆる、LOCOS(Local Oxidation of Silicon)法、あるいは、STI(Shallow Trench Isolation)法などにより行うことができる。
なお、上記第1の実施の形態においては、素子分離工程の後に第1のゲート絶縁膜3を成膜し、その後第2のゲート絶縁膜4を成膜し、さらに水蒸気雰囲気下での熱処理を行うという工程順で説明したが、これに限るものではなく、素子分離工程は第1のゲート絶縁膜成膜後、あるいは、第2のゲート絶縁膜成膜後、あるいは、水蒸気雰囲気下での熱処理後のいずれの時点において行うようにしてもよい。また、水蒸気雰囲気下での熱処理工程は、第1のゲート絶縁膜形成後から第2のゲート絶縁膜形成前までの間に行うようにしてもよい。
また、上記第1の実施の形態においては、プラズマCVD装置を用いてゲート絶縁膜3及び4を形成する場合について説明したが、これに限らず、例えば、減圧CVD装置、スパッタリング装置であっても適用することができる。
この第2の実施の形態は、図1に示す上記第1の実施の形態における工程と同様であるが、ゲート絶縁膜を形成する際の条件が異なっている。
すなわち、この第2の実施の形態においては、図1(b)の工程において、プラズマCVD装置を用い、SiH4 ガス、O2 ガスなどを導入して、半導体層2の上にゲート絶縁膜3を薄く形成するが、このとき、プラズマCVD装置で用いる高周波電源の出力電力を、より低電力にした状態で行う。これは、プラズマCVD法を用いてゲート絶縁膜を形成し、その後、水蒸気雰囲気下で熱処理を行うようにした場合、高周波電源の出力電力がより低い方が、MOS界面の準位密度を低減することができるという実験結果が得られているからである。
このようにして、図1(b)の工程で第1のゲート絶縁膜3を形成した後、次に、プラズマCVD装置を用いてSiH4 ガス、O2 ガスなどを導入して前記第1のゲート絶縁膜3上に第2のゲート絶縁膜4を成膜するが、プラズマCVD装置における高周波電源の出力電力を、前記第1のゲート絶縁膜3の成膜時よりも高電力とした状態で行う。そして、ゲート絶縁膜3及び4の膜厚の和が、所望のゲート絶縁膜厚となるように、第2のゲート絶縁膜4を形成する(図1(c))。これは、プラズマCVD法を用いてシリコン酸化膜を形成する場合には、高周波電源の出力電力を、より高くする方が、バルクのシリコン酸化膜中の欠陥を低減することができるという実験結果が得られているからである。
図5は、プラズマCVD法を用いてシリコン酸化膜を形成しこれを用いてトランジスタを構成した場合の、フラットバンド電圧Vfbを、高周波電源の出力電力を変化させて5つの検査箇所について測定したものである。図5から、高周波電源の出力電力が高い方が、フラットバンド電圧Vfbはより零近傍の値となることが確認された。
したがって、この第2の実施の形態においても、このような手順で製造されたMOSトランジスタは、そのゲート絶縁膜のバルク中、及び、MOS界面での欠陥が非常に少ないため、高性能なMOSトランジスタを得ることができる。
次に、本発明の第3の実施の形態を説明する。
すなわち、この第3の実施の形態においては、図1(b)の工程において、プラズマCVD装置を用い、SiH4 ガス、O2 ガスなどを導入して、半導体層2上に第1のゲート絶縁膜3を薄く成膜するが、このとき、基板温度を低温に保った状態で、かつ、反応ガスに対する高周波電源の出力電力を低電力にした状態で行う。
そして、以後、上記第1及び第2の実施の形態と同様にして、第1のゲート絶縁膜3及び第2のゲート絶縁膜4に対し、飽和水蒸気雰囲気下で熱処理を行い、ゲート電極5、層間絶縁膜6、引き出し配線7等を生成し、MOSトランジスタを製造する。
なお、上記第2及び第3の実施の形態においては、薄膜トランジスタを製造する場合について説明しているが、単結晶シリコンを用いた場合でもゲート絶縁膜形成工程に同様のプロセスを用いてMOSトランジスタを製造することができることはいうまでもない。同様に、素子分離工程は第1のゲート絶縁膜成膜後、あるいは、第2のゲート絶縁膜成膜後、あるいは、水蒸気雰囲気下での熱処理後のいずれであっても良く、また、水蒸気雰囲気下での熱処理工程は第1のゲート絶縁膜形成後から第2のゲート絶縁膜形成前までの間に行うようにしてもよい。
また、上記各実施の形態においては、ゲート酸化膜を、基板温度或いは反応ガスに対する高周波印加電力の異なる条件で生成した第1のゲート酸化膜3と第2のゲート酸化膜4とから構成するようにした場合について説明したが、これに限るものではなく、前記条件の異なる3層以上のゲート酸化膜から構成するようにしてもよい。
また、上記各実施の形態においては、MOSトランジスタを生成する場合について説明したが、これに限るものではなく、MIS構造を有する半導体装置であれば、適用することができる。
Claims (12)
- 半導体層と、当該半導体層上に配置されたゲート絶縁層と、当該ゲート絶縁層上に配置されたゲート電極層と、を有する半導体装置の製造方法であって、
前記半導体層上に前記ゲート絶縁層となる絶縁膜を形成する絶縁膜形成工程を備え、
当該絶縁膜形成工程では、前記絶縁膜の形成過程において、形成された絶縁膜の厚みに応じて前記絶縁膜の形成条件のうちの少なくとも一つのパラメータを変化させるようになっていることを特徴とする半導体装置の製造方法。 - 前記絶縁膜を熱処理する熱処理工程をさらに備えることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記熱処理工程は、水蒸気雰囲気下で行う熱処理であることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記絶縁膜の形成過程において前記熱処理を行うことを特徴とする請求項2又は請求項3記載の半導体装置の製造方法。
- 前記パラメータは温度であることを特徴とする請求項1乃至請求項4の何れかに記載の半導体装置の製造方法。
- 前記絶縁膜形成工程では、形成された絶縁膜の厚みが第1の厚みである期間は、前記絶縁膜の厚みが前記第1の厚みよりも大きい第2の厚みである期間よりも低温で前記絶縁膜を形成することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記絶縁膜形成工程では、形成された絶縁膜の厚みが小さいほどより低温で前記絶縁膜を形成することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記絶縁膜形成工程では、高周波を用いてプラズマを発生させるCVD法を用いて前記絶縁膜を形成することを特徴とする請求項1乃至請求項8の何れかに記載の半導体装置の製造方法。
- 前記パラメータは、前記CVD法における高周波電源の出力電力であることを特徴とする請求項8記載の半導体装置の製造方法。
- 前記絶縁膜形成工程では、形成された絶縁膜の厚みが第1の厚みである期間は、前記絶縁膜の厚みが前記第1の厚みよりも大きい第2の厚みである期間よりも前記高周波電源の出力電力をより低出力にして前記絶縁膜を形成することを特徴とする請求項9記載の半導体装置の製造方法。
- 前記絶縁膜形成工程では、形成された絶縁膜の厚みが小さいほど前記高周波電源の出力電力をより低出力にして前記絶縁膜を形成することを特徴とする請求項9記載の半導体装置の製造方法。
- 絶縁基板上に前記半導体層を形成する工程をさらに備えることを特徴とする請求項1乃至請求項11の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276090A JP2007081414A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276090A JP2007081414A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001069328A Division JP3932816B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007081414A true JP2007081414A (ja) | 2007-03-29 |
Family
ID=37941316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276090A Pending JP2007081414A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007081414A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209821A (ja) * | 1986-03-10 | 1987-09-16 | Ulvac Corp | プラズマcvd装置 |
JPH0311635A (ja) * | 1989-06-08 | 1991-01-18 | Sekiyu Sangyo Katsuseika Center | 化合物半導体装置の製造方法 |
JPH03241874A (ja) * | 1990-02-20 | 1991-10-29 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
JPH0677131A (ja) * | 1992-08-25 | 1994-03-18 | Fuji Xerox Co Ltd | 半導体素子の製造方法 |
JPH06163904A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Materials Corp | 混成集積回路 |
JPH06232402A (ja) * | 1993-02-01 | 1994-08-19 | Fuji Xerox Co Ltd | 薄膜半導体装置の製造方法 |
JPH07161996A (ja) * | 1993-12-13 | 1995-06-23 | Sharp Corp | 絶縁ゲート型電界効果半導体装置及びその製造方法 |
JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
JPH08195493A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 薄膜トランジスタの製造方法 |
JPH1065173A (ja) * | 1996-08-19 | 1998-03-06 | Hitachi Ltd | 薄膜トランジスタとその製造方法 |
JPH10233514A (ja) * | 1996-12-20 | 1998-09-02 | Sony Corp | 薄膜トランジスタ |
JPH1197438A (ja) * | 1997-09-18 | 1999-04-09 | Tokyo University Of Agriculture And Technology | シリコン酸化物の改質方法 |
JP2000124220A (ja) * | 1998-10-19 | 2000-04-28 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2000208422A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 積層膜形成方法及び薄膜製造装置 |
-
2006
- 2006-10-10 JP JP2006276090A patent/JP2007081414A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209821A (ja) * | 1986-03-10 | 1987-09-16 | Ulvac Corp | プラズマcvd装置 |
JPH0311635A (ja) * | 1989-06-08 | 1991-01-18 | Sekiyu Sangyo Katsuseika Center | 化合物半導体装置の製造方法 |
JPH03241874A (ja) * | 1990-02-20 | 1991-10-29 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
JPH0677131A (ja) * | 1992-08-25 | 1994-03-18 | Fuji Xerox Co Ltd | 半導体素子の製造方法 |
JPH06163904A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Materials Corp | 混成集積回路 |
JPH06232402A (ja) * | 1993-02-01 | 1994-08-19 | Fuji Xerox Co Ltd | 薄膜半導体装置の製造方法 |
JPH07161996A (ja) * | 1993-12-13 | 1995-06-23 | Sharp Corp | 絶縁ゲート型電界効果半導体装置及びその製造方法 |
JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
JPH08195493A (ja) * | 1995-01-13 | 1996-07-30 | Toshiba Corp | 薄膜トランジスタの製造方法 |
JPH1065173A (ja) * | 1996-08-19 | 1998-03-06 | Hitachi Ltd | 薄膜トランジスタとその製造方法 |
JPH10233514A (ja) * | 1996-12-20 | 1998-09-02 | Sony Corp | 薄膜トランジスタ |
JPH1197438A (ja) * | 1997-09-18 | 1999-04-09 | Tokyo University Of Agriculture And Technology | シリコン酸化物の改質方法 |
JP2000124220A (ja) * | 1998-10-19 | 2000-04-28 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2000208422A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 積層膜形成方法及び薄膜製造装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
CN111316421A (zh) * | 2017-10-12 | 2020-06-19 | 应用材料公司 | 减少等离子体引起的损坏的工艺 |
US11380801B2 (en) | 2017-10-12 | 2022-07-05 | Applied Materials, Inc. | Process to reduce plasma induced damage |
KR102446402B1 (ko) * | 2017-10-12 | 2022-09-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
KR20220132056A (ko) * | 2017-10-12 | 2022-09-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
US11670722B2 (en) | 2017-10-12 | 2023-06-06 | Applied Materials, Inc. | Process to reduce plasma induced damage |
KR102573763B1 (ko) * | 2017-10-12 | 2023-08-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR20090008004A (ko) | Sti 구조를 가지는 반도체 소자 및 그 제조 방법 | |
US7825004B2 (en) | Method of producing semiconductor device | |
JP2010272785A (ja) | 半導体装置及びその製造方法 | |
JP2007258266A (ja) | 半導体装置の製造方法 | |
JP4983025B2 (ja) | 半導体装置の製造方法 | |
JP2007096002A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100732773B1 (ko) | 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법 | |
JP3932816B2 (ja) | 半導体装置の製造方法 | |
JP2002043435A (ja) | システムオンチップの製造方法、半導体装置の製造方法 | |
JP2007081414A (ja) | 半導体装置の製造方法 | |
JP2000068261A (ja) | 半導体装置の製造方法 | |
JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
JP2005277223A (ja) | 半導体装置およびその製造方法 | |
TW425638B (en) | Method of forming gate electrode with titanium polycide structure | |
JPS59165434A (ja) | 半導体装置の製造方法 | |
JP2010093170A (ja) | 半導体装置の製造方法 | |
JP2006210463A (ja) | 半導体装置及びその製造方法 | |
JP4309492B2 (ja) | 半導体装置の製造方法 | |
JP4511101B2 (ja) | 半導体装置の製造方法 | |
JP2008041977A (ja) | 半導体回路装置の製造方法 | |
KR20020009213A (ko) | 반도체 소자의 듀얼 게이트 산화막 형성방법 | |
TW527645B (en) | Method for broadening active semiconductor area | |
KR100949895B1 (ko) | 반도체 메모리 소자의 게이트 유전막 및 그 형성 방법 | |
JP2004146583A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |